JP3528958B2 - 電流加算型ｄａ変換器 - Google Patents

電流加算型ｄａ変換器

Info

Publication number
JP3528958B2
JP3528958B2 JP2000194624A JP2000194624A JP3528958B2 JP 3528958 B2 JP3528958 B2 JP 3528958B2 JP 2000194624 A JP2000194624 A JP 2000194624A JP 2000194624 A JP2000194624 A JP 2000194624A JP 3528958 B2 JP3528958 B2 JP 3528958B2
Authority
JP
Japan
Prior art keywords
current
arrangement
cells
current cell
order
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000194624A
Other languages
English (en)
Other versions
JP2002016498A (ja
Inventor
章史 竹屋
智之 堅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2000194624A priority Critical patent/JP3528958B2/ja
Priority to DE60122248T priority patent/DE60122248T2/de
Priority to US09/893,278 priority patent/US6452527B2/en
Priority to EP01115464A priority patent/EP1168628B1/en
Publication of JP2002016498A publication Critical patent/JP2002016498A/ja
Application granted granted Critical
Publication of JP3528958B2 publication Critical patent/JP3528958B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H03M1/747—Simultaneous conversion using current sources as quantisation value generators with equal currents which are switched by unary decoded digital signals

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、定電流源を有して
なる複数の電流セルを備えた電流加算型ＤＡ変換器に関
し、特に、ＤＡ変換器における微分直線性誤差の改善に
関する。
【０００２】
【従来の技術】ディジタル−アナログ変換を行うＤＡ変
換器として、電流加算型のものが広く利用されている。
電流加算型ＤＡ変換器は、変換精度の面から見た場合、
各電流セルの出力電流の大きさは全て等しいことが理想
的である。しかし実際には、製造プロセスに起因してト
ランジスタ特性にバラツキが生じるので、各電流セルの
出力電流の大きさは一定とならない。このため、微分直
線性誤差や非直線性誤差（積分直線性誤差）が生じる
が、これらの誤差は各電流セルの出力電流量に依存す
る。一般には、電流セルの配置によって一定方向（直線
的）に出力電流量のバラツキが変化（増加又は減少）す
る。すなわち、配列された複数の電流セルにおいて、一
端の電流セルから他端の電流セルまで出力電流特性が直
線的に変化する。例えば特開平５−１９１２８９号公報
などには、各電流セルを離散的にスイッチングすること
によって積分直線性誤差の増大を抑制するようにした構
成が開示されている。
【０００３】ここで、従来の電流加算型ＤＡ変換器の構
成例を示す。図９は電流加算型ＤＡ変換器の電流セルの
配置構成例を示す説明図である。この例は電流セルが１
６個の場合であり、図９において、（Ａ）は電流セルの
配置順序を示し、（Ｂ）は電流セルのスイッチング順序
を示している。
【０００４】電流セル５０１から電流セル５１６は、例
えば同一の電流セルであり、各電流セルは定電流源とこ
の定電流源をオンするスイッチとを有して構成されてい
る。これらの電流セルは、符号５０１〜５１６の順に例
えば一列に並べて配置されており、この符号５０１〜５
１６は電流セルの配置番号に相当する。また、図９
（Ａ）における各電流セルに記載している［１］から
［１６］の数字はスイッチング番号に相当し、電流セル
をスイッチングする順序の例が示されている。図９
（Ａ）の電流セルをスイッチング番号の順序に並べ換え
て示したものが図９（Ｂ）であり、各電流セルに記載し
た符号は配置番号を示す。
【０００５】上記のように構成された電流加算型ＤＡ変
換器の動作を説明する。電流加算型ＤＡ変換器は、ＤＡ
変換入力としてのディジタルの入力データが無信号状態
（ここでは０とする）のときは、全ての電流セルのスイ
ッチがオフしている。入力データが１の場合は、電流セ
ル５０９のスイッチがオンし、電流セル５０９から電流
が出力される。入力データが２の場合は、電流セル５０
９と電流セル５０１のスイッチがオンし、電流セル２個
分の電流が出力される。さらに入力データが大きくなる
と、スイッチング番号順に電流セル５１０、電流セル５
０２、電流セル５１１、電流セル５０３、電流セル５１
２、電流セル５０４、電流セル５１３、電流セル５０
５、電流セル５１４、電流セル５０６、電流セル５１
５、電流セル５０７、電流セル５１６とオンして、電流
セルからの出力電流が加算されていく。入力データが最
大値の１６となったときには、電流セル５０８のスイッ
チがオンし、電流セル１６個すべてから電流が出力され
るので、最大電流が流れることとなる。
【０００６】このように、入力データの値に応じて複数
の電流セルから流れる電流量の総和を制御し、その電流
を出力抵抗で電圧に変換することにより、ＤＡ変換が行
われ、ディジタルの入力データに対するアナログの出力
信号が得られる。
【０００７】図１０は、図９に示した順序で各電流セル
をスイッチングしたときの微分直線性誤差を示すグラフ
である。ここでは、各電流セルの出力電流量が配置によ
り１％ずつ変化した場合における、１ＬＳＢを１とした
ときの出力値毎の微分直線性誤差を示している。図１０
において、縦軸は微分直線性誤差の大きさを示し、横軸
は総出力電流量の大きさ（入力データの大きさに対応す
るオンした電流セルの個数）を示している。この図に示
されるように、出力範囲全体にわたって微分直線性誤差
が均一になっている。
【０００８】
【発明が解決しようとする課題】前述したように、従来
例の電流加算型ＤＡ変換器では、各電流セルの出力電流
特性の配置によるバラツキに対して、電流セルのスイッ
チングを離散的に行うことによって全体の微分直線性誤
差をほぼ均一にすることができる。
【０００９】しかしながら、従来例の構成では、常用さ
れる中心点（最大値と最小値の中間）付近の入力データ
に対する精度と、使用頻度の少ない最大値及び最小値付
近の入力データに対する精度とがほぼ同一であるが、性
能上特に重要である中心点付近における微分直線性誤差
が大きいという問題点がある。
【００１０】ＤＡ変換器を備えた信号処理系において
は、中心点を挟んで最大値側と最小値側で正と負の振幅
を持つ信号（例えばオーディオ信号などの周期信号）が
用いられることが多い。このような信号処理系に適用し
た場合、Ｓ／Ｎや歪みなどの面から、大振幅時よりも小
振幅時の方が高い精度が必要となる。従来の電流加算型
ＤＡ変換器は、このような小振幅時の特性について考慮
がなされておらず、小振幅信号に対応する中心点付近の
微分直線性誤差の絶対値が大きいため、所望の性能が得
られない場合があった。
【００１１】本発明は、上記事情に鑑みてなされたもの
で、入力データの中心点付近での微分直線性誤差を小さ
くでき、小振幅時などの常用帯域での特性を向上させる
ことが可能な電流加算型ＤＡ変換器を提供することを目
的とする。
【００１２】
【課題を解決するための手段】本発明は、第１に、複数
の定電流源と前記定電流源をオンする複数のスイッチと
を有してなる複数の電流セルを持つ電流加算型ＤＡ変換
器であって、前記電流セルの配置順に１からｎまでの配
置番号を付け、前記配置番号ｎが偶数かつｎ／２が偶数
である場合に、前記複数の電流セルにおいて、２つの配
置番号の和がｎ＋１となる前記配置番号の組み合わせを
用意し、前記電流セルの組み合わせにおける奇数側又は
偶数側の配置番号が小さいものから並べた配列をつく
り、前記配列の順番又はこれと逆の順番に電流セルのス
イッチをオンする制御を行うスイッチ制御手段を備えた
ことを特徴とする。
【００１３】第２に、複数の定電流源と前記定電流源を
オンする複数のスイッチとを有してなる複数の電流セル
を持つ電流加算型ＤＡ変換器であって、前記電流セルの
配置順に１からｎまでの配置番号を付け、前記配置番号
ｎが偶数かつｎ／２が奇数である場合に、前記複数の電
流セルにおいて、前記配置番号の１とｎを除いて２つの
配置番号の和がｎ＋１となる前記配置番号の組み合わせ
を用意し、前記配置番号１を先頭又は最後尾とし、前記
電流セルの組み合わせにおける奇数側又は偶数側の配置
番号が小さいものから並べて、前記配置番号ｎを最後尾
又は先頭とした配列をつくり、前記配列の順番又はこれ
と逆の順番に電流セルのスイッチをオンする制御を行う
スイッチ制御手段を備えたことを特徴とする。
【００１４】第３に、複数の定電流源と前記定電流源を
オンする複数のスイッチとを有してなる複数の電流セル
を持つ電流加算型ＤＡ変換器であって、前記電流セルの
配置順に１からｎまでの配置番号を付け、前記配置番号
ｎが奇数かつ（ｎ＋１）／２が奇数である場合に、前記
複数の電流セルにおいて、前記配置番号の（ｎ＋１）／
２を除いて２つの配置番号の和がｎ＋１となる前記配置
番号の組み合わせを用意し、前記電流セルの組み合わせ
における奇数側又は偶数側の配置番号が小さいものから
並べて、前記配置番号（ｎ＋１）／２を（ｎ＋１）／２
番目においた配列をつくり、前記配列の順番又はこれと
逆の順番に電流セルのスイッチをオンする制御を行うス
イッチ制御手段を備えたことを特徴とする。
【００１５】第４に、複数の定電流源と前記定電流源を
オンする複数のスイッチとを有してなる複数の電流セル
を持つ電流加算型ＤＡ変換器であって、前記電流セルの
配置順に１からｎまでの配置番号を付け、前記配置番号
ｎが奇数かつ（ｎ＋１）／２が偶数である場合に、前記
複数の電流セルにおいて、前記配置番号の１とｎと（ｎ
＋１）／２を除いて２つの配置番号の和がｎ＋１となる
前記配置番号の組み合わせを用意し、前記配置番号１を
先頭又は最後尾とし、前記電流セルの組み合わせにおけ
る奇数側又は偶数側の配置番号が小さいものから並べ
て、前記配置番号（ｎ＋１）／２を（ｎ＋１）／２番目
におき、前記配置番号ｎを最後尾又は先頭とした配列を
つくり、前記配列の順番又はこれと逆の順番に電流セル
のスイッチをオンする制御を行うスイッチ制御手段を備
えたことを特徴とする。
【００１６】また、第５に、前記２つの配置番号の和が
ｎ＋１となる電流セルの組み合わせにおいて、互いに任
意に順番を入れ換えて配列することもできる。
【００１７】また、第６に、前記配置番号ｎが偶数の場
合に、前記電流セルの配列を２のべき乗分割して、前記
配列の中心点に対して対称の位置にある電流セル群どう
しで任意に前記中心点に対して対称に電流セルの順番を
入れ換えて配列することもできる。
【００１８】また、第７に、前記配置番号ｎが奇数の場
合に、前記配置番号の（ｎ＋１）／２を除いて前記電流
セルの配列を２のべき乗分割して、前記配列の中心点に
対して対称の位置にある電流セル群どうしで任意に前記
中心点に対して対称に電流セルの順番を入れ換えて配列
することもできる。
【００１９】上記構成では、スイッチ制御手段において
設定した配列に基づき、出力電流量のバラツキの大きい
電流セル（配置が両端側に位置する）を入力データの最
大値又は最小値付近に対応する順番でオンさせ、バラツ
キの小さい電流セル（配置が中央近辺に位置する）を中
心点付近の順番でオンさせるように、電流セルのスイッ
チングを行う。これにより、ＤＡ変換器のプロセスバラ
ツキに起因して電流セルの配置によって一定方向に出力
電流量のバラツキが変化した場合であっても、入力デー
タの中心点（最大値と最小値の中間）付近では前後でオ
ンする電流セル間の出力電流量の差が小さくなる。ま
た、スイッチングの順番が近接する電流セルどうしの出
力電流量のバラツキが一定となる。
【００２０】一般的な信号処理系では、例えば中心点を
挟んで最大値側と最小値側で正と負の振幅を持つ信号
（オーディオ信号などの周期信号）が用いられ、入力デ
ータの中心点付近が一番出現頻度が高く、この中心帯域
に入力データのほとんどが集中する常用帯域となってい
る場合が多い。したがって、本発明によれば、一般的な
信号処理系での常用帯域である中心点付近での精度が向
上し、出力信号の歪やノイズ成分が小さくなる。
【００２１】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。
【００２２】［第１実施形態］図１は本発明の第１実施
形態に係る電流加算型ＤＡ変換器の電流セルの配置構成
及びスイッチング順序を示す説明図、図２は本実施形態
に係る電流加算型ＤＡ変換器の構成を示すブロック図で
ある。
【００２３】図２に示すように、電流加算型ＤＡ変換器
は、定電流源１とこの定電流源１の出力を制御するスイ
ッチ２とを有してなる電流セル３を複数配置して構成さ
れる。また、前記電流セル３のスイッチ２を制御するス
イッチ制御部４を備えており、それぞれの電流セル３に
接続されている。各電流セル３のスイッチ２は、一端が
定電流源１に接続され、他端の一方は互いに接続されて
まとめられて出力端子７に、他方は同様にまとめられて
反転出力端子８にそれぞれ接続されている。また、出力
端子７の信号ラインとグランドとの間には出力抵抗５が
接続され、反転出力端子８の信号ラインとグランドとの
間には反転出力抵抗６が接続されている。
【００２４】この電流加算型ＤＡ変換器では、デコーダ
等からなるスイッチ制御部４において、ＤＡ変換入力デ
ータとして入力されるデータをデコードして、各電流セ
ル３のスイッチ２を切換制御し、定電流源１を動作させ
る。これにより、入力データの値に応じて所定の電流セ
ル３から出力抵抗５及び反転出力抵抗６に電流を流し、
電圧に変換することによってＤＡ変換を行い、出力端子
７及び反転出力端子８からアナログ電圧値による出力信
号を出力する構成になっている。
【００２５】なお、図２ではオフ状態にある電流セルか
らの電流を出力する反転出力端子及び反転出力抵抗を備
えた構成を示しているが、これらの反転出力端子及び反
転出力抵抗を設けずに一方の出力のみを有する構成とし
てもよい。
【００２６】次に、本実施形態の電流加算型ＤＡ変換器
のスイッチング動作について説明する。第１実施形態は
電流セルがｎ＝１６個（ｎ＝４ｋ、すなわち４の倍数）
の場合を示しており、図１において、（Ａ）は電流セル
の配置順序を示し、（Ｂ）は電流セルのスイッチング順
序を示している。
【００２７】電流セル１０１から電流セル１１６は、例
えば同一の電流セルであり、図２で示したように各電流
セルは定電流源とこの定電流源をオンするスイッチとを
有して構成される。これらの電流セルは、符号１０１〜
１１６の順に例えば一列に並べて配置されており、この
符号１０１〜１１６は電流セルの配置番号に相当する。
これらの電流セルは、出力電流量に関して、電流セル１
０１から電流セル１１６まで一定の傾きで特性変化があ
るものとする。
【００２８】また、図１（Ａ）における各電流セルに記
載している［１］から［１６］の数字はスイッチング番
号に相当し、電流セルをスイッチングする順序が示され
ている。すなわち、入力データの値に応じて電流セル１
０１から電流セル１０２までスイッチング番号［１］〜
［１６］の順番で電流セルがオンする。図１（Ａ）のよ
うに配置された電流セルをスイッチング番号の順序に並
べ換えて示したものが図１（Ｂ）であり、各電流セルに
記載した符号は配置番号を示す。
【００２９】この第１実施形態の特徴は、電流セル数が
４の倍数であるときに、電流セルのオンする順番が隣り
合う２個の電流セル群（以下、これをペアともいう）ど
うしの、出力電流量のバラツキの差を一定にし、入力デ
ータの中心点付近における出力電流特性変化を小さくし
ている点である。
【００３０】実際の回路では、電流セル１０１から電流
セル１１６まで並べて配置して形成した場合、一定の方
向にプロセスバラツキができる。このため、各電流セル
の配置によって定電流源のトランジスタ特性にバラツキ
が生じるので、各電流セルの出力電流の大きさは一定と
ならない。例えば、電流セル１つにつき仮に１％ずつ出
力電流量の変化が生じるとすると、電流セル１０１と電
流セル１１６とでは１５％の誤差があることになる。
【００３１】そこで本実施形態では、出力電流量のバラ
ツキの大きい電流セル（両端側に位置する）を最大値又
は最小値付近に対応する順番でオンさせ、バラツキの小
さい電流セル（中央近辺に位置する）を中心点付近の順
番でオンさせるようにスイッチング順序を設定する。こ
れにより、入力データの中心点付近では、オンする順番
が連続する電流セルどうしの距離（つまり配置番号）が
近い位置にあり、電流セル毎の出力電流量の差が小さく
なるため、微分直線性誤差などの特性が良くなる。
【００３２】第１実施形態のように電流セルが１６個の
場合は、図１（Ａ）で示される配置順序において、電流
セル配列の両端から中心に向かって、電流セル１０１と
電流セル１１６、電流セル１０２と電流セル１１５、電
流セル１０３と電流セル１１４、電流セル１０４と電流
セル１１３、電流セル１０５と電流セル１１２、電流セ
ル１０６と電流セル１１１、電流セル１０７と電流セル
１１０、電流セル１０８と電流セル１０９でペアをつく
り、これらのペアにおいて出力電流量のバラツキが大き
い（両端に位置する）、電流セル１０１と電流セル１１
６の組み合わせを最初又は最後にオンさせる。なお、各
電流セルのペアは配置番号の末尾２桁の和が１７（電流
セル数＋１）となっている。
【００３３】図１（Ｂ）で示されるスイッチング順序に
おいては、前述のように組み合わせた電流セルのペアが
隣り合った状態で表され、スイッチング番号の順番で最
小値から最大値までそれぞれ対応して電流セルがオンさ
れる。ここでは、電流セル１０１と電流セル１１６のペ
アを最初にオンさせる場合を示す。
【００３４】ＤＡ変換入力データが電流加算型ＤＡ変換
器に入力されると、その入力データがスイッチ制御部４
でデコードされ、対応する電流セル３がオンされる。入
力データが１の場合は電流セル１０１がオンする。入力
データが２の場合は電流セル１０１と電流セル１１６が
オンする。また、入力データが３の場合は電流セル１０
１、電流セル１１６と電流セル１０３がオンする。以
下、データが大きくなるに従い、スイッチング番号の順
番に電流セル１１４、電流セル１１２、電流セル１０
５、電流セル１１０、電流セル１０７、電流セル１０
８、電流セル１０９、電流セル１０６、電流セル１１
１、電流セル１１３、電流セル１０４、電流セル１１５
がオンしていく。入力データが最大値である１６になっ
た場合は、電流セル１０２がオンし、すべての電流セル
がオンするようになる。
【００３５】このように、入力データの値に応じて複数
の電流セル１０１〜１１６から流れる電流量の総和を制
御し、その電流を出力抵抗５で電圧に変換することによ
り、ＤＡ変換が行われ、ディジタルの入力データに対す
るアナログの出力信号が得られる。
【００３６】なお、上記説明では、入力データの最小値
から最大値に対応して電流セル１０１から順にオンして
最後に電流セル１０２がオンするようにしたが、この順
番を逆にして、電流セル１０２からオンするようなスイ
ッチング順序としてもかまわない。
【００３７】また、前述した第１実施形態におけるスイ
ッチング順序を若干変えた変形例を以下に示す。
【００３８】図３は第１の変形例のスイッチング順序を
示す説明図である。第１の変形例は、前述した図１の実
施形態において、スイッチングの順番が隣り合う電流セ
ルのペア、すなわち電流セル１０１と電流セル１１６、
電流セル１０３と電流セル１１４、…などにおいて、各
ペアでのスイッチングの順番を逆に入れ換えた例であ
る。この場合、電流セル１１６、電流セル１０１、電流
セル１１４、電流セル１０３、…という順番でオンして
いく。このようにスイッチング順序を設定した場合で
も、図１の場合と同様の作用が得られる。なお、図３で
は図１の例に対して各電流セルのペアにおけるスイッチ
ングの順番を全て逆にしているが、適宜前記電流セルの
ペアにおけるスイッチング順序を入れ換えるようにして
もかまわない。
【００３９】図４は第２の変形例のスイッチング順序を
示す説明図である。第２の変形例は、前述した図１の実
施形態において、スイッチング順序の中心点を境に電流
セル数を２のべき乗（２m ）分割（ここではｍ＝２とし
て２2 ＝４分割）して、この中心点に対して対称の位置
にある電流セル群どうしのスイッチングの順番を入れ換
えた例である。図４では端側の２つの電流セル群のスイ
ッチング順序は図１と同様で、中心側の２つの電流セル
群についてのみ各電流セルのスイッチングの順番を中心
点に対して対称に入れ換えている。このようにスイッチ
ング順序を設定した場合でも、図１の場合と同様の作用
が得られる。なお、全ての電流セル群について、中心点
に対して対称に位置する電流セル群どうしでスイッチン
グ順序を入れ換えるようにしてもかまわない。
【００４０】図５は、図１に示した順序で各電流セルを
スイッチングしたときの微分直線性誤差を示すグラフで
ある。ここでは、各電流セルの出力電流量が配置により
１％ずつ変化した場合における、１ＬＳＢを１としたと
きの出力値毎の微分直線性誤差を示している。図５にお
いて、縦軸は配置が隣り合う電流セルの出力電流量の差
を１％としたときの、図１のスイッチング順序での前後
の（スイッチングの順番が隣り合う）電流セルの出力電
流量の差を割合で示したものであり、微分直線性誤差に
相当する。横軸は入力データの大きさに対応する総出力
電流量の大きさを示しており、ここではオンした電流セ
ルの個数で表している。この図に示されるように、最大
値及び最小値付近では微分直線性誤差が大きくなるが、
中心点付近では微分直線性誤差が小さく、変換特性が良
好である。
【００４１】このように、本実施形態によれば、電流加
算型ＤＡ変換器において、中心点付近の微分直線性誤差
や非直線性誤差を小さくすることができ、また、中心点
を挟んで出力電流特性を対称にすることができる。この
ため、ＤＡ変換器の常用帯域における出力電流量バラツ
キによる誤差を減少でき、変換精度を向上させて特性を
改善できるので、良好な入出力特性が得られ、より好適
な出力信号を得ることが可能となる。例えば、中心点を
挟んで正と負の振幅を持つ信号（例えばオーディオ信号
などの周期信号）を用いた場合に、ＤＡ変換器のアナロ
グ出力信号の特性を正負で対称となるようにでき、特に
中心点付近での歪みやノイズを低減できる。
【００４２】［第２実施形態］図６は本発明の第２実施
形態に係る電流加算型ＤＡ変換器の電流セルの配置構成
及びスイッチング順序を示す説明図である。
【００４３】第２実施形態は電流セルがｎ＝１４個（ｎ
＝４ｋ−２、すなわち４の倍数−２）の場合を示してお
り、図６において、（Ａ）は電流セルの配置順序を示
し、（Ｂ）は電流セルのスイッチング順序を示してい
る。
【００４４】電流セル２０１から電流セル２１４は、例
えば同一の電流セルであり、図２で示したように各電流
セルは定電流源とこの定電流源をオンするスイッチとを
有して構成される。これらの電流セルは、符号２０１〜
２１４の順に例えば一列に並べて配置されており、この
符号２０１〜２１４は電流セルの配置番号に相当する。
これらの電流セルは、出力電流量に関して、電流セル２
０１から電流セル２１４まで一定の傾きで特性変化があ
るものとする。
【００４５】また、図６（Ａ）における各電流セルに記
載している［１］から［１４］の数字はスイッチング番
号に相当し、電流セルをスイッチングする順序が示され
ている。すなわち、入力データの値に応じて電流セル２
０１から電流セル２１４までスイッチング番号［１］〜
［１４］の順番で電流セルがオンする。図６（Ａ）のよ
うに配置された電流セルをスイッチング番号の順序に並
べ換えて示したものが図６（Ｂ）であり、各電流セルに
記載した符号は配置番号を示す。
【００４６】この第２実施形態の特徴は、電流セル数が
４の倍数−２であるときに、電流セルのオンする順番が
隣り合う２個の電流セル群どうしの、出力電流量のバラ
ツキの差を一定にし、入力データの中心点付近における
出力電流特性変化を小さくしている点である。
【００４７】実際の回路では、電流セル２０１から電流
セル２１４まで並べて配置して形成した場合、一定の方
向にプロセスバラツキができ、各電流セルの配置によっ
て定電流源のトランジスタ特性にバラツキが生じる。例
えば、電流セル１つにつき仮に１％ずつ出力電流量の変
化が生じるとすると、電流セル２０１と電流セル２１４
とでは１３％の誤差があることになる。
【００４８】そこで本実施形態においても第１実施形態
と同様に、出力電流量のバラツキの大きい電流セル（両
端側に位置する）を最大値又は最小値付近に対応する順
番でオンさせ、バラツキの小さい電流セル（中央近辺に
位置する）を中心点付近の順番でオンさせるようにスイ
ッチング順序を設定する。これにより、入力データの中
心点付近では、オンする順番が連続する電流セルどうし
の距離（つまり配置番号）が近い位置にあり、電流セル
毎の出力電流量の差が小さくなるため、微分直線性誤差
などの特性が良くなる。
【００４９】第２実施形態のように電流セルが１４個の
場合は、図６（Ａ）で示される配置順序において、電流
セル配列の両端から中心に向かって、電流セル２０１と
電流セル２１４、電流セル２０２と電流セル２１３、電
流セル２０３と電流セル２１２、電流セル２０４と電流
セル２１１、電流セル２０５と電流セル２１０、電流セ
ル２０６と電流セル２０９、電流セル２０７と電流セル
２０８でペアをつくる。なお、各電流セルのペアは配置
番号の末尾２桁の和が１５（電流セル数＋１）となって
いる。
【００５０】これらのペアを２分割するとそれぞれが奇
数になるので、出力電流量のバラツキの大きい（両端に
位置する）電流セル２０１と電流セル２１４を分けて、
一方を最初に、他方を最後にオンさせる。そして、残り
のペアにおいて出力電流量のバラツキが大きい（次に両
端側に位置する）、電流セル２０２と電流セル２１３の
組み合わせを２番目と３番目、又は１２番目と１３番目
にオンさせるようにスイッチング順序を設定する。
【００５１】図６（Ｂ）で示されるスイッチング順序に
おいては、前述のように組み合わせた電流セルのペアが
隣り合った状態で表され、スイッチング番号の順番で最
小値から最大値までそれぞれ対応して電流セルがオンさ
れる。ここでは、電流セル２０１を最初にオンさせ、次
いで電流セル２１２と電流セル２０３のペアを２番目、
３番目とオンさせる場合を示す。電流セル２０２と電流
セル２１３のペアは１２番目と１３番目にオンすること
になる。
【００５２】ＤＡ変換入力データが電流加算型ＤＡ変換
器に入力されると、その入力データがスイッチ制御部４
でデコードされ、対応する電流セル３がオンされる。入
力データが１の場合は電流セル２０１がオンする。入力
データが２の場合は電流セル２０１と電流セル２１２が
オンする。また、入力データが３の場合は電流セル２０
１、電流セル２１２と電流セル２０３がオンする。以
下、データが大きくなるに従い、スイッチング番号の順
番に電流セル２１０、電流セル２０５、電流セル２０
８、電流セル２０７、電流セル２０６、電流セル２０
９、電流セル２０４、電流セル２１１、電流セル２０
２、電流セル２１３がオンしていく。入力データが最大
値である１４になった場合は、電流セル２１４がオン
し、すべての電流セルがオンするようになる。
【００５３】このように、入力データの値に応じて複数
の電流セル２０１〜２１４から流れる電流量の総和を制
御し、その電流を出力抵抗５で電圧に変換することによ
り、ＤＡ変換が行われ、ディジタルの入力データに対す
るアナログの出力信号が得られる。
【００５４】なお、上記説明では、入力データの最小値
から最大値に対応して電流セル２０１から順にオンして
最後に電流セル２１４がオンするようにしたが、この順
番を逆にして、電流セル２１４からオンするようなスイ
ッチング順序としてもかまわない。
【００５５】なお、第１実施形態の第１の変形例で示し
たように、スイッチングの順番が隣り合う電流セルのペ
ア、すなわち電流セル２１２と電流セル２０３、電流セ
ル２１０と電流セル２０５、…などにおいて、各ペアで
のスイッチングの順番を適宜逆に入れ換えても同様の作
用が得られる。
【００５６】また、第１実施形態の第２の変形例で示し
たように、スイッチング順序の中心点を境に電流セル数
を２のべき乗分割（ここでは２分割又は４分割）して、
この中心点に対して対称の位置にある電流セル群どうし
のスイッチングの順番を入れ換えても同様の作用が得ら
れる。
【００５７】また、第２実施形態では電流セルのペアを
作った場合に中心点を境にして電流セル数が奇数となっ
て両端の電流セルが余るため、この両端の最小値でオン
する電流セル２０１と最大値でオンする電流セル２１４
とのスイッチングの順番を入れ換えても同様の作用が得
られる。
【００５８】このように、本実施形態においても第１実
施形態と同様に、電流加算型ＤＡ変換器において、中心
点付近の微分直線性誤差や非直線性誤差を小さくするこ
とができ、また、中心点を挟んで出力電流特性を対称に
することができる。このため、ＤＡ変換器の常用帯域に
おける出力電流量バラツキによる誤差を減少でき、変換
精度を向上させて特性を改善できるので、良好な入出力
特性が得られ、より好適な出力信号を得ることが可能と
なる。例えば、中心点を挟んで正と負の振幅を持つ信号
（例えばオーディオ信号などの周期信号）を用いた場合
に、ＤＡ変換器のアナログ出力信号の特性を正負で対称
となるようにでき、特に中心点付近での歪みやノイズを
低減できる。
【００５９】［第３実施形態］図７は本発明の第３実施
形態に係る電流加算型ＤＡ変換器の電流セルの配置構成
及びスイッチング順序を示す説明図である。
【００６０】第３実施形態は電流セルがｎ＝１３個（ｎ
＝４ｋ−３、すなわち４の倍数−３）の場合を示してお
り、図７において、（Ａ）は電流セルの配置順序を示
し、（Ｂ）は電流セルのスイッチング順序を示してい
る。
【００６１】電流セル３０１から電流セル３１３は、例
えば同一の電流セルであり、図２で示したように各電流
セルは定電流源とこの定電流源をオンするスイッチとを
有して構成される。これらの電流セルは、符号３０１〜
３１３の順に例えば一列に並べて配置されており、この
符号３０１〜３１３は電流セルの配置番号に相当する。
これらの電流セルは、出力電流量に関して、電流セル３
０１から電流セル３１３まで一定の傾きで特性変化があ
るものとする。
【００６２】また、図７（Ａ）における各電流セルに記
載している［１］から［１３］の数字はスイッチング番
号に相当し、電流セルをスイッチングする順序が示され
ている。すなわち、入力データの値に応じて電流セル３
０１から電流セル３０２までスイッチング番号［１］〜
［１３］の順番で電流セルがオンする。図７（Ａ）のよ
うに配置された電流セルをスイッチング番号の順序に並
べ換えて示したものが図７（Ｂ）であり、各電流セルに
記載した符号は配置番号を示す。
【００６３】この第３実施形態の特徴は、電流セル数が
４の倍数−３であるときに、電流セルのオンする順番が
隣り合う２個の電流セル群どうしの、出力電流量のバラ
ツキの差を一定にし、入力データの中心点付近における
出力電流特性変化を小さくしている点である。
【００６４】実際の回路では、電流セル３０１から電流
セル３１３まで並べて配置して形成した場合、一定の方
向にプロセスバラツキができ、各電流セルの配置によっ
て定電流源のトランジスタ特性にバラツキが生じる。例
えば、電流セル１つにつき仮に１％ずつ出力電流量の変
化が生じるとすると、電流セル３０１と電流セル３１３
とでは１２％の誤差があることになる。
【００６５】そこで本実施形態においても第１実施形態
と同様に、出力電流量のバラツキの大きい電流セル（両
端側に位置する）を最大値又は最小値付近に対応する順
番でオンさせ、バラツキの小さい電流セル（中央近辺に
位置する）を中心点付近の順番でオンさせるようにスイ
ッチング順序を設定する。これにより、入力データの中
心点付近では、オンする順番が連続する電流セルどうし
の距離（つまり配置番号）が近い位置にあり、電流セル
毎の出力電流量の差が小さくなるため、微分直線性誤差
などの特性が良くなる。
【００６６】第３実施形態のように電流セルが１３個の
場合は、図７（Ａ）で示される配置順序において、電流
セル配列の両端から中心に向かって、電流セル３０１と
電流セル３１３、電流セル３０２と電流セル３１２、電
流セル３０３と電流セル３１１、電流セル３０４と電流
セル３１０、電流セル３０５と電流セル３０９、電流セ
ル３０６と電流セル１０８でペアをつくる。なお、各電
流セルのペアは配置番号の末尾２桁の和が１４（電流セ
ル数＋１）となっている。そして、余った中央の電流セ
ル３０７を中心点でオンさせる順番にし、これらのペア
において出力電流量のバラツキが大きい（両端に位置す
る）、電流セル３０１と電流セル３１３の組み合わせを
最初又は最後にオンさせる。
【００６７】図７（Ｂ）で示されるスイッチング順序に
おいては、前述のように組み合わせた電流セルのペアが
隣り合った状態で表され、スイッチング番号の順番で最
小値から最大値までそれぞれ対応して電流セルがオンさ
れる。ここでは、電流セル３０１と電流セル３１３のペ
アを最初にオンさせる場合を示す。
【００６８】ＤＡ変換入力データが電流加算型ＤＡ変換
器に入力されると、その入力データがスイッチ制御部４
でデコードされ、対応する電流セル３がオンされる。入
力データが１の場合は電流セル３０１がオンする。入力
データが２の場合は電流セル３０１と電流セル３１３が
オンする。また、入力データが３の場合は電流セル３０
１、電流セル３１３と電流セル３０３がオンする。以
下、データが大きくなるに従い、スイッチング番号の順
番に電流セル３１１、電流セル３０５、電流セル３０
９、電流セル３０７、電流セル３０８、電流セル３０
６、電流セル３１０、電流セル３０４、電流セル３１２
がオンしていく。入力データが最大値である１３になっ
た場合は、電流セル３０２がオンし、すべての電流セル
がオンするようになる。
【００６９】このように、入力データの値に応じて複数
の電流セル３０１〜３１３から流れる電流量の総和を制
御し、その電流を出力抵抗５で電圧に変換することによ
り、ＤＡ変換が行われ、ディジタルの入力データに対す
るアナログの出力信号が得られる。
【００７０】なお、上記説明では、入力データの最小値
から最大値に対応して電流セル３０１から順にオンして
最後に電流セル３０２がオンするようにしたが、この順
番を逆にして、電流セル３０２からオンするようなスイ
ッチング順序としてもかまわない。
【００７１】なお、第１実施形態の第１の変形例で示し
たように、スイッチングの順番が隣り合う電流セルのペ
ア、すなわち電流セル３０１と電流セル３１３、電流セ
ル３０３と電流セル３１１、…などにおいて、各ペアで
のスイッチングの順番を適宜逆に入れ換えても同様の作
用が得られる。
【００７２】また、第１実施形態の第２の変形例で示し
たように、スイッチング順序の中心点を境に電流セル数
を２のべき乗分割（ここでは中心の電流セルを除いて２
分割又は４分割）して、この中心点に対して対称の位置
にある電流セル群どうしのスイッチングの順番を入れ換
えても同様の作用が得られる。
【００７３】このように、本実施形態においても第１実
施形態と同様に、電流加算型ＤＡ変換器において、中心
点付近の微分直線性誤差や非直線性誤差を小さくするこ
とができ、また、中心点を挟んで出力電流特性を対称に
することができる。このため、ＤＡ変換器の常用帯域に
おける出力電流量バラツキによる誤差を減少でき、変換
精度を向上させて特性を改善できるので、良好な入出力
特性が得られ、より好適な出力信号を得ることが可能と
なる。例えば、中心点を挟んで正と負の振幅を持つ信号
（例えばオーディオ信号などの周期信号）を用いた場合
に、ＤＡ変換器のアナログ出力信号の特性を正負で対称
となるようにでき、特に中心点付近での歪みやノイズを
低減できる。
【００７４】［第４実施形態］図８は本発明の第４実施
形態に係る電流加算型ＤＡ変換器の電流セルの配置構成
及びスイッチング順序を示す説明図である。
【００７５】第４実施形態は電流セルがｎ＝１５個（ｎ
＝４ｋ−１、すなわち４の倍数−１）の場合を示してお
り、図８において、（Ａ）は電流セルの配置順序を示
し、（Ｂ）は電流セルのスイッチング順序を示してい
る。
【００７６】電流セル４０１から電流セル４１５は、例
えば同一の電流セルであり、図２で示したように各電流
セルは定電流源とこの定電流源をオンするスイッチとを
有して構成される。これらの電流セルは、符号４０１〜
４１５の順に例えば一列に並べて配置されており、この
符号４０１〜４１５は電流セルの配置番号に相当する。
これらの電流セルは、出力電流量に関して、電流セル４
０１から電流セル４１５まで一定の傾きで特性変化があ
るものとする。
【００７７】また、図８（Ａ）における各電流セルに記
載している［１］から［１５］の数字はスイッチング番
号に相当し、電流セルをスイッチングする順序が示され
ている。すなわち、入力データの値に応じて電流セル４
０１から電流セル４１５までスイッチング番号［１］〜
［１５］の順番で電流セルがオンする。図８（Ａ）のよ
うに配置された電流セルをスイッチング番号の順序に並
べ換えて示したものが図８（Ｂ）であり、各電流セルに
記載した符号は配置番号を示す。
【００７８】この第４実施形態の特徴は、電流セル数が
４の倍数−１であるときに、電流セルのオンする順番が
隣り合う２個の電流セル群どうしの、出力電流量のバラ
ツキの差を一定にし、入力データの中心点付近における
出力電流特性変化を小さくしている点である。
【００７９】実際の回路では、電流セル４０１から電流
セル４１５まで並べて配置して形成した場合、一定の方
向にプロセスバラツキができ、各電流セルの配置によっ
て定電流源のトランジスタ特性にバラツキが生じる。例
えば、電流セル１つにつき仮に１％ずつ出力電流量の変
化が生じるとすると、電流セル４０１と電流セル４１５
とでは１４％の誤差があることになる。
【００８０】そこで本実施形態においても第１実施形態
と同様に、出力電流量のバラツキの大きい電流セル（両
端側に位置する）を最大値又は最小値付近に対応する順
番でオンさせ、バラツキの小さい電流セル（中央近辺に
位置する）を中心点付近の順番でオンさせるようにスイ
ッチング順序を設定する。これにより、入力データの中
心点付近では、オンする順番が連続する電流セルどうし
の距離（つまり配置番号）が近い位置にあり、電流セル
毎の出力電流量の差が小さくなるため、微分直線性誤差
などの特性が良くなる。
【００８１】第４実施形態のように電流セルが１５個の
場合は、図８（Ａ）で示される配置順序において、電流
セル配列の両端から中心に向かって、電流セル４０１と
電流セル４１５、電流セル４０２と電流セル４１４、電
流セル４０３と電流セル４１３、電流セル４０４と電流
セル４１２、電流セル４０５と電流セル４１１、電流セ
ル４０６と電流セル４１０、電流セル４０７と電流セル
４０９でペアをつくる。なお、各電流セルのペアは配置
番号の末尾２桁の和が１６（電流セル数＋１）となって
いる。
【００８２】そして、余った中央の電流セル４０８を中
心点でオンさせる順番にする。これらのペアを２分割す
るとそれぞれが奇数になるので、出力電流量のバラツキ
の大きい（両端に位置する）電流セル４０１と電流セル
４１５を分けて、一方を最初に、他方を最後にオンさせ
る。そして、残りのペアにおいて出力電流量のバラツキ
が大きい（次に両端側に位置する）、電流セル４０２と
電流セル４１４の組み合わせを２番目と３番目、又は１
３番目と１４番目にオンさせるようにスイッチング順序
を設定する。
【００８３】図８（Ｂ）で示されるスイッチング順序に
おいては、前述のように組み合わせた電流セルのペアが
隣り合った状態で表され、スイッチング番号の順番で最
小値から最大値までそれぞれ対応して電流セルがオンさ
れる。ここでは、電流セル４０１を最初にオンさせ、次
いで電流セル４１３と電流セル４０３のペアを２番目、
３番目とオンさせる場合を示す。電流セル４０２と電流
セル４１４のペアは１３番目と１４番目にオンすること
になる。
【００８４】ＤＡ変換入力データが電流加算型ＤＡ変換
器に入力されると、その入力データがスイッチ制御部４
でデコードされ、対応する電流セル３がオンされる。入
力データが１の場合は電流セル４０１がオンする。入力
データが２の場合は電流セル４０１と電流セル４１３が
オンする。また、入力データが３の場合は電流セル４０
１、電流セル４１３と電流セル４０３がオンする。以
下、データが大きくなるに従い、スイッチング番号の順
番に電流セル４１１、電流セル４０５、電流セル４０
９、電流セル４０７、電流セル４０８、電流セル４０
６、電流セル４１０、電流セル４０４、電流セル４１
２、電流セル４０２、電流セル４１４がオンしていく。
入力データが最大値である１５になった場合は、電流セ
ル４１５がオンし、すべての電流セルがオンするように
なる。
【００８５】このように、入力データの値に応じて複数
の電流セル４０１〜４１５から流れる電流量の総和を制
御し、その電流を出力抵抗５で電圧に変換することによ
り、ＤＡ変換が行われ、ディジタルの入力データに対す
るアナログの出力信号が得られる。
【００８６】なお、上記説明では、入力データの最小値
から最大値に対応して電流セル４０１から順にオンして
最後に電流セル４１５がオンするようにしたが、この順
番を逆にして、電流セル４１５からオンするようなスイ
ッチング順序としてもかまわない。
【００８７】なお、第１実施形態の第１の変形例で示し
たように、スイッチングの順番が隣り合う電流セルのペ
ア、すなわち電流セル４１３と電流セル４０３、電流セ
ル４１１と電流セル４０５、…などにおいて、各ペアで
のスイッチングの順番を適宜逆に入れ換えても同様の作
用が得られる。
【００８８】また、第１実施形態の第２の変形例で示し
たように、スイッチング順序の中心点を境に電流セル数
を２のべき乗分割（ここでは中心の電流セルを除いて２
分割又は４分割）して、この中心点に対して対称の位置
にある電流セル群どうしのスイッチングの順番を入れ換
えても同様の作用が得られる。
【００８９】また、第４実施形態では電流セルのペアを
作った場合に中心点を境にして電流セル数が奇数となっ
て両端の電流セルが余るため、この両端の最小値でオン
する電流セル４０１と最大値でオンする電流セル４１５
とのスイッチングの順番を入れ換えても同様の作用が得
られる。
【００９０】このように、本実施形態においても第１実
施形態と同様に、電流加算型ＤＡ変換器において、中心
点付近の微分直線性誤差や非直線性誤差を小さくするこ
とができ、また、中心点を挟んで出力電流特性を対称に
することができる。このため、ＤＡ変換器の常用帯域に
おける出力電流量バラツキによる誤差を減少でき、変換
精度を向上させて特性を改善できるので、良好な入出力
特性が得られ、より好適な出力信号を得ることが可能と
なる。例えば、中心点を挟んで正と負の振幅を持つ信号
（例えばオーディオ信号などの周期信号）を用いた場合
に、ＤＡ変換器のアナログ出力信号の特性を正負で対称
となるようにでき、特に中心点付近での歪みやノイズを
低減できる。
【００９１】上述した各実施形態によれば、電流加算型
ＤＡ変換器において入力信号範囲の中心点付近では精度
を向上でき、対応する出力信号の歪も小さくすることが
できる。一般的な信号処理系のアプリケーションでは、
出力信号が大振幅時よりも小振幅時の精度が重要な場合
が多く、ＤＡ変換器自体の精度が同じであっても、一般
に常用帯域である小振幅時の特性を良くすることができ
る。
【００９２】なお、上記実施形態では電流セルの数が１
３〜１６である４つの形態を例示したが、これ以外の電
流セル数であっても上記形態のいずれかに当てはめて同
様に構成することが可能である。
【００９３】
【発明の効果】以上説明したように本発明によれば、入
力データの中心点付近での微分直線性誤差を小さくで
き、小振幅時などの常用帯域での特性を向上させること
が可能な電流加算型ＤＡ変換器を提供できるという効果
がある。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る電流加算型ＤＡ変
換器の電流セルの配置構成及びスイッチング順序を示す
説明図である。
【図２】本実施形態に係る電流加算型ＤＡ変換器の構成
を示すブロック図である。
【図３】第１実施形態におけるスイッチング順序を若干
変えた第１の変形例を示す説明図である。
【図４】第１実施形態におけるスイッチング順序を若干
変えた第２の変形例を示す説明図である。
【図５】本実施形態のスイッチング順序により動作させ
たときの微分直線性誤差を示す特性図である。
【図６】本発明の第２実施形態に係る電流加算型ＤＡ変
換器の電流セルの配置構成及びスイッチング順序を示す
説明図である。
【図７】本発明の第３実施形態に係る電流加算型ＤＡ変
換器の電流セルの配置構成及びスイッチング順序を示す
説明図である。
【図８】本発明の第４実施形態に係る電流加算型ＤＡ変
換器の電流セルの配置構成及びスイッチング順序を示す
説明図である。
【図９】従来の電流加算型ＤＡ変換器の構成例におけ
る、電流セルの配置構成及びスイッチング順序を示す説
明図である。
【図１０】従来例のスイッチング順序により動作させた
ときの微分直線性誤差を示す特性図である。
【符号の説明】
１ 定電流源 ２ スイッチ ３ 電流セル ４ スイッチ制御部 ５ 出力抵抗 ６ 反転出力抵抗 ７ 出力端子 ８ 反転出力端子 １０１〜１１６、２０１〜２１４、３０１〜３１３、４
０１〜４１５ 電流セル
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 1/00 - 1/88

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】 複数の定電流源と前記定電流源をオンす
    る複数のスイッチとを有してなる複数の電流セルを持つ
    電流加算型ＤＡ変換器であって、 前記電流セルの配置順に１からｎまでの配置番号を付
    け、前記配置番号ｎが偶数かつｎ／２が偶数である場合
    に、 前記複数の電流セルにおいて、２つの配置番号の和がｎ
    ＋１となる前記配置番号の組み合わせを用意し、前記電
    流セルの組み合わせにおける奇数側又は偶数側の配置番
    号が小さいものから並べた配列をつくり、前記配列の順
    番又はこれと逆の順番に電流セルのスイッチをオンする
    制御を行うスイッチ制御手段を備えたことを特徴とする
    電流加算型ＤＡ変換器。
  2. 【請求項２】 複数の定電流源と前記定電流源をオンす
    る複数のスイッチとを有してなる複数の電流セルを持つ
    電流加算型ＤＡ変換器であって、 前記電流セルの配置順に１からｎまでの配置番号を付
    け、前記配置番号ｎが偶数かつｎ／２が奇数である場合
    に、 前記複数の電流セルにおいて、前記配置番号の１とｎを
    除いて２つの配置番号の和がｎ＋１となる前記配置番号
    の組み合わせを用意し、前記配置番号１を先頭又は最後
    尾とし、前記電流セルの組み合わせにおける奇数側又は
    偶数側の配置番号が小さいものから並べて、前記配置番
    号ｎを最後尾又は先頭とした配列をつくり、前記配列の
    順番又はこれと逆の順番に電流セルのスイッチをオンす
    る制御を行うスイッチ制御手段を備えたことを特徴とす
    る電流加算型ＤＡ変換器。
  3. 【請求項３】 複数の定電流源と前記定電流源をオンす
    る複数のスイッチとを有してなる複数の電流セルを持つ
    電流加算型ＤＡ変換器であって、 前記電流セルの配置順に１からｎまでの配置番号を付
    け、前記配置番号ｎが奇数かつ（ｎ＋１）／２が奇数で
    ある場合に、 前記複数の電流セルにおいて、前記配置番号の（ｎ＋
    １）／２を除いて２つの配置番号の和がｎ＋１となる前
    記配置番号の組み合わせを用意し、前記電流セルの組み
    合わせにおける奇数側又は偶数側の配置番号が小さいも
    のから並べて、前記配置番号（ｎ＋１）／２を（ｎ＋
    １）／２番目においた配列をつくり、前記配列の順番又
    はこれと逆の順番に電流セルのスイッチをオンする制御
    を行うスイッチ制御手段を備えたことを特徴とする電流
    加算型ＤＡ変換器。
  4. 【請求項４】 複数の定電流源と前記定電流源をオンす
    る複数のスイッチとを有してなる複数の電流セルを持つ
    電流加算型ＤＡ変換器であって、 前記電流セルの配置順に１からｎまでの配置番号を付
    け、前記配置番号ｎが奇数かつ（ｎ＋１）／２が偶数で
    ある場合に、 前記複数の電流セルにおいて、前記配置番号の１とｎと
    （ｎ＋１）／２を除いて２つの配置番号の和がｎ＋１と
    なる前記配置番号の組み合わせを用意し、前記配置番号
    １を先頭又は最後尾とし、前記電流セルの組み合わせに
    おける奇数側又は偶数側の配置番号が小さいものから並
    べて、前記配置番号（ｎ＋１）／２を（ｎ＋１）／２番
    目におき、前記配置番号ｎを最後尾又は先頭とした配列
    をつくり、前記配列の順番又はこれと逆の順番に電流セ
    ルのスイッチをオンする制御を行うスイッチ制御手段を
    備えたことを特徴とする電流加算型ＤＡ変換器。
  5. 【請求項５】 前記２つの配置番号の和がｎ＋１となる
    電流セルの組み合わせにおいて、互いに任意に順番を入
    れ換えて配列することを特徴とする請求項１〜４のいず
    れかに記載の電流加算型ＤＡ変換器。
  6. 【請求項６】 前記配置番号ｎが偶数の場合に、前記電
    流セルの配列を２のべき乗分割して、前記配列の中心点
    に対して対称の位置にある電流セル群どうしで任意に前
    記中心点に対して対称に電流セルの順番を入れ換えて配
    列することを特徴とする請求項１又は２に記載の電流加
    算型ＤＡ変換器。
  7. 【請求項７】 前記配置番号ｎが奇数の場合に、前記配
    置番号の（ｎ＋１）／２を除いて前記電流セルの配列を
    ２のべき乗分割して、前記配列の中心点に対して対称の
    位置にある電流セル群どうしで任意に前記中心点に対し
    て対称に電流セルの順番を入れ換えて配列することを特
    徴とする請求項３又は４に記載の電流加算型ＤＡ変換
    器。
JP2000194624A 2000-06-28 2000-06-28 電流加算型ｄａ変換器 Expired - Fee Related JP3528958B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000194624A JP3528958B2 (ja) 2000-06-28 2000-06-28 電流加算型ｄａ変換器
DE60122248T DE60122248T2 (de) 2000-06-28 2001-06-27 D/A-Wandler des Stromaddierungstyps
US09/893,278 US6452527B2 (en) 2000-06-28 2001-06-27 Current adding type D/A converter
EP01115464A EP1168628B1 (en) 2000-06-28 2001-06-27 Current adding type D/A converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000194624A JP3528958B2 (ja) 2000-06-28 2000-06-28 電流加算型ｄａ変換器

Publications (2)

Publication Number Publication Date
JP2002016498A JP2002016498A (ja) 2002-01-18
JP3528958B2 true JP3528958B2 (ja) 2004-05-24

Family

ID=18693418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000194624A Expired - Fee Related JP3528958B2 (ja) 2000-06-28 2000-06-28 電流加算型ｄａ変換器

Country Status (4)

Country Link
US (1) US6452527B2 (ja)
EP (1) EP1168628B1 (ja)
JP (1) JP3528958B2 (ja)
DE (1) DE60122248T2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60215560T2 (de) * 2002-05-27 2007-06-21 Nokia Corp. Verfahren zum kalibrieren eines digital/analog-umsetzers und digital/analog-umsetzer
JP2004208060A (ja) * 2002-12-25 2004-07-22 Renesas Technology Corp Ｄ／ａコンバータ
US6720898B1 (en) * 2003-04-10 2004-04-13 Maxim Integrated Products, Inc. Current source array for high speed, high resolution current steering DACs
EP1642389A1 (en) * 2003-06-27 2006-04-05 Koninklijke Philips Electronics N.V. A current steering d/a converter with reduced dynamic non-linearities
US7173552B1 (en) 2003-10-01 2007-02-06 Analog Devices, Inc. High accuracy segmented DAC
JP4757006B2 (ja) * 2005-12-07 2011-08-24 ルネサスエレクトロニクス株式会社 電流源セル配置構造およびｄａ変換器
JP2007227990A (ja) * 2006-02-21 2007-09-06 Oki Electric Ind Co Ltd タイミング生成回路及びそれを用いたデジタル／アナログ変換器
EP2746891B1 (en) * 2012-12-20 2015-06-03 Imec A current waveform generator
US10038452B2 (en) * 2016-09-23 2018-07-31 Analog Devices, Inc. Incremental preloading in an analog-to-digital converter
US9712181B1 (en) * 2016-09-23 2017-07-18 Analog Devices, Inc. Incremental preloading in an analog-to-digital converter
US10892767B1 (en) * 2019-09-20 2021-01-12 Nxp Usa, Inc. High accuracy matching system and method therefor
TWI768973B (zh) * 2021-06-17 2022-06-21 瑞昱半導體股份有限公司 校正輸出電流的方法、電流控制系統及電壓控制系統

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3995304A (en) * 1972-01-10 1976-11-30 Teledyne, Inc. D/A bit switch
JPS61240716A (ja) 1985-04-17 1986-10-27 Mitsubishi Electric Corp ディジタルアナログコンバ−タ
US4864215A (en) * 1988-02-16 1989-09-05 U.S. Philips Corp. Current source arrangement
JPH02253719A (ja) 1989-03-27 1990-10-12 Matsushita Electric Ind Co Ltd ディジタル・アナログ変換器
JPH05191289A (ja) * 1992-01-14 1993-07-30 Sony Corp 電流加算方式ｄ／ａコンバータ
JPH05259916A (ja) 1992-03-11 1993-10-08 Matsushita Electric Ind Co Ltd 電流加算型ｄ／ａ変換器
US5949362A (en) * 1997-08-22 1999-09-07 Harris Corporation Digital-to-analog converter including current cell matrix with enhanced linearity and associated methods
JP2000188550A (ja) 1998-12-22 2000-07-04 Motorola Japan Ltd デジタル・アナログ変換回路

Also Published As

Publication number Publication date
EP1168628A3 (en) 2004-01-28
DE60122248D1 (de) 2006-09-28
EP1168628B1 (en) 2006-08-16
JP2002016498A (ja) 2002-01-18
US6452527B2 (en) 2002-09-17
US20020008652A1 (en) 2002-01-24
DE60122248T2 (de) 2006-12-07
EP1168628A2 (en) 2002-01-02

Similar Documents

Publication Publication Date Title
JP3528958B2 (ja) 電流加算型ｄａ変換器
US8941522B2 (en) Segmented digital-to-analog converter having weighted current sources
US6977602B1 (en) Wide band digital to analog converters and methods, including converters with selectable impulse response
JPH11163728A (ja) 線形性を向上させる電流セルマトリクスを有するデジタル−アナログコンバータ及びその制御方法
US8963757B2 (en) D/A converter including higher-order resistor string
KR19990036970A (ko) 디지털/아날로그 변환기
JPH0734542B2 (ja) Ｄ−ａ変換回路
US9692378B2 (en) Programmable gain amplifier with analog gain trim using interpolation
EP0319097A2 (en) Complementary voltage interpolation circuit with transmission delay compensation
US6317066B1 (en) Layout arrangement of current sources in a current-mode digital-to-analog converter
US20020008650A1 (en) Digital-analogue transformer
US9621181B2 (en) Digital to analog converter with output impedance compensation
US6642867B1 (en) Replica compensated heterogeneous DACs and methods
CN111801894A (zh) 数模转换器系统
US7046182B1 (en) DAC having switchable current sources and resistor string
JP2017515419A (ja) デジタル・アナログコンバータ
KR20040099887A (ko) 새로운 글리치 에너지 억제 회로와 새로운 2차원적 전류셀스위칭 순서를 이용한 10비트 디지털/아날로그 변환기
JP2001127634A (ja) ディジタル・アナログ変換器
EP3420639A1 (en) Digital-to-analog converter and method for digital-to-analog conversion
Hynes et al. A CMOS digitally controlled audio attenuator for Hi-Fi systems
CN107809250B (zh) 数模转换器电路
JP5711013B2 (ja) 抵抗ストリング型ｄ／ａコンバータ
JPH0595239A (ja) レベル制御回路
US20230317323A1 (en) Digital resistor having low area and improved linearity
JPH05191289A (ja) 電流加算方式ｄ／ａコンバータ

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040218

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees