KR19990036970A - 디지털/아날로그 변환기 - Google Patents

디지털/아날로그 변환기 Download PDF

Info

Publication number
KR19990036970A
KR19990036970A KR1019980042182A KR19980042182A KR19990036970A KR 19990036970 A KR19990036970 A KR 19990036970A KR 1019980042182 A KR1019980042182 A KR 1019980042182A KR 19980042182 A KR19980042182 A KR 19980042182A KR 19990036970 A KR19990036970 A KR 19990036970A
Authority
KR
South Korea
Prior art keywords
analog
digital
output
voltage
analog converter
Prior art date
Application number
KR1019980042182A
Other languages
English (en)
Other versions
KR100362093B1 (ko
Inventor
아키히코 요시자와
Original Assignee
니시무로 타이죠
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이죠, 가부시끼가이샤 도시바 filed Critical 니시무로 타이죠
Publication of KR19990036970A publication Critical patent/KR19990036970A/ko
Application granted granted Critical
Publication of KR100362093B1 publication Critical patent/KR100362093B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/78—Simultaneous conversion using ladder network
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/682—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals

Abstract

본 발명은 디지털/아날로그 변환기의 리니어리티 성능을 개선할 수 있는 디지털/아날로그 변환기를 제공하기 위한 것이다.
본 발명은, N비트의 입력데이터의 상위M비트가 입력되어 아날로그출력을 출력하는 제1M비트 디지털/아날로그 변환기(32)와, 하위(N-M)비트가 입력되어 아날로그출력을 출력하는 제2(N-M)비트 디지털/아날로그 변환기(35), 제2(N-M)비트 디지털/아날로그 변환기(35)의 아날로그출력을 2의 M승분의 1로 감쇠하는 감쇠기(36) 및, 제1M비트 디지털/아날로그 변환기(32)의 아날로그출력과 감쇠기(36)에 의해 감쇠된 제2(N-M)비트 디지털/아날로그 변환기(35)의 아날로그출력을 가산하는 아날로그 가산기(37)를 구비하고, 이 아날로그 가산기(37)의 가산출력을 아날로그출력으로 한다.

Description

디지털/아날로그 변환기
본 발명은 디지털/아날로그 변환기에 관한 것이다.
도 6은 종래의 디지털/아날로그 변환기의 구성을 나타낸 도면으로, 본 회로에서는 N비트 디지털입력 데이터를 상위 M비트와 하위(N-M)비트로 분할하고, 상위 M비트를 상위비트용 디지털/아날로그 변환기(12)에 입력하며, 하위(N-M)비트를 하위 비트용 디지털/아날로그 변환기(20)에 입력한다. 상위비트용 디지털/아날로그 변환기(12)는 제1기준전압 VR1(10)과 제2기준전압 VR2(11) 사이를 2의 M승개의 단위저항(Rm)을 직렬로 접속한 상위용 저항스트링스(3~8)와, 제1기준전압 VR1(10)과 제2기준전압 VR2(11) 사이를 2의 M승분의 1로 분할시킨 각 전압을 취출하기 위한 2의 M승개의 스위치회로(2) 및, 입력된 M비트 디지털데이터에 대응하는 스위치(2)의 M승개 중으로부터 선택하기 위한 선택신호를 출력하는 디코터(1)로 이루어져 있다. 여기서, Rc(9)는 조정용 저항소자이다.
또한, 하위비트용 디지털/아날로그 변환기(20)는 상위비트용 단위저항소자항(Rm)의 양단에 병렬로 2의 (N-M)승개의 단위저항(Rs)을 직렬로 접속한 하위용 저항스트링스(15~19)와, 단위저항(Rm)의 양단 사이를 2의 (N-M)승분의 1로 분할된 각 전압을 취출하기 위한 2의 (N-M)승개의 스위치회로(14), 입력된 (N-M)비트의 디지털데이터에 대응하는 스위치를 2의 (N-M)승개 중에서 선택하기 위한 선택신호를 출력하는 디코더(13)로 이루어져 있다.
상기한 구성에 있어서, 상위비트용 디지털/아날로그 변환기(12)로부터는 M비트 분해능의 아날로그출력이 출력되고, 하위비트용 디지털/아날로그 변환기(20)에서는 N비트 분해능의 아날로그출력이 출력되며, 양쪽의 아날로그출력을 아날로그 가산기(21)로 가산함으로써 제1기준전압 VR1(10)과 제2기준전압 VR2(11) 사이의 N비트 분해능의 아날로그출력을 얻을 수 있다.
이와 같은 구성을 이용하는 것에 의해, N비트 분해능의 아날로그출력을 얻기 위해 하나의 디지털/아날로그 변환기로 실현하는 경우에 비교하여, 단위저항소자항의 개수나 스위치의 개수를 현저하게 삭감할 수 있기 때문에 디지털/아날로그 변환기의 온칩화나 저비용화에 효과가 있다.
예컨대, 12비트 분해능의 아날로그출력을 얻는 경우, 하나의 디지털/아날로그 변환기로 실현하면, 2의 12승(=4096)개의 단위저항과 동수의 스위치의 개수가 필요로 된다. 이에 대해, 상위 6비트와 하위 6비트로 분할하여 종래예와 같은 구성으로 한 경우에는 2의 6승(=64)×2(상위와 하위분)개의 단위저항과 동수의 스위치의 개수로 구성할 수 있다.
상기한 바와 같이, 하나의 디지털/아날로그 변환기로 디지털 아날로그 변환기능을 실현하는 것 보다도 상위/하위의 2분할 또는 3분할된 쪽이 구성요소의 개수를 현격히 삭감할 수 있지만, 상기된 구성은 이하와 같은 문제점이 있다.
우선, 디지털/아날로그 변환기의 성능에 관련하여, 저항스트링스형의 디지털/아날로그 변환기에서는 변환된 아날로그출력의 리니어리티 성능이 중요한 요소이다. 하나의 디지털/아날로그 변환기로 구성된 경우에는 단위저항의 개개의 저항값의 오차가 리니어리티 성능을 제한하고 있다. 이에 대해, 종래의 2분할된 구성에서는 단위저항 개개의 저항값의 오차뿐만 아니라, 다른 오차요인이 개재되는 것에 의해 리니어리티 성능을 악화시키게 된다.
구체적으로는, 하위비트용 저항스트링스가 병렬로 접속되는 상위의 단위저항(Rm)은 하위비트용 저항스트링스가 병렬로 접속되기 때문에 본래의 저항값에 대하여 작게 되는 문제점이 있다. 이 때문에 하위비트용 저항스트링스가 병렬로 접속되는 상위의 단위저항(Rm)에 조정용 저항(Rc)을 직렬로 삽입하여 상위의 단위저항(Rm)과 조정용 저항(Rc) 및 하위비트용 저항스트링스의 합성저항값이 다른 상위의 단위저항값(Rm)과 동일하게 되도록 조정할 필요성이 있다.
더욱이, 종래예에서는 하위비트용 저항스트링스가 병렬로 접속되는 상위의 단위저항(Rm)과 조정용 저항(Rc)의 저항값이 리니어리티 성능에 큰 영향을 미치는데, 이하 이에 대해 설명한다.
도 5a와 도 5b에 디지털/아날로그 변환기의 변환특성을 나타낸다. 하위비트용 저항스트링스가 병렬로 접속되는 상위의 단위저항(Rm)과 조정용 저항(Rc) 및 하위비트용 저항스트링스의 합성저항값이 다른 상위의 단위저항(Rm)의 저항값보다 작은 경우에는, 도 5a에 나타낸 바와 같이 이상적인 데이터/아날로그 변환특성(62)으로는 되지 않고, 63으로 나타난 바와 같이 상위비트의 한도변화시에 있어서 오차전압(Verror)를 발생시킨다.
반대로, 다른 상위의 단위저항(Rm)의 저항값보다 큰 경우에는, 도 5b에 나타낸 바와 같이 이상적인 디지털/아날로그 변환특성(65)으로 되지 않고, 64로 나타낸 바와 같이 오차전압(Verror)을 발생시킴과 더불어 단조증가성도 손상된다.
이와 같은 문제점은 디지털/아날로그 변환기를 LSI 등으로 온칩하는 경우에문제로 되고 있다. LSI 등에 온칩하는 경우에는 프로세스적인 오차에 대해 동일의 저항값의 형상을 동일하게 하는 것에 의해 저항값의 절대값이 오차되어도 저항값의 상대값은 변동되지 않도록 레이아웃적인 연구를 하고 있다. 그러나, 하위비트용 저항스트링스가 병렬로 접속되는 상위의 단위저항(Rm)은 조정용 저항(Rc)을 필요로 하기 때문에 상대적인 오차를 작게 하는 것이 곤란하게 되어 있다.
따라서, 종래예에서는 단위저항의 개수나 스위치의 개수를 현저하게 삭감할 수 있기 때문에, 디지털/아날로그 변환기의 저비용화에는 효과가 있어도, 상위의 단위저항(Rm)의 상대적인 오차를 작게 하는 것이 곤란하기 때문에 아날로그출력의 리니어리티 성능을 악화시키고 있다.
또한, 특히 변환 정밀도가 필요한 경우에는 제조 후의 트리밍 등의 방법에 의한 조정을 하는 필요성도 있고, 어느정도 번잡한 것으로 된다.
더욱이, 저항스트링스형 디지털/아날로그 변환기의 동작속도는 저항스트링스의 출력임피던스에 의존한다. 이 때문에 종래예에서는 상위비트용 저항스트링스의 출력임피던스보다 하위비트용 저항스트링스의 출력임피던스 쪽이 높게되기 때문에 그 동작속도는 하위비트용 저항스트링스의 출력임피던스에 의해 제어되는 것으로 된다. 하위비트용 저항스트링스의 출력임피던스는 그 구성상의 제약으로 용이하게 낮아지지 않으므로, 종래예에서는 동작속도의 고속화가 곤란한 문제가 있었다.
본 발명은 상기한 점을 감안하여 발명된 것으로, 하위비트의 아날로그출력을 감쇠시킴과 더불어 상위비트의 아날로그출력에 가산하는 것으로, 디지털/아날로그 변환기의 리니어리티 성능을 개선할 수 있는 디지털/아날로그 변환기를 제공함에 그 목적이 있다.
또한, 본 발명은 하위비트용 디지털/아날로그 변환기의 저항스트링스를 상위비트용 디지털/아날로그 변환기의 저항스트링스와 겸용시켜 회로규모를 작게하는 것에 의해 LSI의 칩비용을 절감할 수 있는 디지털/아날로그 변환기를 제공함에 다른 목적이 있다.
또한, 본 발명은 하위비트용 디지털/아날로그 변환기의 저항스트링스를 상위비트용 디지털/아날로그 변환기의 저항스트링스와 겸용시키는 것에 의해 그 출력임피던스를 용이하게 낮추는 것을 가능하게 하여 동작속도의 고속화를 실현한 디지털/아날로그 변환기를 제공함에 또 다른 목적이 있다.
도 1은 본 발명의 1실시형태에 따른 디지털/아날로그 변환기의 구성을 나타낸 도면,
도 2는 본 실시형태에 있어서 감쇠기와 아날로그 가산기를 단일 회로로 구성한 경우의 제1예를 나타낸 도면,
도 3은 본 실시형태에 있어서 감쇠기와 아날로그 가산기를 단일의 회로로 구성한 경우의 제2예를 나타낸 도면,
도 4는 본 실시형태에 있어서 감쇠기와 아날로그 가산기를 단일의 회로로 구성한 경우의 제3예를 나타낸 도면,
도 5는 종래예의 디지털/아날로그 변환기의 변환특성을 나타낸 것으로, 상위비트의 한도 변환시에서의 오차전압의 발생을 나타낸 도면,
도 6은 종래의 디지털/아날로그 변환기의 구성을 나타낸 도면이다.
1,22 - 상위M비트용 디코더,
2,23 - 상위M비트용 스위치회로,
3,4,5,6,7,8 - 상위M비트용 단위저항소자,
9 - 조정용 저항소자,
10,30 - 제1기준전압,
11,31 - 제2기준전압,
12,32 - 상위M비트용 디지털/아날로그 변환기,
13,33 - 하위(N-M)비트용 디코더,
14,34 - 하위(N-M)비트용 스위치회로,
15,16,17,18,19 - 하위(N-M)비트용 단위저항소자,
20,35 - 하위(N-M)비트용 디지털/아날로그 변환기,
21,37 - 아날로그 가산기,
24,25,26,27,28,29 - 상위·하위겸용 저항소자,
36 - 감쇠기,
38,39,47,48,49 - 버퍼용 전압 폴로워 앰프,
40,50,57 - 가산용 오피엠프,
41,42,43,44,45,46,51,52,53,54,55,56 - 저항소자,
58,59,60 - 용량소자,
61 - 스위치소자,
62,65 - 이상적인 디지털/아날로그 변환기의 변환특성,
63 - 종래의 디지털/아날로그 변환기의 변환특성의 제1예,
64 - 종래의 디지털/아날로그 변환기의 변환특성의 제2예.
상기 목적을 달성하기 위한, 제1발명에 따른 디지털/아날로그 변환기는, N비트의 입력데이터의 상위M비트가 입력되어 아날로그출력을 출력하는 제1M비트의 디지털/아날로그 변환기와, 하위(N-M)비트가 입력되어 아날로그출력을 출력하는 제2 (N-M)비트 디지털/아날로그 변환기, 이 제2(N-M)비트 디지털/아날로그 변환기의 아날로그출력을 2의 M승분의 1로 감쇠하는 감쇠기 및, 상기 제1M비트의 디지털/아날로그 변환기의 아날로그출력과 상기 감쇠기에 의해 감쇠된 제2(N-M)비트의 디지털/아날로그 변환기의 아날로그출력을 가산하는 아날로그 가산기를 구비하여 구성되고, 상기 아날로그 가산기의 가산출력을 아날로그출력으로 한다.
또한, 제2발명에 따른 디지털/아날로그 변환기는, 제1발명에 따른 디지털/아날로그 변환기에 있어서, 상기 제1 또는 제2디지털/아날로그 변환기가, 입력된 디지털데이터를 디코드하는 디코더와, 제1기준전압과 제2기준전압 사이에 입력데이터의 비트 수에 따른 최소 분해능의 전압으로 분압하는 단위저항의 직렬접속으로 구성된 분압회로 및, 이 분압회로의 각 분압출력에 접속되어 상기 디코더의 출력데이터에 따라 분압된 전압을 취출하는 스위치회로를 구비하여 구성되고, 입력된 디지털 데이터에 따라 상기 분압회로의 분압된 전압을 아날로그 출력전압으로서 출력하는 디지털/아날로그 변환기로 이루어진다.
또한, 제3의 발명에 따른 디지털/아날로그 변환기는, 제1발명에 따른 디지털/아날로그 변환기에 있어서, 상기 제1 및 제2디지털/아날로그 변환기가, 입력된 디지털 데이터를 디코드하는 디코더와, 제1기준전압과 제2기준전압 사이에서 입력데이터의 비트 수에 따른 최소 분해능의 전압으로 분압하는 단위저항의 직렬접속으로 구성된 분압회로 및, 이 분압회로의 각 분압출력에 접속되고 상기 디코더의 출력데이터에 따라 분압된 전압을 취출하는 스위치회로를 구비하여 구성되고, 입력된 디지털데이터에 따라 상기 분압회로의 분압된 전압을 아날로그출력전압으로서 출력하는 디지털/아날로그 변환기로 이루어지고, 상기 제1디지털/아날로그 변환기의 분압회로와 상기 제2디지털/아날로그 변환기의 분압회로는 겸용된다.
또한, 제4발명에 따른 디지털/아날로그 변환기는, 제1과 제2 및 제3 중 어느 하나의 발명에 따른 디지털/아날로그 변환기에 있어서, 상기 감쇠기와 상기 아날로그 가산기가 단일 회로로 구성되고, 이 단일 회로가 제1 및 제2디지털/아날로그 변환기의 아날로그출력을 각각 입력하는 제1 및 제2전압폴로워 앰프와, 아날로그 가산용 오피앰프, 이 오피앰프의 출력과 부입력단자를 접속하는 귀환용 제1저항소자, 상기 오피앰프의 부입력단자와 제2기준전압 사이에 병렬로 접속된 제2 및 제3저항소자, 상기 오피앰프의 정입력단자와 상기 제1전압폴로워 앰프의 출력단자 사이에 접속된 제4저항소자, 상기 오피앰프의 정입력단자와 상기 제2전압폴로워 앰프의 출력단자의 사이에 접속된 제5저항소자 및, 상기 오피앰프의 정입력단자와 제2기준전압 사이에 접속된 제6저항소자를 구비하여 구성되고, 상기 제2와 제4 및 제6저항소자의 저항값을 동일한 것으로 함과 더불어 상기 제3 및 제5의 저항소자의 저항값을 동일한 것으로 하고, 더욱이 상기 제2와 제4 및 제6저항소자의 저항값과, 상기 제3과 제5저항소자의 저항값을 상위 M비트의 비트 수에 따른 저항비로 하는 것에 의해 상기 감쇠기의 감쇠량을 결정하며, 상기 오피앰프의 출력을 상기 제1디지털/아날로그 변환기의 아날로그출력과 감쇠된 상기 제2디지털/아날로그 변환기의 아날로그출력을 가산한 아날로그출력으로 한다.
또한, 제5발명에 따른 디지털/아날로그 변환기는, 제1과 제2 및 제3 중 어느 하나의 발명에 따른 디지털/아날로그 변환기에 있어서, 상기 감쇠기와 상기 아날로그 가산기가 단일 회로로 구성되고, 이 단일 회로가 상기 제1 및 제2디지털/아날로그 변환기의 아날로그출력을 각각 입력하는 제1 및 제2의 전압폴로워 앰프와, 제2기준전압을 입력하는 제3전압폴로워 앰프, 아날로그 가산용 오피앰프, 이 오피앰프의 출력과 부입력단자를 접속하는 귀환용 제1저항소자, 상기 오피앰프의 부입력단자와 접지전위 사이에 접속된 제2저항소자, 상기 오피앰프의 부입력단자와 상기 제3의 전압폴로워 앰프의 출력단자 사이에 접속된 제3저항소자, 상기 오리앰프의 정입력단자와 상기 제1전압폴로워 앰프의 출력단자 사이에 접속된 제4저항소자, 상기 오피앰프의 정입력단자와 상기 제2의 전압폴로워 앰프의 출력단자 사이에 접속된 제5저항소자 및, 상기 오피앰프의 정입력단자와 상기 제3의 전압폴로워 앰프의 출력단자 사이에 접속된 제6의 저항단자를 구비하여 구성되고, 상기 제2와 제4 및 제6저항소자의 저항값을 동일한 것으로 함과 더불어 상기 제3과 제5저항소자의 저항값을 동일한 것으로 하고, 더욱이 상기 제2와 제4 및 제6저항소자의 저항값과 상기 제3과 제5저항소자의 저항값을 상위 M비트의 비트 수에 따른 저항비로 하는 것에 의해 상기 감쇠기의 감쇠량을 결정하며, 상기 오피앰프의 출력을 상기 제1디지털/아날로그 변환기의 아날로그출력과 감쇠된 상기 제2디지털/아날로그 변환기의 아날로그출력을 가산한 아날로그출력으로 한다.
또한, 제6의 발명에 따른 디지털/아날로그 변환기는, 제1과 제2 및 제3 중 어느 하나의 발명에 따른 디지털/아날로그 변환기에 있어서, 상기 감쇠기와 상기 아날로그 가산기가 단일 회로로 구성되고, 이 단일 회로가 아날로그 가산용 오피앰프와, 이 오피앰프의 출력과 부입력단자를 접속하는 귀환용 제1용량소자, 이 제1용량소자와 병렬로 접속된 스위치소자, 상기 오피앰프의 부입력단자와 상기 제1디지털/아날로그 변환기의 아날로그 출력단자 사이에 접속된 제2의 용량소자 및, 상기 오피앰프의 부입력단자와 제2디지털/아날로그 변환기의 아날로그 출력단자 사이에 접속된 제3의 용량소자를 구비하여 구성되고, 상기 오피앰프의 정입력단자를 접지전위로 접지하고, 더욱이 상기 제2의 용량소자의 용량값과 상기 제3의 용량소자의 용량값을 상위 M비트의 비트 수에 따른 용량비로 하는 것에 의해 상기 감쇠기의 감쇠량을 결정하며, 상기 오피앰프의 출력을 상기 제1디지털/아날로그 변환기의 아날로그출력과 감쇠된 상기 제2디지털/아날로그 변환기의 아날로그출력을 가산한 아날로그출력으로 한다.
(실시예)
이하, 예시도면을 참조하여 본 발명에 따른 1실시예를 상세히 설명한다.
도 1은 본 발명의 1실시예의 구성을 나타낸 회로도로서, 본 회로에서는 N비트의 디지털입력 테이터를 상위 M비트와 하위 (N-M)비트로 분할하고, 상위 M비트를 상위 비트용 디지털/아날로그 변환기(32)에 입력하며, 하위(N-M)비트를 하위비트용 디지털/아날로그 변환기(35)에 입력한다.
상위비트용 디지털/아날로그 변환기(32)는 제1기준전압 VR1(30)과 제2기준전압 VR2(31) 사이를 2의 M승개의 단위저항(Rm)을 직렬로 접속한 상위용 저항스트링스(24~29)와, 제1기준전압 VR1(30)과 제2기준전압 VR2(31)의 사이를 2의 M승분의 1로 분할한 각 전압을 취출하기 위한 2의 M승개의 스위치회로(23) 및, 입력된 M비트의 디지털 데이터에 대응하는 스위치를 2의 M승개 중으로부터 선택하기 위한 선택신호를 출력하는 디코더(22)로 이루어져 있다.
또한, 하위비트용 디지털/아날로그 변환기(35)는 제1기준전압 VR1(30)과 제2기준전압 VR2(31) 사이를 2의 (N-M)개의 단위저항(Rs)을 직렬로 접속한 하위용 저항스트링스(24~29)와, 제1기준전압 VR1(30)과 제2기준전압 VR2(31) 사이를 2의 (N-M)승분의 1로 분할된 각 전압을 취출하기 위한 2의 (N-M)승개의 스위치회로(34)와, 입력된 (N-M)비트의 디지털데이터에 대응하는 스위치를 2의 (N-M)승개 중으로부터 선택하기 위한 선택신호를 출력하는 디코더(33)로 이루어져 있다.
또한, 상위비트용 디지털/아날로그 변환기(32)로부터 M비트 분해능의 아날로그출력이 출력되고, 하위비트용 디지털/아날로그 변환기(35)로부터 (N-M)비트 분해능의 아날로그출력이 출력된다. 하위비트용 아날로그출력을 감쇠기(36)에 의해 상위비트용 아날로그출력에 대해 2의 M승분의 1로 감쇠한 아날로그출력과, 상위비트용 아날로그출력을 아날로그 가산기(37)에 의해 아날로그 가산하는 것에 의해 N비트 분해능의 아날로그출력을 얻을 수 있다.
또한, 본 실시형태에서는 상위비트용 저항스트링스와 하위비트용 저항스트링스를 동일의 기준전압 VR1과 VR2의 사이를 각각의 비트 수에 따라 분할하고 있다. 양자의 차이는 분할 수가 다를 뿐이기 때문에 상위비트용과 하위비트용 저항스트링스를 겸용하는 것이 가능하다. 이에 의해, 상위 M비트와 하위(N-M)비트 중 어느 하나의 수가 작은 쪽의 비트 수 분의 저항스트링스를 삭제하는 것이 가능하다. 이 저항스트링스의 삭제는 디지털/아날로그 변환기의 회로규모를 삭감하는 효과가 있고, 저비용화에 기여할 수 있다.
예컨대, 12비트 분해능의 아날로그출력을 얻는 경우에, 종래예에서는 상위 6비트와 하위 6비트로 분할되어 종래예와 같은 구성으로 한 경우에는 2의 6승(=64)×2(상위와 하위분)개의 단위저항과 동일한 수의 스위치의 개수로 구성할 수 있다.
이에 대해, 본 실시형태에서는 종래예보다 2의 6승(=64)개의 단위저항을 삭제할 수 있다. 또한, 상위 7비트와 하위 5비트로 분할한 경우에는 종래예보다 2의 5승(=32)개의 단위저항을 삭제하는 것이 가능하다. 이 경우, 하위비트용 스위치의 접속은 상위비트용이 단위저항(Rm)마다 접속되는 것에 대해, 단위저항(Rm)의 4개 간격으로 접속되는 것으로 된다. 즉, 하위비트용 단위저항(Rs)은 Rs=Rm×4로 된다.
더욱이, 본 실시형태에서는 상위비트용 저항스트링스와 하위비트용 저항스트링스를 겸용하고 있기 때문에 실시예의 디지털/아날로그 변환기의 동작속도는 상위와 하위의 겸용 저항스트링스의 출력임피던스에 의해 제한되는 것으로 된다. 이 겸용의 저항스트링스의 출력임피던스는 용이하게 낮추는 것이 가능하기 때문에, 동작속도의 고속화가 용이하다는 이점이 있다.
도 2는 본 실시형태에 따른 하위비트용 디지털/아날로그 변환기(35)의 아날로그출력을 2의 M승분의 1로 감쇠하는 감쇠기(36)와 아날로그 가산기(37)를 단일 회로로 구성한 제1예를 나타내고 있다. 41~46은 저항이고, 도면 중의 K값이 감쇠비를 나타내며, K=2의 M승이다. 또한, 40은 가산용 오피앰프이다. 이와 같은 구성에 의하면, 디지털/아날로그 변환기의 아날로그출력인 VOUT는,
VOUT=VR2+VAM-VR2+(VAS-VR2)/K
=VAM+(VAS-VR2)/K
의 관계식으로 된다. 도면중의 VAM은 상위비트용 디지털/아날로그 변환기의 아날로그 출력전압값을 나타내고, VAS는 하위비트용 디지털/아날로그 변환기의 아날로그 출력전압값을 나타내고 있다. VAM과 VAS가 입력시키는 아날로그 가산기의 입력임피던스가 낮기 때문에, 버퍼용 전압폴로워 앰프(38,39)가 필요하게 된다. 또한, 아날로그출력(VOUT)에도 임피던스가 낮은 부하가 접속되는 경우에는 출력버퍼용 전압폴로워 앰프를 부가할 필요성이 있다. 이 관계식에 의해 N비트 분해능의 아날로그출력(VOUT)을 얻을 수 있다.
본 실시형태에서는, 상위비트와 하위비트의 감쇠비는 저항값비 R:R×K로 결정되기 때문에, 저항값(R)과 저항값(R×K)의 상대적인 비의 정밀도를 유지하면, 리니어리티 성능이 양호한 디지털/아날로그 변화기를 실현할 수 있다.
따라서, 종래예와 같은 조정용 저항(Rc)의 조정이나, 제조 후의 트리밍 등의 번잡한 처리를 행할 필요성이 없고, 리니어리티 성능이 좋은 디지털/아날로그 변환기를 실현할 수 있다.
도 3은 본 발명에 따른 하위비트용 디지털/아날로그 변환기의 아날로그출력을 2의 M승분의 1로 감쇠하는 감쇠기(36)와 아날로그 가산기(37)를 단일의 회로로 구성한 제2예를 나타내고 있다. 51~56은 저항이고, 제1예와 마찬가지로 도면 중의 K값이 감쇠비를 나타내며, K=2의 M승으로 된다. 또한, 50은 가산용 오피앰프이다. 이와 같은 구성에 의하면, 디지털/아날로그 변환기의 아날로그출력인 VOUT는,
VOUT=VR2+VAM-VSS+(VAS-VR2)/K
의 관계식으로 된다. 제1예와 다른점은 제2기준전압(VR2)에도 버퍼용 전압폴로워 앰프(49)를 사용한 점과, 가산용 오피앰프(50)의 부입력단자로 접속되는 입력용 저항(R)을 접지전위(VSS)에 접속한 점있다.
제2기준전압(VR2)에도 버퍼용 전압폴로워 앰프(49)를 사용한 것은 제2기준전압(VR2)을 전원(VDD)과 접지전위(VSS) 사이의 저항스트링스의 중간전위를 사용하는 경우에는 가산용 오피앰프(50)의 입력임피던스가 낮기 때문에 버퍼용 전압폴로워 앰프가 필요로 되기 때문이다.
또한, 관계식 중의 (VAS-VR2)/K의 항보다 버퍼용 전압폴로워 앰프에 출력오프세트가 발생한 경우에도 VAS와 VR2 양쪽의 오프세트 전압이 상호 상쇄되기 때문에, 제1예 보다도 리니어리티 성능을 개선할 수 있다.
다음에, 가산용 오피앰프(50)의 부입력단자에 접속되는 입력용 저항(R)을 접지전위(VSS)로 접속하는 것으로, 관계식으로부터 아날로그출력(VOUT)에 전압(VR2)분의 오프세트를 인가하는 것이 가능하게 된다. 즉, 저항스트링스에서 사용하고 있는 아날로그 출력범위와 디지털/아날로그 변환기의 아날로그 출력범위를 변화시키는 것이 가능하다.
예컨대, 저항스트링스의 아날로그 출력범위를 0.75V~2.75V(2Vp-p:1.75V센터)로 하면, VR2=0.75V로 되고, 관계식으로부터 디지털/아날로그 변환기의 아날로그 출력범위는 1.5~3.5V(2Vp-p:2.5V센터)로 된다.
이에 의해, 버퍼용 전압폴로워 앰프이나 스위치회로의 아날로그특성에 더하여 최적의 동작범위가 있는 경우에 저항스트링스의 아날로그 출력범위를 그 최적 동작범위에 일치시켜 디지털/아날로그 변환기의 아날로그 출력범위는 본래의 사양상의 범위에 일치시키는 것이 가능하게 된다. 이는 버퍼용 전압폴로워 앰프이나 스위치회로를 아날로그특성상의 최적인 동작범위에서 사용할 수 있기 때문에 디지털/아날로그 변환기의 아날로그출력의 리니어리티 성능을 개선할 수 있다.
또한, 아날로그 가산용 출력단자와 부입력단자를 연결하여 귀환저항(R)의 저항값을 입력저항(R)에 대하여 G배한 경우에는 아날로그 가산기로 G배의 이득을 얻게하는 것이 가능하다.
예컨대, 귀환저항(R)의 저항값을 입력저항(R)에 대하여 1.5배의 값으로 하면, 저항스트링스의 아날로그출력 진폭이 2Vp-p인 경우에 디지털/아날로그변환기의 아날로그출력 진폭은 3Vp-p로 된다.
도 4는 본 실시형태에 따른 하위비트용 디지털/아날로그 변환기(34)의 아날로그출력을 2의 M승분의 1로 감쇠하는 감쇠기(36)와 아날로그 가산기(37)의 제3예를 나타낸 도면이다. 이 경우에는 제1 및 제2예가 저항가산을 행하고 있는 것에 대해 용량에 의한 용량가산을 행하고 있다. 58과 59 및 60은 용량소자이고, 도면 중의 K값이 감쇠비를 나타내며, K=2의 M승으로 된다. 61은 스위치이고, 57은 가산용 오피앰프이다. 이와 같은 구성에 의하면, 디지털/아날로그 변환기의 아날로그출력으로 되는 VOUT는
VOUT=(VAM×K+VAS)/(1+K)
의 관계식으로 된다. 이 경우, 가산용 오피앰프(57)의 입력임피던스가 높기 때문에, 저항가산방식에서 필요로 했던 버퍼용 전압폴로워 앰프를 사용하지 않고 구성할 수 있는 이점이 있다.
또한, 가산용 오피앰프(57)의 출력단자와 부입력단자를 연결하고 있는 귀환용량 C×(1+K)의 용량값을 입력용량(C×K)에 대해 G배한 경우에는, 가산용 오피앰프(57)에 1/G배의 이득을 얻도록 하는 것이 가능하다.
상기한 바와 같이, 본 실시형태에서는 작은 비트 수의 저분해능의 저항분압방식의 복수의 디지털/아날로그 변환기의 아날로그출력을 가중치를 취한 것에다가 가산하여 하나의 아날로그 데이터를 출력시키고 있다. 그리고, 작은 비트수의 분해능의 저항분압방식의 디지털/아날로그 변환기를 복수개 이용하여 많은 비트 수의 고분해능의 디지털/아날로그 변환기를 실현하는 것이다. 또한, 축차비교방식의 아날로그/디지털 변환기에 내장되는 디지털/아날로그 변환기에도 이용할 수 있다.
더욱이, 상기된 실시형태에서는 하위비트용 아날로그출력을 감쇠기에 의해 감쇠시켜 상위비트용 아날로그출력과 아날로그 가산하도록 하였지만, 그 대신 상위비트용 아날로그출력을 승압회로에 의해 승압하여 하위비트용 아날로그출력과 아날로그 가산하도록 하여도 된다. 이를 위해서는 도 2에 나타낸 K의 값을1/K로 치환하면 승압이 가능하게 된다.
이상에서 설명한 바와 같이 본 발명에 의하면, 하위비트용 디지털/아날로그 변환기의 아날로그출력을 감쇠기에 의해서 감쇠시킨 다음 상위비트용 아날로그출력과 아날로그 가산하면서 감쇠율은 저항비 또는 용량비로 조정될 수 있기 때문에, LSI 등에 온칩된 경우에도 디지털/아날로그 변환기의 아날로그출력의 리니어리티 성능을 개선하는 것이 가능하다.
또한, 상위비트용 저항스트링스와 하위비트용 저항스트링스를 겸용하게 되므로, 겸용된 부분의 저항스트링스를 삭감하는 것이 가능하여 저비용화에 기여하는 것이 가능하다.
더욱이, 이 겸용 저항스트링스의 출력임피던스는 용이하게 낮추는 것이 가능하기 때문에 동작속도의 고속화를 실현할 수 있다.

Claims (6)

  1. N비트의 입력데이터의 상위 M비트가 입력되어 아날로그출력을 출력하는 제1의M비트 디지털/아날로그 변환기와,
    하위 (N-M)비트가 입력되어 아날로그출력을 출력하는 제2(N-M)비트 디지털/아날로그 변환기,
    이 제2(N-M)비트 디지털/아날로그 변환기의 아날로그출력을 2의 M승분의 1로 감쇠하는 감쇠기 및,
    상기 제1M비트 디지털/아날로그 변환기의 아날로그출력과 상기 감쇠기에 의해 감쇠된 제2(N-M)비트 디지털/아날로그 변환기의 아날로그출력을 가산하는 아날로그 가산기를 구비하여 구성되고,
    상기 아날로그 가산기의 가산출력을 아날로그출력으로 하는 것을 특징으로 하는 디지털/아날로그 변환기
  2. 제1항에 있어서, 상기 제1 또는 제2디지털/아날로그 연산기가,
    입력된 디지털데이터를 디코드하는 디코더와,
    제1기준전압과 제2의기준전압 사이에 입력데이터의 비트 수에 따른 최소 분해능의 전압으로 분압하는 단위저항의 직렬접속으로 구성된 분압회로 및,
    이 분압회로의 각 분압출력에 접속되어 상기 디코더의 출력데이터에 따라 분압된 전압을 취출하는 스위치회로를 구비하여 구성되고,
    입력된 디지털 데이터에 따라 상기 분압회로의 분압된 전압을 아날로그출력전압으로서 출력하는 디지털/아날로그 변환기인 것을 것을 특징으로 하는 디지털/아날로그 변환기.
  3. 제1항에 있어서, 상기 제1 및 제2디지털/아날로그 변환기가,
    입력된 디지털 데이터를 디코드하는 디코더와,
    제1기준전압과 제2기준전압 사이에서 입력데이터의 비트 수에 따른 최소 분해능의 전압으로 분압하는 단위저항의 직렬접속으로 구성된 분압회로 및,
    이 분압회로의 각 분압출력에 접속되고, 상기 디코더의 출력데이터에 따라 분압된 전압을 취출하는 스위치회로를 구비하여 구성되고,
    입력된 디지털데이터에 따라 상기 분압회로의 분압된 전압을 아날로그출력전압으로서 출력하는 디지털/아날로그 변환기이고,
    상기 제1디지털/아날로그 변환기의 분압회로와 상기 제2디지털/아날로그 변환기의 분압회로가 겸용되어 있는 것을 특징으로 하는 디지털/아날로그 변환기.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 감쇠기와 상기 아날로그 가산기가 단일 회로로 구성되고,
    이 단일 회로가,
    상기 제1 및 제2디지털/아날로그 변환기의 아날로그출력을 각각 입력하는 제1 및 제2의 전압폴로워 앰프와,
    아날로그 가산용 오피앰프,
    이 오피앰프의 출력과 부입력단자를 접속하는 귀환용 제1저항소자,
    상기 오피앰프의 부입력단자와 제2기준전압 사이에 병렬로 접속된 제2 및 제3저항소자,
    상기 오피앰프의 정입력단자와 상기 제1전압폴로워 앰프의 출력단자 사이에 접속된 제4저항소자,
    상기 오피앰프의 정입력단자와 상기 제2전압폴로워 앰프의 출력단자의 사이에 접속된 제5저항소자 및,
    상기 오피앰프의 정입력단자와 제2기준전압 사이에 접속된 제6저항소자를 구비하여 구성되고,
    상기 제2와 제4 및 제6저항소자의 저항값을 동일한 것으로 함과 더불어, 상기 제3 및 제5저항소자의 저항값을 동일하게 한 것으로 하고, 더욱이 상기 제2와 제4 및 제6저항소자의 저항값과 상기 제3과 제5저항소자의 저항값을 상위 M비트의 비트 수에 따른 저항비로 하는 것에 의해 상기 감쇠기의 감쇠량을 결정하며, 상기 오피앰프의 출력을 상기 제1디지털/아날로그 변환기의 아날로그출력과 감쇠된 상기 제2디지털/아날로그 변환기의 아날로그출력을 가산한 아날로그출력으로 한 것을 특징으로 하는 디지털/아날로그 변환기.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 감쇠기와 상기 아날로그 가산기가 단일 회로로 구성되고,
    이 단일 회로가,
    상기 제1 및 제2디지털/아날로그 변환기의 아날로그출력을 각각 입력하는 제1 및 제2의 전압폴로워 앰프와,
    제2기준전압을 입력하는 제3전압폴로워 앰프,
    아날로그 가산용 오피앰프,
    이 오피앰프의 출력과 부입력 단자를 접속하는 귀환용 제1저항소자,
    상기 오피앰프의 부입력단자와 접지전위 사이에 접속된 제2저항소자,
    상기 오피앰프의 부입력단자와 상기 제3의 전압폴로워 앰프의 출력단자 사이에 접속된 제3저항소자,
    상기 오패앰프의 정입력단자와 상기 제1전압폴로워 앰프의 출력단자 사이에 접속된 제4저항소자,
    상기 오피앰프의 정입력단자와 상기 제2의 전압폴로워 앰프의 출력단자 사이에 접속된 제5저항소자 및,
    상기 오피앰프의 정입력단자와 상기 제3의 전압폴로워 앰프의 출력단자 사이에 접속된 제6저항소자를 구비하여 구성되고,
    상기 제2와 제4 및 제6저항소자의 저항값을 동일한의 것으로 함과 더불어 상기 제3과 제5저항소자의 저항값을 동일한 것으로 하고, 더욱이 상기 제2와 제4 및 제6저항소자의 저항값과 상기 제3과 제5저항소자의 저항값을 상위 M비트의 비트 수에 따른 저항비로 하는 것에 의해 상기 감쇠기의 감쇠량을 결정하며, 상기 오피앰프의 출력을 상기 제1디지털/아날로그 변환기의 아날로그출력과 감쇠된 상기 제2디지털/아날로그 변환기의 아날로그출력을 가산한 아날로그출력으로 한 것을 특징으로 하는 디지털/아날로그 변환기.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 감쇠기와 상기 아날로그 가산기가 단일 회로로 구성되고,
    이 단일 회로가,
    아날로그 가산용 오피앰프와,
    이 오피앰프의 출력과 부입력단자를 접속하는 귀환용 제1용량소자,
    이 제1용량소자와 병렬로 접속된 스위치소자,
    상기 오피앰프의 부입력단자와 상기 제1디지털/아날로그 변환기의 아날로그 출력단자 사이에 접속된 제2의 용량소자 및,
    상기 오피앰프의 부입력단자와 제2디지털/아날로그 변환기의 아날로그 출력단자 사이에 접속된 제3의 용량소자를 구비하여 구성되고,
    상기 오피앰프의 정입력단자를 접지전위로 접지하고, 더욱이 상기 제2용량소자의 용량값과 상기 제3용량소자의 용량값을 상위 M비트의 비트 수에 따른 용량비로 하는 것에 의해 상기 감쇠기의 감쇠량을 결정하며, 상기 오피앰프의 출력을 상기 제1디지털/아날로그 변환기의 아날로그출력과 감쇠된 상기 제2디지털/아날로그 변환기의 아날로그출력을 가산한 아날로그출력으로 한 것을 특징으로 하는 디지털/아날로그 변환기.
KR10-1998-0042182A 1997-10-09 1998-10-09 디지털/아날로그변환기 KR100362093B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-277389 1997-10-09
JP27738997A JP3253901B2 (ja) 1997-10-09 1997-10-09 デジタル／アナログ変換器

Publications (2)

Publication Number Publication Date
KR19990036970A true KR19990036970A (ko) 1999-05-25
KR100362093B1 KR100362093B1 (ko) 2003-02-07

Family

ID=17582861

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0042182A KR100362093B1 (ko) 1997-10-09 1998-10-09 디지털/아날로그변환기

Country Status (4)

Country Link
US (1) US6163288A (ko)
JP (1) JP3253901B2 (ko)
KR (1) KR100362093B1 (ko)
TW (1) TW385381B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100431256B1 (ko) * 2000-03-31 2004-05-12 야마하 가부시키가이샤 디지털/아날로그 변환기
WO2009017681A1 (en) * 2007-07-30 2009-02-05 Vns Portfolio Llc Method and apparatus for digital to analog converter
KR101291341B1 (ko) * 2013-01-07 2013-07-30 주식회사 하이드로넷 Mcu 내부의 adc 포트를 이용한 아날로그/디지털 변환기의 분해능 향상 장치 및 방법

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6885326B2 (en) * 1999-02-04 2005-04-26 Med-El Elektromedizinische Geraeta Gmbh Accumulator for adaptive Σ-Δ modulation
GB9909354D0 (en) * 1999-04-24 1999-06-16 Glaxo Group Ltd Medicament carrier
CA2327644A1 (en) * 2000-12-04 2002-06-04 Mohsen Moussavi A differential bipolar stray-insensitive pipelined digital-to-analog converter
JP3987294B2 (ja) 2001-03-16 2007-10-03 株式会社東芝 オフセット補償回路
US6496133B1 (en) * 2001-07-11 2002-12-17 Texas Instruments Incorporated Resistor string integrated circuit and method for reduced linearity error
DE10153309B4 (de) * 2001-10-29 2009-12-17 Infineon Technologies Ag Digital-Analog-Umsetzer-Vorrichtung mit hoher Auflösung
EP1596210A1 (en) * 2004-05-11 2005-11-16 Interuniversitair Micro-Elektronica Centrum (IMEC) Method for lifetime determination of submicron metal interconnects
US7015847B1 (en) * 2005-02-11 2006-03-21 Analog Devices, Inc. Digital to analog converter
US7675380B2 (en) * 2005-06-14 2010-03-09 National Semiconductor Corporation Integrated digitally controlled linear-in-decibels attenuator
KR100765961B1 (ko) * 2005-11-28 2007-10-11 삼성전자주식회사 영상처리장치 및 영상처리방법
KR101201141B1 (ko) 2005-12-09 2012-11-13 엘지디스플레이 주식회사 디지털-아날로그 컨버터
JP4265666B2 (ja) 2007-02-23 2009-05-20 パナソニック電工株式会社 脱毛装置
JP4353260B2 (ja) 2007-02-23 2009-10-28 パナソニック電工株式会社 脱毛装置
JP2008236301A (ja) * 2007-03-20 2008-10-02 Nec Electronics Corp Ｄ／ａ変換器
US7710302B2 (en) * 2007-12-21 2010-05-04 International Business Machines Corporation Design structures and systems involving digital to analog converters
US7868809B2 (en) * 2007-12-21 2011-01-11 International Business Machines Corporation Digital to analog converter having fastpaths
US7532142B1 (en) * 2008-06-13 2009-05-12 International Business Machines Corporation Structures for systems and methods of generating an analog signal
JP5482221B2 (ja) 2010-01-22 2014-05-07 株式会社リコー アナログ回路
US8514120B2 (en) * 2011-11-08 2013-08-20 Texas Instruments Incorporated Digital-to-analog converter with a shared resistor string
US9178499B2 (en) * 2014-02-27 2015-11-03 Texas Instruments Incorporated Low-power offset-stored latch
US9590648B2 (en) 2014-11-07 2017-03-07 John Howard La Grou Multi-path digital-to-analog converter
EP3248291A4 (en) * 2015-01-22 2018-08-29 John Howard La Grou Multi-path, series-switched, passively-summed digital-to-analog converter
US10082488B2 (en) 2015-12-02 2018-09-25 Butterfly Network, Inc. Time gain compensation circuit and related apparatus and methods
CN108781041A (zh) * 2016-06-28 2018-11-09 新电元工业株式会社 电源装置以及电源装置的控制方法
US10231713B2 (en) 2016-09-13 2019-03-19 Butterfly Network, Inc. Analog-to-digital drive circuitry having built-in time gain compensation functionality for ultrasound applications
US9871530B1 (en) 2016-12-11 2018-01-16 John Howard La Grou Multi-path analog-to-digital and digital-to-analog conversion of PDM signals
US10256782B2 (en) 2017-04-25 2019-04-09 John Howard La Grou Multi-path power amplifier
US11144316B1 (en) 2018-04-17 2021-10-12 Ali Tasdighi Far Current-mode mixed-signal SRAM based compute-in-memory for low power machine learning
US11016732B1 (en) 2018-04-17 2021-05-25 Ali Tasdighi Far Approximate nonlinear digital data conversion for small size multiply-accumulate in artificial intelligence
US10804925B1 (en) 2018-04-17 2020-10-13 Ali Tasdighi Far Tiny factorized data-converters for artificial intelligence signal processing
US10826525B1 (en) 2018-04-17 2020-11-03 Ali Tasdighi Far Nonlinear data conversion for multi-quadrant multiplication in artificial intelligence
US10862501B1 (en) 2018-04-17 2020-12-08 Ali Tasdighi Far Compact high-speed multi-channel current-mode data-converters for artificial neural networks
US10884705B1 (en) 2018-04-17 2021-01-05 Ali Tasdighi Far Approximate mixed-mode square-accumulate for small area machine learning
US10789046B1 (en) 2018-04-17 2020-09-29 Ali Tasdighi Far Low-power fast current-mode meshed multiplication for multiply-accumulate in artificial intelligence
US10848167B1 (en) 2018-04-17 2020-11-24 Ali Tasdighi Far Floating current-mode digital-to-analog-converters for small multipliers in artificial intelligence
CN109586726B (zh) * 2019-01-22 2024-03-08 江苏集萃微纳自动化系统与装备技术研究所有限公司 分段式数模转换器
US11610104B1 (en) 2019-12-30 2023-03-21 Ali Tasdighi Far Asynchronous analog accelerator for fully connected artificial neural networks
US11615256B1 (en) 2019-12-30 2023-03-28 Ali Tasdighi Far Hybrid accumulation method in multiply-accumulate for machine learning

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62179223A (ja) * 1986-01-31 1987-08-06 Nec Home Electronics Ltd Ｄａ変換器
JPH01164125A (ja) * 1987-12-21 1989-06-28 Nissan Motor Co Ltd Ｄ／ａ変換回路
JPH0313123A (ja) * 1989-06-12 1991-01-22 Mitsubishi Electric Corp Ｄ／ａ変換器
JPH0494220A (ja) * 1990-08-09 1992-03-26 Nec Corp Ｄ―ａ変換回路
JPH06268523A (ja) * 1993-03-16 1994-09-22 Toshiba Corp Ｄ／ａ変換器
US5534863A (en) * 1994-01-06 1996-07-09 Level One Communications, Inc. Low resolution, high linearity digital-to-analog converter without trim

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100431256B1 (ko) * 2000-03-31 2004-05-12 야마하 가부시키가이샤 디지털/아날로그 변환기
WO2009017681A1 (en) * 2007-07-30 2009-02-05 Vns Portfolio Llc Method and apparatus for digital to analog converter
US7768435B2 (en) 2007-07-30 2010-08-03 Vns Portfolio Llc Method and apparatus for digital to analog conversion
KR101291341B1 (ko) * 2013-01-07 2013-07-30 주식회사 하이드로넷 Mcu 내부의 adc 포트를 이용한 아날로그/디지털 변환기의 분해능 향상 장치 및 방법

Also Published As

Publication number Publication date
JPH11122108A (ja) 1999-04-30
KR100362093B1 (ko) 2003-02-07
TW385381B (en) 2000-03-21
JP3253901B2 (ja) 2002-02-04
US6163288A (en) 2000-12-19

Similar Documents

Publication Publication Date Title
KR100362093B1 (ko) 디지털/아날로그변환기
US5646619A (en) Self-calibrating high speed D/A converter
US7639076B2 (en) Gain controlled amplifier and cascoded gain controlled amplifier based on the same
US8941522B2 (en) Segmented digital-to-analog converter having weighted current sources
US20060092065A1 (en) Delay equalized z/2z ladder for digital to analog conversion
KR20000014400A (ko) 디지털/아날로그 변환기
US4897656A (en) Complementary voltage interpolation circuit with transmission delay compensation
US7030799B2 (en) Current-steering digital-to-analog converter
KR20090035358A (ko) 높은 전압 이득 선형성을 갖는 스위치드-커패시터 가변이득 증폭기
KR100384787B1 (ko) 디지털-아날로그 변환기
EP0743758B1 (en) Quadratic digital/analog converter
US7132970B2 (en) Delay equalized Z/2Z ladder for digital to analog conversion
Parmar et al. R-2R ladder circuit design for 32-bit digital-to-analog converter (DAC) with noise analysis and performance parameters
EP1527520B1 (en) Digital-to-analog converter comprising means for improving the conversion linearity
WO1981000653A1 (en) Cyclic digital-to-analog conversion system
JPH06268523A (ja) Ｄ／ａ変換器
EP0421653A2 (en) Technique for compensating switched capacitor circuits having gain-setting resistors
CN109586726B (zh) 分段式数模转换器
US6469646B1 (en) Converting digital signals to analog signals
Sculley et al. Nonlinearity correction techniques for high speed, high resolution A/D conversion
KR100282443B1 (ko) 디지탈/아날로그 컨버터
JP5325587B2 (ja) Ｄ／ａ変換回路
JP4330232B2 (ja) 電流モードｄ／ａ変換器
Wang A multi-bit delta sigma audio digital-to-analog converter
Brigati et al. Active compensation of parasitic capacitances for very high frequency CMOS DACs

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee