JPH0313123A - Ｄ／ａ変換器 - Google Patents
Ｄ／ａ変換器Info
- Publication number
- JPH0313123A JPH0313123A JP14893289A JP14893289A JPH0313123A JP H0313123 A JPH0313123 A JP H0313123A JP 14893289 A JP14893289 A JP 14893289A JP 14893289 A JP14893289 A JP 14893289A JP H0313123 A JPH0313123 A JP H0313123A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- output
- bit
- analog switch
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 16
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000005303 weighing Methods 0.000 abstract 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
本発明は少ない素子数で高精度を達成できるＤ／Ａ変換
器に関するものである。
器に関するものである。
以下、４ビツトのＤ／Ａ変換器に適用した場合について
従来例の説明を行なう。
従来例の説明を行なう。
第２図は従来の４ビツトのＤ／Ａ変換器を示す。
基準電圧■１．．は１５個（ｎビットの場合は２１１−
１個）の等しい値の抵抗Ｒで等間隔に分圧されている。
１個）の等しい値の抵抗Ｒで等間隔に分圧されている。
この各抵抗Ｒの接続点にはスイッチＳｒ、Ｓｔ、Ｓｔ、
Ｓｔ、Ｓｓ、Ｓｓ、Ｓ４．Ｓ４が接続されている。Ｓ、
はＭＳＢのスイッチ（以下１ビツト目のスイッチとする
）、Ｓ４はＬＳＢのスイッチ（以下４ビツト目のスイッ
チとする）。
Ｓｔ、Ｓｓ、Ｓｓ、Ｓ４．Ｓ４が接続されている。Ｓ、
はＭＳＢのスイッチ（以下１ビツト目のスイッチとする
）、Ｓ４はＬＳＢのスイッチ（以下４ビツト目のスイッ
チとする）。
Ｓ２は２ビット目、Ｓ、は３ビツト目のスイッチである
、ｉビット目の状態が１の時Ｓ、はＯＮ、Ｓ！はＯＦＦ
である。一方ｉビット目の状態が０の時ＳＬはＯＦＦ、
ＳｌはＯＮである。ｉビット目のスイッチの状態がｂｔ
（ｂｔ−１又は０）の時、出力電圧■。ｕＴは次のよう
になる。
、ｉビット目の状態が１の時Ｓ、はＯＮ、Ｓ！はＯＦＦ
である。一方ｉビット目の状態が０の時ＳＬはＯＦＦ、
ＳｌはＯＮである。ｉビット目のスイッチの状態がｂｔ
（ｂｔ−１又は０）の時、出力電圧■。ｕＴは次のよう
になる。
Ｖｏｕｙ −Ｖ、、−ｔ ・（２３・ｂｔ＋２”ｂｚ＋
２１ｂｓ＋ｂａ）５ 即ち、Ｓｔ、Ｓｔ、Ｓ３．Ｓａを各ビットの信号で制御
させることにより、４ビツトのＤ／Ａ変換の動作をする
。そして、この回路において４ビツトのＤ／Ａ変換器を
構成するのに１５本の抵抗と３０個のスイッチを要する
。
２１ｂｓ＋ｂａ）５ 即ち、Ｓｔ、Ｓｔ、Ｓ３．Ｓａを各ビットの信号で制御
させることにより、４ビツトのＤ／Ａ変換の動作をする
。そして、この回路において４ビツトのＤ／Ａ変換器を
構成するのに１５本の抵抗と３０個のスイッチを要する
。
従来のＤ／Ａ変換器は以上のように構成されているので
、多くの素子数が必要であるという問題があった。
、多くの素子数が必要であるという問題があった。
この発明は上記のような従来の問題点を車発暴°
・を解消するためになされたもので、素子数の
少ないＤ／Ａ変換器を得ることを目的としている。
・を解消するためになされたもので、素子数の
少ないＤ／Ａ変換器を得ることを目的としている。
・・・（１）
〔課題を解決するための手段〕
この発明に係るＤ／Ａ変換器は、基準電圧と接地間に直
列に接続された２ｎｉｔ １個の抵抗列抵抗列と基
準電圧との接続点、抵抗列と接地との接続点、及び抵抗
列の各抵抗の接続点に入力側を接続し、出力側を共通に
接続され、ディジタル入力によってその開閉状態を制御
される第１のアナログスイッチ群と、第１のアナログス
イッチ群の出力に接続された高入力インピーダンスと低
出力インピーダンスを持った第１のインピーダンス変換
回路と、第１のアナログスイッチ群と同じ回路構成を持
った第２のアナログスイッチ群と、第２のアナログスイ
ッチ群の出力に接続された高入力インピーダンスと低出
力インピーダンスを持った第２のインピーダンス変換回
路と、第１のインピーダンス変換回路の出力と第２のイ
ンピーダンス変換回路の出力との間に直列に接続され、
２ ｍ／！：１の抵抗比を持った第１と第２の抵抗とを
備え、第１の抵抗と第２の抵抗との接続点に出力を得る
ようにしたものである。
列に接続された２ｎｉｔ １個の抵抗列抵抗列と基
準電圧との接続点、抵抗列と接地との接続点、及び抵抗
列の各抵抗の接続点に入力側を接続し、出力側を共通に
接続され、ディジタル入力によってその開閉状態を制御
される第１のアナログスイッチ群と、第１のアナログス
イッチ群の出力に接続された高入力インピーダンスと低
出力インピーダンスを持った第１のインピーダンス変換
回路と、第１のアナログスイッチ群と同じ回路構成を持
った第２のアナログスイッチ群と、第２のアナログスイ
ッチ群の出力に接続された高入力インピーダンスと低出
力インピーダンスを持った第２のインピーダンス変換回
路と、第１のインピーダンス変換回路の出力と第２のイ
ンピーダンス変換回路の出力との間に直列に接続され、
２ ｍ／！：１の抵抗比を持った第１と第２の抵抗とを
備え、第１の抵抗と第２の抵抗との接続点に出力を得る
ようにしたものである。
この発明においては、上記構成としたから、少ない素子
数のＤ／Ａ変換器を実現できる。
数のＤ／Ａ変換器を実現できる。
以下、この発明の一実施例を図について説明する。
第１図は本発明の一実施例によるＤ／Ａ変換器を示す。
基準電圧Ｖ ｒａｆは３個（ｎビットの場合は２″′雪
−１個）の等しい値の抵抗Ｒで、等間隔に分圧されてい
る。各抵抗Ｒの右側には上位２ビツトのスイッチＳｔ、
ｓｌ、Ｓｔ、Ｓｔが、左側には下位２ビツトのスイッチ
３３．３３ 、Ｓａ 、Ｓａが接続され、これらのスイ
ッチの後には出力インピーダンスを下げるためのバッフ
ァアンプＡ、 、 Ａ、が接続されている。バッファア
ンプＡ１．Ａｔの後にはこれらのアンプ出力を４：１（
ｎビットの場合には２＾／ｌ、 、 １．）で重みづけ
加算するために、４：１の比を持った２雪Ｒ’−４Ｒ’
５１゜抵抗Ｒ′５２が接続されている。
−１個）の等しい値の抵抗Ｒで、等間隔に分圧されてい
る。各抵抗Ｒの右側には上位２ビツトのスイッチＳｔ、
ｓｌ、Ｓｔ、Ｓｔが、左側には下位２ビツトのスイッチ
３３．３３ 、Ｓａ 、Ｓａが接続され、これらのスイ
ッチの後には出力インピーダンスを下げるためのバッフ
ァアンプＡ、 、 Ａ、が接続されている。バッファア
ンプＡ１．Ａｔの後にはこれらのアンプ出力を４：１（
ｎビットの場合には２＾／ｌ、 、 １．）で重みづけ
加算するために、４：１の比を持った２雪Ｒ’−４Ｒ’
５１゜抵抗Ｒ′５２が接続されている。
第２図と同様にＳｌはＭＳＢのスイッチ、Ｓ。
はＬＳＢのスイッチ、Ｓ！は２ビツト目、ｓ２は３ビツ
ト目のスイッチである。２ビツト目の状態が１の時、Ｓ
ｌはＯＮ％Ｓ１はＯＦＦである。−方、ｉビット目の状
態が０の時、ＳｔはＯＦＦ。
ト目のスイッチである。２ビツト目の状態が１の時、Ｓ
ｌはＯＮ％Ｓ１はＯＦＦである。−方、ｉビット目の状
態が０の時、ＳｔはＯＦＦ。
ＳｌはＯＮである。ｉビット目のスイッチの状態がｂ！
の時、バッファアンプＡ、、Ａ、の出力電圧Ｖ＾、。１
２？ ＋ ｖ＆！。、はそれぞれ次のようになる。
の時、バッファアンプＡ、、Ａ、の出力電圧Ｖ＾、。１
２？ ＋ ｖ＆！。、はそれぞれ次のようになる。
Ｖａｐｏｕｒ −Ｖ−−ｖ ・（２’−ｂｔ ＋ ｂ
ｚ ） ”（２）Ｖｉｇｏｕｒ −Ｖ、、ｔ −
（２’−ｂ３ ＋ｂ４ ） ・ （３）出力には
バッファアンプＡ＋ 、Ａｔの出力が抵抗Ｒ’、４Ｒ’
で重み加算された電圧が得られる。
ｚ ） ”（２）Ｖｉｇｏｕｒ −Ｖ、、ｔ −
（２’−ｂ３ ＋ｂ４ ） ・ （３）出力には
バッファアンプＡ＋ 、Ａｔの出力が抵抗Ｒ’、４Ｒ’
で重み加算された電圧が得られる。
即ち、出力電圧Ｖ。Ｕ７は次のようになる。
（４）式に（２）、（３）式を代入すると、ＶＯｔｌ？
■−Ｖ ｒｓず ５ （２３・ｂ、 ＋２”・ｂｚ＋２’・ｂｔ＋ｂ４）・・
・（５） となり、（１）弐と同様になり、この回路が４ビツトＤ
／Ａ変換をすることがわかる。
■−Ｖ ｒｓず ５ （２３・ｂ、 ＋２”・ｂｚ＋２’・ｂｔ＋ｂ４）・・
・（５） となり、（１）弐と同様になり、この回路が４ビツトＤ
／Ａ変換をすることがわかる。
この回路では４ビツトのＤ／Ａ変換器を構成するのに５
本の抵抗と１２本のアナログスイッチ、２個のバッファ
アンプで済み、素子数が大幅に減少している。
本の抵抗と１２本のアナログスイッチ、２個のバッファ
アンプで済み、素子数が大幅に減少している。
以上のようにこの発明によれば、基準電圧と接地間に直
列に接続された２ ／！ ｒ個の抵抗列。
列に接続された２ ／！ ｒ個の抵抗列。
抵抗列と基準電圧との接続点、抵抗列と接地との接続点
、及び抵抗列の各抵抗の接続点に入力側を接続し、出力
側を共通に接続され、ディジタル入力によってその開閉
状態を制御される第１のアナログスイッチ群と、第１の
アナログスイッチ群の出力に接続された高入力インピー
ダンスと低出力インピーダンスを持った第１のインピー
ダンス変換回路と、第１のアナログスイッチ群と同じ回
路構成を持った第２のアナログスイッチ群と、第２のア
ナログスイッチ群の出力に接続された高入力インピーダ
ンスと低出力インピーダンスを持った第２のインピーダ
ンス変換回路と、第１のインピーダンス変換回路の出力
と第２のインピーダンス変換回路の出力との間に直列に
接続され、２ｎ／ｌ：１の抵抗比を持った第１と第２の
抵抗とを備え、第１の抵抗と第２の抵抗との接続点に出
力を得るようなり／Ａ変換器を構成したので、素子数が
大図中、１０は基準電圧、２０は抵抗列、３１は第１の
アナログスイッチ群、３２は第２のアナログスイッチ群
、４１は第１のインピーダンス変換回路、４２は第２の
インピーダンス変換回路、５１は第１の抵抗、５２は第
２の抵抗である。
、及び抵抗列の各抵抗の接続点に入力側を接続し、出力
側を共通に接続され、ディジタル入力によってその開閉
状態を制御される第１のアナログスイッチ群と、第１の
アナログスイッチ群の出力に接続された高入力インピー
ダンスと低出力インピーダンスを持った第１のインピー
ダンス変換回路と、第１のアナログスイッチ群と同じ回
路構成を持った第２のアナログスイッチ群と、第２のア
ナログスイッチ群の出力に接続された高入力インピーダ
ンスと低出力インピーダンスを持った第２のインピーダ
ンス変換回路と、第１のインピーダンス変換回路の出力
と第２のインピーダンス変換回路の出力との間に直列に
接続され、２ｎ／ｌ：１の抵抗比を持った第１と第２の
抵抗とを備え、第１の抵抗と第２の抵抗との接続点に出
力を得るようなり／Ａ変換器を構成したので、素子数が
大図中、１０は基準電圧、２０は抵抗列、３１は第１の
アナログスイッチ群、３２は第２のアナログスイッチ群
、４１は第１のインピーダンス変換回路、４２は第２の
インピーダンス変換回路、５１は第１の抵抗、５２は第
２の抵抗である。
なお図中同一符号は同−又は相当部分を示す。
Claims (1)
- （１）基準電圧と接地間に直列に接続された２＾ｎ＾／
＾２−１個の抵抗列、抵抗列と基準電圧との接続点、抵
抗列と接地との接続点、及び抵抗列の各抵抗の接続点に
入力側を接続し、出力側を共通に接続され、ディジタル
入力によってその開閉状態を制御される第１のアナログ
スイッチ群と、 上記第１のアナログスイッチ群の出力に接続された高入
力インピーダンスと低出力インピーダンスを持った第１
のインピーダンス変換回路と、上記第１のアナログスイ
ッチ群と同じ回路構成を持った第２のアナログスイッチ
群と、 上記第２のアナログスイッチ群の出力に接続された高入
力インピーダンスと低出力インピーダンスを持った第２
のインピーダンス変換回路と、上記第１のインピーダン
ス変換回路の出力と第２のインピーダンス変換回路の出
力との間に直列に接続され、２＾ｎ＾／＾２：１の抵抗
比を持った第１と第２の抵抗とを備え、 上記第１の抵抗と第２の抵抗との接続点に出力を得るこ
とを特徴とするＤ／Ａ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14893289A JPH0313123A (ja) | 1989-06-12 | 1989-06-12 | Ｄ／ａ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14893289A JPH0313123A (ja) | 1989-06-12 | 1989-06-12 | Ｄ／ａ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0313123A true JPH0313123A (ja) | 1991-01-22 |
Family
ID=15463885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14893289A Pending JPH0313123A (ja) | 1989-06-12 | 1989-06-12 | Ｄ／ａ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0313123A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0786949A (ja) * | 1993-09-09 | 1995-03-31 | Nec Corp | デジタル・アナログ変換器 |
| WO2001041311A1 (fr) * | 1999-11-30 | 2001-06-07 | Yamaha Corporation | Convertisseur numerique-analogique |
| KR100362093B1 (ko) * | 1997-10-09 | 2003-02-07 | 가부시끼가이샤 도시바 | 디지털/아날로그변환기 |
-
1989
- 1989-06-12 JP JP14893289A patent/JPH0313123A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0786949A (ja) * | 1993-09-09 | 1995-03-31 | Nec Corp | デジタル・アナログ変換器 |
| KR100362093B1 (ko) * | 1997-10-09 | 2003-02-07 | 가부시끼가이샤 도시바 | 디지털/아날로그변환기 |
| WO2001041311A1 (fr) * | 1999-11-30 | 2001-06-07 | Yamaha Corporation | Convertisseur numerique-analogique |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61164338A (ja) | 多重演算型ｄ／ａ変換器 | |
| JPS60242727A (ja) | アナログ・デイジタル変換器 | |
| JPS6360568B2 (ja) | ||
| JPH0313123A (ja) | Ｄ／ａ変換器 | |
| WO2001041311A1 (fr) | Convertisseur numerique-analogique | |
| JP4242973B2 (ja) | 逐次比較型ａｄコンバータ及びそれを組み込んだマイクロコンピュータ | |
| JPS61256826A (ja) | Ｄ／ａコンバ−タ | |
| KR100282443B1 (ko) | 디지탈/아날로그 컨버터 | |
| JPS6271336A (ja) | Ａ／ｄ変換器 | |
| JPS5513583A (en) | Analogue-digital converter circuit | |
| JP3125116B2 (ja) | Ａｄコンバータ | |
| JPS6276822A (ja) | デイジタル・アナログ変換方法 | |
| JPH01133424A (ja) | Ｄａ変換回路 | |
| JPH0511445B2 (ja) | ||
| JPH0226417A (ja) | Ａ／ｄ変換回路 | |
| RU1786661C (ru) | Аналого-цифровой преобразователь | |
| JPS62265821A (ja) | コンバ−タ回路 | |
| JPS6149525A (ja) | アナログ・デイジタル変換器 | |
| JPH06224764A (ja) | Ａ／ｄ変換器 | |
| JPH04227121A (ja) | Ａ／ｄ変換器 | |
| JPH0683072B2 (ja) | Ａ／ｄ変換回路 | |
| JPS6166411A (ja) | Ａ／ｄ変換装置 | |
| JPH047915A (ja) | Ｄ／ａコンバータ | |
| JPS62254523A (ja) | Ｐｃｍ信号符号器 | |
| JPH1117547A (ja) | Ｄ／ａ変換器 |