JPS58198922A - 半導体集積回路によるｄ／ａ変換回路 - Google Patents
半導体集積回路によるｄ／ａ変換回路Info
- Publication number
- JPS58198922A JPS58198922A JP8145282A JP8145282A JPS58198922A JP S58198922 A JPS58198922 A JP S58198922A JP 8145282 A JP8145282 A JP 8145282A JP 8145282 A JP8145282 A JP 8145282A JP S58198922 A JPS58198922 A JP S58198922A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switch
- output
- semiconductor
- decoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
- H03M1/682—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type
- H03M1/685—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type the quantisation value generators of both converters being arranged in a common two-dimensional array
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/76—Simultaneous conversion using switching tree
- H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、半導体集積回路におけるＤ／Ａ（デジタル
−アナログ）変換回路九関し１％に、基準電圧の分圧回
路が抵抗ス） ＩＪソングより構成されているＤ／Ａ変
換回路に関する。
−アナログ）変換回路九関し１％に、基準電圧の分圧回
路が抵抗ス） ＩＪソングより構成されているＤ／Ａ変
換回路に関する。
従来抵抗ストリングを用いたＤ／Ａ （アナログ−デジ
タル）変換回路は第１図に示すような構成をとる。１は
抵抗ストリングであり ２ｎ個の直列抵抗の両端に基準
電圧ｖ１が印加される。２は半導体スイッチ回路網であ
り、上記抵抗ストリングＩＫ設けられた２ｎ個の端子１
ａ ＊ ｌ ｂ・・曲・１ｎのうち１つを選択し、そ
の端子電圧を出力端子２ａＫ出力する。３は制御回路で
あり、ｎビットのレジスタ及びレジスタの情報を上記半
導体スイッチ回路２０オン・オフ信号に変換するデコー
ダとから成る。
タル）変換回路は第１図に示すような構成をとる。１は
抵抗ストリングであり ２ｎ個の直列抵抗の両端に基準
電圧ｖ１が印加される。２は半導体スイッチ回路網であ
り、上記抵抗ストリングＩＫ設けられた２ｎ個の端子１
ａ ＊ ｌ ｂ・・曲・１ｎのうち１つを選択し、そ
の端子電圧を出力端子２ａＫ出力する。３は制御回路で
あり、ｎビットのレジスタ及びレジスタの情報を上記半
導体スイッチ回路２０オン・オフ信号に変換するデコー
ダとから成る。
しかしながら、上記のような２ｎ抵抗ストリングを用い
たＤ／Ａ（アナログ−デジタル）変換回路では、一般に
、抵抗ス） ＩＪソングは槙２図のような配置形状をと
っていた。
たＤ／Ａ（アナログ−デジタル）変換回路では、一般に
、抵抗ス） ＩＪソングは槙２図のような配置形状をと
っていた。
半導体集積回路製造工程において、半導体表面に形成さ
れる抵抗には抵抗率の位置依存性が存在する。すなわち
、抵抗率は半導体ｌ！！面の一定の方向に単調に変化す
る場合が多い。第２図のように、抵抗率変化のベクトル
Ｃをｘ、ｙの２方向に分解すれば、それぞれの方向の抵
抗率変化によりＤ／Ａ（デジタル−アナログ）変換出力
電圧の期待値からの偏差は、それぞれ第３図、第４図に
示すような傾向を示すウ Ｘ方向成分の抵抗率変化によ
る偏差は、第３図からも分かるように抵抗ストリングの
折り返１〜回数だけ０となり、全体の偏差もそれ程大き
くならない。一方、ｙ方向成分の抵抗率変化は、全体の
偏差を大きくしてしまうことが＄４図かられかる。
れる抵抗には抵抗率の位置依存性が存在する。すなわち
、抵抗率は半導体ｌ！！面の一定の方向に単調に変化す
る場合が多い。第２図のように、抵抗率変化のベクトル
Ｃをｘ、ｙの２方向に分解すれば、それぞれの方向の抵
抗率変化によりＤ／Ａ（デジタル−アナログ）変換出力
電圧の期待値からの偏差は、それぞれ第３図、第４図に
示すような傾向を示すウ Ｘ方向成分の抵抗率変化によ
る偏差は、第３図からも分かるように抵抗ストリングの
折り返１〜回数だけ０となり、全体の偏差もそれ程大き
くならない。一方、ｙ方向成分の抵抗率変化は、全体の
偏差を大きくしてしまうことが＄４図かられかる。
本発明は抵抗率変化のｙ方向成分によるＤ／Ａ変換出力
への影響を抑制し、Ｄ／Ａ（デジタル−アナログ）変換
回路の精度を向上させることを目的とするものである。
への影響を抑制し、Ｄ／Ａ（デジタル−アナログ）変換
回路の精度を向上させることを目的とするものである。
本発明は、抵抗ストリングを仮想的に２分し、２つの抵
抗ス） ＩＪソング半導体表面の直交軸の両方向にそれ
ぞれ均衡して配置されるように形成することを特徴とす
る。 ゛ 以下、図面に基づいて本発明の詳細な説明する。
抗ス） ＩＪソング半導体表面の直交軸の両方向にそれ
ぞれ均衡して配置されるように形成することを特徴とす
る。 ゛ 以下、図面に基づいて本発明の詳細な説明する。
ｓ６図に、−例として２４Ｒ抵抗ストリングを用いたＬ
）／Ａ（デジタル−アナログ）変換回路をＮＭＯ８技術
で構成したものを示す。１１が抵抗ストリング１および
半導体スイッチ回路網２が一体に形成された回路であり
、各抵抗の端子にそれぞれスイッチＭＩＳＦＥＴ５．．
Ｓ、・−、・ Ｓｎが接続されている。
）／Ａ（デジタル−アナログ）変換回路をＮＭＯ８技術
で構成したものを示す。１１が抵抗ストリング１および
半導体スイッチ回路網２が一体に形成された回路であり
、各抵抗の端子にそれぞれスイッチＭＩＳＦＥＴ５．．
Ｓ、・−、・ Ｓｎが接続されている。
１４は４ビツトレジスタで、このレジスタ１４の出力は
、Ｙデコーダ１２．Ｘデコーダ１３に入力され、各デコ
ーダ出力忙より、各行のスイッチのゲートを結ぶライン
および各列のスイッチのドレインを結ぶラインのうちそ
れぞれ１本のラインカハイレヘルにされる。その結果、
ハイレベルとなったラインの交点のスイッチがオンされ
て、対応する端子電圧がアナログ出力端子１５に出力さ
れる。Ｙデコーダ１２．Ｘデコーダ１３およびレジスタ
１４によって制御回路が構成されている。
、Ｙデコーダ１２．Ｘデコーダ１３に入力され、各デコ
ーダ出力忙より、各行のスイッチのゲートを結ぶライン
および各列のスイッチのドレインを結ぶラインのうちそ
れぞれ１本のラインカハイレヘルにされる。その結果、
ハイレベルとなったラインの交点のスイッチがオンされ
て、対応する端子電圧がアナログ出力端子１５に出力さ
れる。Ｙデコーダ１２．Ｘデコーダ１３およびレジスタ
１４によって制御回路が構成されている。
第７図は従来の□配置形状の抵抗ス） １３ングな用い
たＤ／Ａ（アナログ−デジタル）変換回路である。各々
の回路の働きは第６図の実施例と全く同じである。抵抗
ス） ｌ）ングの配置形状が異なるため、Ｙデコーダ１
２のＲＯＭ （リードオンリーメモリー）パターンのみ
が異なっている。
たＤ／Ａ（アナログ−デジタル）変換回路である。各々
の回路の働きは第６図の実施例と全く同じである。抵抗
ス） ｌ）ングの配置形状が異なるため、Ｙデコーダ１
２のＲＯＭ （リードオンリーメモリー）パターンのみ
が異なっている。
上記実施例のＤ／Ａ変換回路における抵抗ストリングの
配置形状を模式的に示すと第５図内のようｋなる。この
ようなパターンとすることＫより。
配置形状を模式的に示すと第５図内のようｋなる。この
ようなパターンとすることＫより。
ｙ方向抵抗率変化によるＤ／Ａ（デジタル−アナログ）
変換出力電圧の期待値からの偏差は醜８図のような傾向
にされる。［８図と第４図とを比較すると、本発明の回
路では最大偏差が、抵抗率変化について同条件の従来の
配置形状のものに較べて、１／２倍まで改善されること
がわかる。これは、抵抗ス） ＋）ングの高電位側と低
電位側が、抵抗形成領域内で一方Ｋかたよることなく均
衡して配置されるようＫなるからである。
変換出力電圧の期待値からの偏差は醜８図のような傾向
にされる。［８図と第４図とを比較すると、本発明の回
路では最大偏差が、抵抗率変化について同条件の従来の
配置形状のものに較べて、１／２倍まで改善されること
がわかる。これは、抵抗ス） ＋）ングの高電位側と低
電位側が、抵抗形成領域内で一方Ｋかたよることなく均
衡して配置されるようＫなるからである。
なお、抵抗ストＩＪングの配置形状は、その他に。
例えば第５図（Ｂ）や０に示すようなパターンとするこ
とができる。
とができる。
更に１本発明のＤ／Ａ（デジタル−アナログ）変換回路
と電圧比較回路及び制御回路を組み合わせることＫより
０例えば逐次比較型のＡ／Ｄ（デジタル−アナログ）変
換回路を構成することもできる。
と電圧比較回路及び制御回路を組み合わせることＫより
０例えば逐次比較型のＡ／Ｄ（デジタル−アナログ）変
換回路を構成することもできる。
１１１１図はＤ／Ａ変換回路の構成を示すブロック図。
槙２図は従来の抵抗ストリングの配置形状と抵抗率変化
のベクトルを示す説明図、 ＃／４３図はＸ方向抵抗率変化によるＤ／Ａ変換誤差を
示すグラフ、 ｍ＜図は従来のＤ／Ａ変換回路におけるｙ方向状の実施
例を示すパターン説明図、 第６図は本発明によるＤ／Ａ変換回路の一実施例を示す
回路図、 縞７図は従来のＤ／Ａ変換回路の一例を示す回路図。 ｌＩ４８図は本発明に係るＤ／Ａ変換回路におけるｙ方
向抵抗率変化によるＤ／Ａ変換誤差を示すグラフである
。 ｌ・・・抵抗ストリング、２・・・スイッチ回路網、３
・・制御回路、Ｓ、、３．〜Ｓｎ・・・半導体スイッチ
、ｖＲ・・・基準電圧。 第 ５ 図 と・）／′ 第 ６ 図
のベクトルを示す説明図、 ＃／４３図はＸ方向抵抗率変化によるＤ／Ａ変換誤差を
示すグラフ、 ｍ＜図は従来のＤ／Ａ変換回路におけるｙ方向状の実施
例を示すパターン説明図、 第６図は本発明によるＤ／Ａ変換回路の一実施例を示す
回路図、 縞７図は従来のＤ／Ａ変換回路の一例を示す回路図。 ｌＩ４８図は本発明に係るＤ／Ａ変換回路におけるｙ方
向抵抗率変化によるＤ／Ａ変換誤差を示すグラフである
。 ｌ・・・抵抗ストリング、２・・・スイッチ回路網、３
・・制御回路、Ｓ、、３．〜Ｓｎ・・・半導体スイッチ
、ｖＲ・・・基準電圧。 第 ５ 図 と・）／′ 第 ６ 図
Claims (1)
- １、半導体集積回路において、基準電圧を分圧する抵抗
ス） ＩＪソング、各抵抗端の電圧を取り出すための半
導体スイッチ回路網と、半導体スイッチのオン・オフを
制御する制御１１回路とから成り、仮想的に２分した抵
抗ス） ＩＪソング高電位側と低電位側とが半導体表面
の直交軸の両方向にそれぞれ均衡して配＃されるように
形成され、半導体集積回路製造工程中で生じた半導体表
面上での抵抗率の位置依存性に起因するＤ／Ａ （デジ
タル−アナログ）変換出力の誤差が抑制されるようにさ
れてなることを特徴とするＤ／Ａ（デジタル−アナログ
）変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8145282A JPS58198922A (ja) | 1982-05-17 | 1982-05-17 | 半導体集積回路によるｄ／ａ変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8145282A JPS58198922A (ja) | 1982-05-17 | 1982-05-17 | 半導体集積回路によるｄ／ａ変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58198922A true JPS58198922A (ja) | 1983-11-19 |
Family
ID=13746791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8145282A Pending JPS58198922A (ja) | 1982-05-17 | 1982-05-17 | 半導体集積回路によるｄ／ａ変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58198922A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61288521A (ja) * | 1985-06-14 | 1986-12-18 | Hitachi Micro Comput Eng Ltd | 電子装置 |
| JPS6374322A (ja) * | 1986-09-18 | 1988-04-04 | Nippon Denso Co Ltd | アナログ・デイジタル変換回路 |
| JPS63310219A (ja) * | 1987-06-11 | 1988-12-19 | Nec Corp | 並列比較形ａ−ｄ変換回路 |
| JPS6425921U (ja) * | 1987-08-07 | 1989-02-14 | ||
| JPH0198322A (ja) * | 1987-07-22 | 1989-04-17 | Nippon Denso Co Ltd | 抵抗分圧型ディジタル−アナログ変換器 |
| JPH03235423A (ja) * | 1990-02-09 | 1991-10-21 | Nec Corp | Ｄ／ａ変換装置 |
| JPH0529944A (ja) * | 1991-02-22 | 1993-02-05 | Toshiba Corp | 電圧分割回路 |
| JPH05206861A (ja) * | 1992-01-29 | 1993-08-13 | Toshiba Corp | 抵抗ストリング回路 |
| JPH0613544A (ja) * | 1992-06-25 | 1994-01-21 | Fujitsu Ltd | 半導体集積装置 |
| JP2011503856A (ja) * | 2007-11-02 | 2011-01-27 | エスティー‐エリクソン、ソシエテ、アノニム | マッチした集積電子コンポーネント |
| JP2014533070A (ja) * | 2011-11-08 | 2014-12-08 | 日本テキサス・インスツルメンツ株式会社 | 共有レジスタストリングを備えたデジタルアナログコンバータ |
| CN104237788A (zh) * | 2014-10-10 | 2014-12-24 | 南车株洲电机有限公司 | 一种高速永磁牵引电机温升试验的方法及电阻柜 |
-
1982
- 1982-05-17 JP JP8145282A patent/JPS58198922A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61288521A (ja) * | 1985-06-14 | 1986-12-18 | Hitachi Micro Comput Eng Ltd | 電子装置 |
| JPS6374322A (ja) * | 1986-09-18 | 1988-04-04 | Nippon Denso Co Ltd | アナログ・デイジタル変換回路 |
| JPS63310219A (ja) * | 1987-06-11 | 1988-12-19 | Nec Corp | 並列比較形ａ−ｄ変換回路 |
| JPH0198322A (ja) * | 1987-07-22 | 1989-04-17 | Nippon Denso Co Ltd | 抵抗分圧型ディジタル−アナログ変換器 |
| JPH0511691Y2 (ja) * | 1987-08-07 | 1993-03-24 | ||
| JPS6425921U (ja) * | 1987-08-07 | 1989-02-14 | ||
| JPH03235423A (ja) * | 1990-02-09 | 1991-10-21 | Nec Corp | Ｄ／ａ変換装置 |
| JPH0529944A (ja) * | 1991-02-22 | 1993-02-05 | Toshiba Corp | 電圧分割回路 |
| JPH05206861A (ja) * | 1992-01-29 | 1993-08-13 | Toshiba Corp | 抵抗ストリング回路 |
| JPH0613544A (ja) * | 1992-06-25 | 1994-01-21 | Fujitsu Ltd | 半導体集積装置 |
| JP2011503856A (ja) * | 2007-11-02 | 2011-01-27 | エスティー‐エリクソン、ソシエテ、アノニム | マッチした集積電子コンポーネント |
| JP2014533070A (ja) * | 2011-11-08 | 2014-12-08 | 日本テキサス・インスツルメンツ株式会社 | 共有レジスタストリングを備えたデジタルアナログコンバータ |
| CN104237788A (zh) * | 2014-10-10 | 2014-12-24 | 南车株洲电机有限公司 | 一种高速永磁牵引电机温升试验的方法及电阻柜 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0070175B1 (en) | Analog-to-digital converters | |
| US5243347A (en) | Monotonic current/resistor digital-to-analog converter and method of operation | |
| US6201491B1 (en) | Digitally switched potentiometer having improved linearity and settling time | |
| JP3986970B2 (ja) | Ｄ／ａ変換器 | |
| JPS58198922A (ja) | 半導体集積回路によるｄ／ａ変換回路 | |
| JPH0810832B2 (ja) | デイジタル―アナログ変換器 | |
| US20010038351A1 (en) | Digitally switched impedance having improved linearity and settling time | |
| US6590518B1 (en) | Apparatus and method for an improved subranging ADC architecture using ladder-flip bussing | |
| JPH0519848B2 (ja) | ||
| JPH0377430A (ja) | Ｄ／ａコンバータ | |
| US9843336B1 (en) | System and method of minimizing differential non-linearity (DNL) for high resolution current steering DAC | |
| JP2598138B2 (ja) | Ｄ／ａ変換器 | |
| US4942397A (en) | Elimination of linearity superposition error in digital-to-analog converters | |
| JPH04150519A (ja) | ディジタル・アナログ変換器 | |
| JPH1065542A (ja) | アナログ／ディジタル変換回路 | |
| JPH06268523A (ja) | Ｄ／ａ変換器 | |
| US5084703A (en) | Precision digital-to-analog converter | |
| JP2737927B2 (ja) | 抵抗分圧型ディジタル−アナログ変換器 | |
| JP2703120B2 (ja) | ディジタル・アナログ変換器 | |
| US5528242A (en) | Flash analog-to-digital converter | |
| JPS5869111A (ja) | アナログ・ディジタル変換器 | |
| JPH0578214B2 (ja) | ||
| JP2580013B2 (ja) | Ｄａ変換器 | |
| JP2695098B2 (ja) | 直並列型ａ／ｄ変換器 | |
| JPH0777353B2 (ja) | デジタル・アナログ変換器 |