JPH04150519A - ディジタル・アナログ変換器 - Google Patents
ディジタル・アナログ変換器Info
- Publication number
- JPH04150519A JPH04150519A JP2274788A JP27478890A JPH04150519A JP H04150519 A JPH04150519 A JP H04150519A JP 2274788 A JP2274788 A JP 2274788A JP 27478890 A JP27478890 A JP 27478890A JP H04150519 A JPH04150519 A JP H04150519A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- digital
- circuit
- reference voltage
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 8
- 238000005259 measurement Methods 0.000 abstract description 8
- 238000005375 photometry Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/76—Simultaneous conversion using switching tree
- H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明はディジタル・アナログ変換器に間し、特に抵抗
の直列接続体を含む抵抗ストリング型のディジタル・ア
ナログ変換器に間するものである。
の直列接続体を含む抵抗ストリング型のディジタル・ア
ナログ変換器に間するものである。
［従来の技術］
ディジタル信号をアナログ信号に変換するディジタル・
アナログ変換器には、抵抗を直列接続し、各接続点より
アナログ出力電位を取り出す抵抗ストリング型や、単位
抵抗値をＲとしたときＲと２Ｒの抵抗を梯子型に接続し
たＲ−２Ｒ型と呼ばれるものが知られている。特に、抵
抗ストリング型のディジタル・アナログ変換器は構成が
簡単であり、さらに単調増加性が保証されビット抜けが
ないということで多用されている。
アナログ変換器には、抵抗を直列接続し、各接続点より
アナログ出力電位を取り出す抵抗ストリング型や、単位
抵抗値をＲとしたときＲと２Ｒの抵抗を梯子型に接続し
たＲ−２Ｒ型と呼ばれるものが知られている。特に、抵
抗ストリング型のディジタル・アナログ変換器は構成が
簡単であり、さらに単調増加性が保証されビット抜けが
ないということで多用されている。
第４図に抵抗ストリング型の４ビツト・ディジタル・ア
ナログ変換器の回路構成を示す。本ディジタル・アナロ
グ変換器は抵抗値Ｒの単位抵抗Ｒ１０ｌ−Ｒ１）６が直
列に接続され抵抗ストリング４０１が形成されており、
その両端が第１の基準電圧端子１）と第２の基準電圧端
子１２にそれぞれ接続されている。また単位抵抗Ｒ１０
１〜Ｒ１）６の各接続点とアナログ信号８カ端子２との
間にはアナログスイッチＳ Ｗ １０１〜５Ｗ１）６が
設けられており、これらのアナログスイッチＳ Ｗ １
０１〜５Ｗ１）６はディジタル入力信号端子３１〜３４
に与えられたビットＤ３．Ｄ２．ＤＩ、ＤＯを制御信号
発生回路４てデコードした信号で開閉される。但し第４
図において制御信号発生回路４と各アナログスイッチＳ
Ｗ １０１〜５Ｗ１）６との間の制御信号線は省略さ
れている。
ナログ変換器の回路構成を示す。本ディジタル・アナロ
グ変換器は抵抗値Ｒの単位抵抗Ｒ１０ｌ−Ｒ１）６が直
列に接続され抵抗ストリング４０１が形成されており、
その両端が第１の基準電圧端子１）と第２の基準電圧端
子１２にそれぞれ接続されている。また単位抵抗Ｒ１０
１〜Ｒ１）６の各接続点とアナログ信号８カ端子２との
間にはアナログスイッチＳ Ｗ １０１〜５Ｗ１）６が
設けられており、これらのアナログスイッチＳ Ｗ １
０１〜５Ｗ１）６はディジタル入力信号端子３１〜３４
に与えられたビットＤ３．Ｄ２．ＤＩ、ＤＯを制御信号
発生回路４てデコードした信号で開閉される。但し第４
図において制御信号発生回路４と各アナログスイッチＳ
Ｗ １０１〜５Ｗ１）６との間の制御信号線は省略さ
れている。
次に第４図に示される従来の抵抗ストリング型のディジ
タル・アナログ変換器の動作について説明する。ここで
第１の基準電圧端子１）に与えられる電位をＶＲＩ、第
２の基準電圧端子１２に与えられる電位をＶＲ２、アナ
ログ信号出力端子２より出力される電圧を■０、ディジ
タル入力信号のピッ）Ｄ３を最大重み付はビット（ＭＳ
Ｂ）、ビットＤ２を２番目（２５Ｂ）、ビットつ１を３
番目（３ＳＢ）、そしてビットＤＯを最小重み付はピッ
） （ＬＳＢ）とする。各ディジタル入力信号のビット
の組合せによるアナログ・スイッチの導通／非導通なら
びにアナログ出力電圧の対応を第１表に示す。なお表に
おいて“オン”は導通を、 ゛１オフパは非導通を示し
ている。この従来例において制御信号発生回路４は通常
よく知られている４−１６デコ一ダ回路そのものが使用
されている。
タル・アナログ変換器の動作について説明する。ここで
第１の基準電圧端子１）に与えられる電位をＶＲＩ、第
２の基準電圧端子１２に与えられる電位をＶＲ２、アナ
ログ信号出力端子２より出力される電圧を■０、ディジ
タル入力信号のピッ）Ｄ３を最大重み付はビット（ＭＳ
Ｂ）、ビットＤ２を２番目（２５Ｂ）、ビットつ１を３
番目（３ＳＢ）、そしてビットＤＯを最小重み付はピッ
） （ＬＳＢ）とする。各ディジタル入力信号のビット
の組合せによるアナログ・スイッチの導通／非導通なら
びにアナログ出力電圧の対応を第１表に示す。なお表に
おいて“オン”は導通を、 ゛１オフパは非導通を示し
ている。この従来例において制御信号発生回路４は通常
よく知られている４−１６デコ一ダ回路そのものが使用
されている。
［発明が解決しようとする課題］
抵抗ストリング型のディジタル・アナログ変換器は前述
したように構成が簡単であり、さらに単調増加性が保証
されビット抜けがないという大きな利点があるが、変換
特性が線形なｎビットの構成の場合単位抵抗が２°個必
要となり、例えば８ビツト構成の場合、単位抵抗は２＄
＝２５６個と非常に多数となってしまう。このため、例
えば集積回路上には本ディジタル・アナログ変換器を構
成した場合などは、単位抵抗の占める面積が膨大なもの
となってしまうという欠点があった。
したように構成が簡単であり、さらに単調増加性が保証
されビット抜けがないという大きな利点があるが、変換
特性が線形なｎビットの構成の場合単位抵抗が２°個必
要となり、例えば８ビツト構成の場合、単位抵抗は２＄
＝２５６個と非常に多数となってしまう。このため、例
えば集積回路上には本ディジタル・アナログ変換器を構
成した場合などは、単位抵抗の占める面積が膨大なもの
となってしまうという欠点があった。
また集積回路の非常に広い面積にわたり同一抵抗値を持
つ単位抵抗を実現することは、製造上のばらつきや集積
回路基板の欠陥などにより困難となってきている。この
ためディジタル・アナログ変換器の特性も悪くなってし
まう。
つ単位抵抗を実現することは、製造上のばらつきや集積
回路基板の欠陥などにより困難となってきている。この
ためディジタル・アナログ変換器の特性も悪くなってし
まう。
さらに本ディジタル・アナログ変換器を試験する際にお
いても、抵抗ストリング型の場合はそれぞれの単位抵抗
の抵抗値が出力特性に直接影響を及ぼすため、ＭＳＢが
らＬＳＢまでのディジタル入力信号がすべて“０”のゼ
ロスケールからすべて“１″のフルスケールまで、例え
ば８ビ・ントとすると２５６回測定を行わなければなら
ず非常に時間がかかつてしまうという欠点があった。
いても、抵抗ストリング型の場合はそれぞれの単位抵抗
の抵抗値が出力特性に直接影響を及ぼすため、ＭＳＢが
らＬＳＢまでのディジタル入力信号がすべて“０”のゼ
ロスケールからすべて“１″のフルスケールまで、例え
ば８ビ・ントとすると２５６回測定を行わなければなら
ず非常に時間がかかつてしまうという欠点があった。
口課題を解決するための手段］
本発明の要旨は、第１基準電圧端子と第２基準電圧端子
との間に接続され複数の抵抗体で構成された直列抵抗回
路と、 上記複数の抵抗体の各接続点と出力端子との間に並列に
接続された複数のスイッチでなるスイ・ソチ回路と、 ｎビットディジタル信号に基づき上記禅数のスイッチを
選択的に開閉する 両信号発生回路とを有するディジタ
ル・アナログ変換器において、上記直列抵抗回路を、第
１基準電圧端子に接続され単位抵抗値の１／２の抵抗値
を有する第１抵抗体と、該第１抵抗体と第２基準電圧端
子間に接続された単位抵抗値を有する２ （ｎ−０個の
抵抗体でなる第１抵抗ストリング回路で構成し、上記制
御信号発生回路により選択的に開閉するスイッチにより
上記第１抵抗ストリング回路を構成するいずれかの抵抗
体に並列接続される単位抵抗値を有する第２抵抗ストリ
ング回路を更に有することである。尚、上記第２抵抗ス
トリング回路は、第１抵抗体に接続された抵抗体、また
は第２基準電圧端子に接続された抵抗体に接続されるで
もよい。
との間に接続され複数の抵抗体で構成された直列抵抗回
路と、 上記複数の抵抗体の各接続点と出力端子との間に並列に
接続された複数のスイッチでなるスイ・ソチ回路と、 ｎビットディジタル信号に基づき上記禅数のスイッチを
選択的に開閉する 両信号発生回路とを有するディジタ
ル・アナログ変換器において、上記直列抵抗回路を、第
１基準電圧端子に接続され単位抵抗値の１／２の抵抗値
を有する第１抵抗体と、該第１抵抗体と第２基準電圧端
子間に接続された単位抵抗値を有する２ （ｎ−０個の
抵抗体でなる第１抵抗ストリング回路で構成し、上記制
御信号発生回路により選択的に開閉するスイッチにより
上記第１抵抗ストリング回路を構成するいずれかの抵抗
体に並列接続される単位抵抗値を有する第２抵抗ストリ
ング回路を更に有することである。尚、上記第２抵抗ス
トリング回路は、第１抵抗体に接続された抵抗体、また
は第２基準電圧端子に接続された抵抗体に接続されるで
もよい。
［実施例］
以下本発明の実施例について図面を参照して詳細に説明
する。
する。
第１図は本発明の第１実施例を示す４ビツトのディジタ
ル・アナログ変換器の回路図である。本実施例のディジ
タル・アナログ変換器は一端が第１の基準電圧端子１）
に接続され単位抵抗の１／２の抵抗値を有する第１の抵
抗Ｒ１と、瀧記第１の抵抗Ｒ１に直列に接続され、他端
が第２の基準電圧端子１２に接続された２＋４−１）＝
８個の単位抵抗Ｒ２１−Ｒ２８の第１抵抗ストリング回
路１０１と、接続された各単位抵抗Ｒ２１〜Ｒ２８の各
接続点とアナログ信号出力端子２との間に並列に接続さ
れ第１抵抗ストリング回路１０１により分圧された電圧
を導き出す出力アナログ・スイッチ５ＷＩＩ−５Ｗ１９
と、単位抵抗Ｒ２１に接続切り替えスイッチ５Ｗ２１、
５Ｗ２３を介して並列に接続されるかまたは単位抵抗
Ｒ２８に接続切り替えスイッチ５Ｗ２２と５Ｗ２４を介
して並列に接続される単位抵抗と同じ抵抗値を持つ第２
の抵抗Ｒ２０より構成される第２抵抗ストリング回路１
０２と、ディジタル入力信号Ｄ３〜Ｄｏを入力し前記各
スイッチ素子の導通／非導通を制御する制御信号を発生
する制御信号発生回路４より構成されいる。
ル・アナログ変換器の回路図である。本実施例のディジ
タル・アナログ変換器は一端が第１の基準電圧端子１）
に接続され単位抵抗の１／２の抵抗値を有する第１の抵
抗Ｒ１と、瀧記第１の抵抗Ｒ１に直列に接続され、他端
が第２の基準電圧端子１２に接続された２＋４−１）＝
８個の単位抵抗Ｒ２１−Ｒ２８の第１抵抗ストリング回
路１０１と、接続された各単位抵抗Ｒ２１〜Ｒ２８の各
接続点とアナログ信号出力端子２との間に並列に接続さ
れ第１抵抗ストリング回路１０１により分圧された電圧
を導き出す出力アナログ・スイッチ５ＷＩＩ−５Ｗ１９
と、単位抵抗Ｒ２１に接続切り替えスイッチ５Ｗ２１、
５Ｗ２３を介して並列に接続されるかまたは単位抵抗
Ｒ２８に接続切り替えスイッチ５Ｗ２２と５Ｗ２４を介
して並列に接続される単位抵抗と同じ抵抗値を持つ第２
の抵抗Ｒ２０より構成される第２抵抗ストリング回路１
０２と、ディジタル入力信号Ｄ３〜Ｄｏを入力し前記各
スイッチ素子の導通／非導通を制御する制御信号を発生
する制御信号発生回路４より構成されいる。
次に本実施例の動作を説明する。ディジタル入力信号の
うちＬＳＢであるＤＯが１）０ ′１のときは、接続切
り替えスイッチＳ Ｗ２１と５Ｗ２３が導通状態となり
、単位抵抗と同じ抵抗値を持つ第２の抵抗Ｒ２０は単位
抵抗Ｒ２］に並列に接続される。この時スイッチ５Ｗ２
２と５Ｗ２４は非導通状態となっている。単位抵抗値を
Ｒとすると第１の基準電圧端子１）と第２の基準電圧端
子１２との間には抵抗値１／２ＲのＲ１、単位抵抗値Ｒ
の抵抗Ｒ２０とＲ２１の並列接続による抵抗値１／２Ｒ
に相当する抵抗、抵抗値ＲのＲ２２，Ｒ２３，Ｒ２４，
Ｒ２５，Ｒ２６，Ｒ２７そしてＲ２Ｈと順番に接続され
ている。このため各抵抗の接続点の電位は一番下位の出
力アナログ・スイッチ５Ｗ１９から一番上位の出力アナ
ログ・スイッチＳ Ｗｌｌを通し、それぞれ第１の基準
電圧値ＶＲＩと第２の基準電圧値ＶＲ２の差電圧である
（ＶＲｌ−ＶＲ２） ＝ＶＲＣ：０／１８． ２／１６
． ４／１６゜６／ＩＢ、８／１６．１０／１６．１２
／１６゜１４／１６，１ｉ５／１６を乗じた値を第２の
基準電圧値ＶＲ２に加えた値となっている。
うちＬＳＢであるＤＯが１）０ ′１のときは、接続切
り替えスイッチＳ Ｗ２１と５Ｗ２３が導通状態となり
、単位抵抗と同じ抵抗値を持つ第２の抵抗Ｒ２０は単位
抵抗Ｒ２］に並列に接続される。この時スイッチ５Ｗ２
２と５Ｗ２４は非導通状態となっている。単位抵抗値を
Ｒとすると第１の基準電圧端子１）と第２の基準電圧端
子１２との間には抵抗値１／２ＲのＲ１、単位抵抗値Ｒ
の抵抗Ｒ２０とＲ２１の並列接続による抵抗値１／２Ｒ
に相当する抵抗、抵抗値ＲのＲ２２，Ｒ２３，Ｒ２４，
Ｒ２５，Ｒ２６，Ｒ２７そしてＲ２Ｈと順番に接続され
ている。このため各抵抗の接続点の電位は一番下位の出
力アナログ・スイッチ５Ｗ１９から一番上位の出力アナ
ログ・スイッチＳ Ｗｌｌを通し、それぞれ第１の基準
電圧値ＶＲＩと第２の基準電圧値ＶＲ２の差電圧である
（ＶＲｌ−ＶＲ２） ＝ＶＲＣ：０／１８． ２／１６
． ４／１６゜６／ＩＢ、８／１６．１０／１６．１２
／１６゜１４／１６，１ｉ５／１６を乗じた値を第２の
基準電圧値ＶＲ２に加えた値となっている。
一方、ＬＳＢが“１”の時は、単位抵抗と同じ抵抗値を
持つ第２の抵抗Ｒ２０は、接続切り替えスイッチ５Ｗ２
２と５Ｗ２４が導通状態となり単位抵抗Ｒ２８に並列に
接続される。このときスイッチ５Ｗ２１と５Ｗ２３は非
導通状態となっている。このため各抵抗の接続点の電位
は一番下位の出力アナログ・スイッチ５Ｗ１９から一番
上位の出力アナログ・スイッチｓｗｔｔを通し、それぞ
れ差電圧ＶＲに０／１６、 １／１６．３／１６，５／
１６．７／１６゜９／１６． １）／１６． １３／１
６． １５／１６を乗じた値となっている。
持つ第２の抵抗Ｒ２０は、接続切り替えスイッチ５Ｗ２
２と５Ｗ２４が導通状態となり単位抵抗Ｒ２８に並列に
接続される。このときスイッチ５Ｗ２１と５Ｗ２３は非
導通状態となっている。このため各抵抗の接続点の電位
は一番下位の出力アナログ・スイッチ５Ｗ１９から一番
上位の出力アナログ・スイッチｓｗｔｔを通し、それぞ
れ差電圧ＶＲに０／１６、 １／１６．３／１６，５／
１６．７／１６゜９／１６． １）／１６． １３／１
６． １５／１６を乗じた値となっている。
第２表に各ディジタル入力信号の組合せによる接続切り
替えスイッチと出力アナログ・スイッチの導通／非導通
ならびにアナログ出力電圧ＶＯの対応を示す。
替えスイッチと出力アナログ・スイッチの導通／非導通
ならびにアナログ出力電圧ＶＯの対応を示す。
また第２図に第１図に示したディジタル・アナログ変換
器における制御信号発生回路４の一例を示す。制御信号
発生回路４はインバータ４１）〜４１４、排他的オアゲ
ート４２１、アンドゲート４３１．４３４，４３５〜４
４１、オアゲート４５１．４５２、ノアゲート４６１を
入力信号端子３１〜３４と制御信号出力端子４７１〜４
７９゜４８１〜４８４との間に介在させたものである。
器における制御信号発生回路４の一例を示す。制御信号
発生回路４はインバータ４１）〜４１４、排他的オアゲ
ート４２１、アンドゲート４３１．４３４，４３５〜４
４１、オアゲート４５１．４５２、ノアゲート４６１を
入力信号端子３１〜３４と制御信号出力端子４７１〜４
７９゜４８１〜４８４との間に介在させたものである。
この回路において信号論理レベルが１”となったときそ
の信号に接続されているスイッチは導通状態となり、“
０′′のとき非導通状態となるものとする。
の信号に接続されているスイッチは導通状態となり、“
０′′のとき非導通状態となるものとする。
このように４ビツトのディジタル・アナログ変換器の場
合、従来の構成を採用すると２４＝１６個の単位抵抗が
必要となるが、本実施例のディジタル・アナログ変換器
は（２＋４−１）＋ ｌ ） ＝ ９個の単位抵抗と１
個の単位抵抗の１／２の抵抗値を持つ抵抗だけで同機能
が実瑛できる。またスイッチ素子も従来は１６個必要だ
ったのが１３個と削減されている。さらにディジタル・
アナログ変換器の出力特性試験においても、従来は全デ
ィジタル入力信号の組合せについてａ大電圧を測定しな
いと各抵抗値のばらつき力着則定できなく、例えば１回
の測定に０．０２秒かかるとすると全測定に０゜０２Ｘ
２’＝０．３２秒もかかってしまう。しかし本発明を用
いると全抵抗の特性は最低、単位抵抗と同じ抵抗値を持
つ第２の抵抗Ｒ２０を単位抵抗Ｒ２１かＲ２８のどちら
かに並列に接続させた状態で（２’Ｊ−１）＋ １ ）
＝９回測定すればよいごとになる。
合、従来の構成を採用すると２４＝１６個の単位抵抗が
必要となるが、本実施例のディジタル・アナログ変換器
は（２＋４−１）＋ ｌ ） ＝ ９個の単位抵抗と１
個の単位抵抗の１／２の抵抗値を持つ抵抗だけで同機能
が実瑛できる。またスイッチ素子も従来は１６個必要だ
ったのが１３個と削減されている。さらにディジタル・
アナログ変換器の出力特性試験においても、従来は全デ
ィジタル入力信号の組合せについてａ大電圧を測定しな
いと各抵抗値のばらつき力着則定できなく、例えば１回
の測定に０．０２秒かかるとすると全測定に０゜０２Ｘ
２’＝０．３２秒もかかってしまう。しかし本発明を用
いると全抵抗の特性は最低、単位抵抗と同じ抵抗値を持
つ第２の抵抗Ｒ２０を単位抵抗Ｒ２１かＲ２８のどちら
かに並列に接続させた状態で（２’Ｊ−１）＋ １ ）
＝９回測定すればよいごとになる。
つまり測定時間を０． ０２Ｘ （２Ｃ４””＋１）
＝Ｑ。
＝Ｑ。
１８秒とほぼ１／２に短縮できる。
第３図に本発明の第２実施例の４ビツト・ディジタル・
アナログ変換機の回路図を示す。
アナログ変換機の回路図を示す。
本実施例において第１実施例と同一の箇所には同じ番号
が付しである。本実施例は第１実施例においてディジタ
ル入力信号により切り替えて用いていた１個の単位抵抗
値を持った第２の抵抗を予め２個（Ｒ２０，Ｒ２９）用
意しておき、その代わりに接続切り換えスイッチ（ＳＶ
４０． ５Ｗ２６）の数を削減したものである。本実施
例のように構成することにより単位抵抗Ｒ２１あるいは
Ｒ２８に第２の単位抵抗Ｒ２０またはＲ２９を並列に接
続する際、挿入される接続切り替えスイッチの数が減少
し、そのスイッチの持つ導通時の抵抗値の影響がより少
なくなりディジタル・アナログ変換器の変換特性が改善
されるという利点がある。
が付しである。本実施例は第１実施例においてディジタ
ル入力信号により切り替えて用いていた１個の単位抵抗
値を持った第２の抵抗を予め２個（Ｒ２０，Ｒ２９）用
意しておき、その代わりに接続切り換えスイッチ（ＳＶ
４０． ５Ｗ２６）の数を削減したものである。本実施
例のように構成することにより単位抵抗Ｒ２１あるいは
Ｒ２８に第２の単位抵抗Ｒ２０またはＲ２９を並列に接
続する際、挿入される接続切り替えスイッチの数が減少
し、そのスイッチの持つ導通時の抵抗値の影響がより少
なくなりディジタル・アナログ変換器の変換特性が改善
されるという利点がある。
［発明の効果］
以上説明してきたように、本発明のディジタル・アナロ
グ変換器は、一方の端子がｖ、１基準電圧端子に接続さ
れた単位抵抗の１／２の抵抗値を持つ第１の抵抗と、前
記第１の抵抗に直列に接続され、もう一方の端子が第２
基準電圧端子に接続された２ｆｎ−ｎ個の単位抵抗の第
１抵抗ストリング回路と、接続切り替えスイッチで選択
的に単位抵抗体に並列接続される第２抵抗ストリング回
路とで構成されるので、従来の抵抗ストリング型のディ
ジタル・アナログ変換器に比べ、ｎビットとすると抵抗
の数は２ｎ個が（２＋ｎ−＋＋＋２）個またはぐ２１ｎ
−１）＋３）個とほぼ半分に、またスイッチに間Ｌ／
Ｔ モ２ ’ｔａカ（２”” ’ ＋ ５ ） ｆｍ
＝ｉ： タハ（２”−’’＋３）＠とやはりほぼ半分に
削減できる。さらに出力特性の測定においても測定回数
ならびに測定時間を約半分に削減できるという効果があ
る。
グ変換器は、一方の端子がｖ、１基準電圧端子に接続さ
れた単位抵抗の１／２の抵抗値を持つ第１の抵抗と、前
記第１の抵抗に直列に接続され、もう一方の端子が第２
基準電圧端子に接続された２ｆｎ−ｎ個の単位抵抗の第
１抵抗ストリング回路と、接続切り替えスイッチで選択
的に単位抵抗体に並列接続される第２抵抗ストリング回
路とで構成されるので、従来の抵抗ストリング型のディ
ジタル・アナログ変換器に比べ、ｎビットとすると抵抗
の数は２ｎ個が（２＋ｎ−＋＋＋２）個またはぐ２１ｎ
−１）＋３）個とほぼ半分に、またスイッチに間Ｌ／
Ｔ モ２ ’ｔａカ（２”” ’ ＋ ５ ） ｆｍ
＝ｉ： タハ（２”−’’＋３）＠とやはりほぼ半分に
削減できる。さらに出力特性の測定においても測定回数
ならびに測定時間を約半分に削減できるという効果があ
る。
尚、本発明は特に半導体集積回路に限定されるものでは
なく、例えば潰成集積回路とかプリント基板上に個別部
品を組み合わせた回路構成にも適用できることは明らか
である。
なく、例えば潰成集積回路とかプリント基板上に個別部
品を組み合わせた回路構成にも適用できることは明らか
である。
ぐ以下、余白）
第１表
第２表
第１図は本発明の第１実施例の４ビツト・ディジタル・
アナログ変換器を示す回路図、第２図は第１実施例の制
御信号発生回路を示す回路図、第３図は本発明の第２実
施例の４ビツト・ディジタル・アナログ変換器を示す回
路図、第４図は従来の抵抗ストリング型の４ビツト・デ
ィジタル・アナログ変換を示す回路図である。 ２・・・・・・・・・・アナログ信号出力端子、４・・
・・・・・・・・制御信号発生回路、１）．１２・・・
・・・基準電圧端子、３１〜３４・・・・・・ディジタ
ル信号入力端子、Ｒ１，Ｒ２０〜Ｒ２８・・・・抵抗、 ５ＷＩＩ〜５Ｗ１９． ５Ｗ２１〜５Ｗ２４゜５Ｗ２５
，５Ｗ２６・・・・・・・・・・スイッチ、４１）〜４
１４ ・ ４２１ 慟 ・ ・ ・ φ ４３１〜４４１ ・ ４５１、 ４ｉ５２ 番 ・インバータ回路、 排他的オア回路、 アンド回路、 オア回路、 ４６１・・・・・・・・・・・ノア回路、４７１〜４８
４・・・・・・・端子、 １０１・・・・・・・第１抵抗ストリング回路、１０２
・・・・・・・第２抵抗ストリング回路。
アナログ変換器を示す回路図、第２図は第１実施例の制
御信号発生回路を示す回路図、第３図は本発明の第２実
施例の４ビツト・ディジタル・アナログ変換器を示す回
路図、第４図は従来の抵抗ストリング型の４ビツト・デ
ィジタル・アナログ変換を示す回路図である。 ２・・・・・・・・・・アナログ信号出力端子、４・・
・・・・・・・・制御信号発生回路、１）．１２・・・
・・・基準電圧端子、３１〜３４・・・・・・ディジタ
ル信号入力端子、Ｒ１，Ｒ２０〜Ｒ２８・・・・抵抗、 ５ＷＩＩ〜５Ｗ１９． ５Ｗ２１〜５Ｗ２４゜５Ｗ２５
，５Ｗ２６・・・・・・・・・・スイッチ、４１）〜４
１４ ・ ４２１ 慟 ・ ・ ・ φ ４３１〜４４１ ・ ４５１、 ４ｉ５２ 番 ・インバータ回路、 排他的オア回路、 アンド回路、 オア回路、 ４６１・・・・・・・・・・・ノア回路、４７１〜４８
４・・・・・・・端子、 １０１・・・・・・・第１抵抗ストリング回路、１０２
・・・・・・・第２抵抗ストリング回路。
Claims (2)
- （１）第１基準電圧端子と第２基準電圧端子との間に接
続され複数の抵抗体で構成された直列抵抗回路と、 上記複数の抵抗体の各接続点と出力端子との間に並列に
接続された複数のスイッチでなるスイッチ回路と、 ｎビットディジタル信号に基づき上記複数のスイッチを
選択的に開閉する制御信号発生回路とを有するディジタ
ル・アナログ変換器において、上記直列抵抗回路を、第
１基準電圧端子に接続され単位抵抗値の１／２の抵抗値
を有する第１抵抗体と、該第１抵抗体と第２基準電圧端
子間に接続された単位抵抗値を有する２＾（＾ｎ＾−＾
１＾）個の抵抗体でなる第１抵抗ストリング回路で構成
し、 上記制御信号発生回路により選択的に開閉するスイッチ
により上記第１抵抗ストリング回路を構成するいずれか
の抵抗体に並列接続される単位抵抗値を有する第２抵抗
ストリング回路を更に有することを特徴とするディジタ
ル・アナログ変換器。 - （２）上記第２抵抗ストリング回路は、第１抵抗体に接
続された抵抗体、または第２基準電圧端子に接続された
抵抗体に接続されることを特徴とする特許請求の範囲第
１項記載のディジタル・アナログ変換器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2274788A JP2937452B2 (ja) | 1990-10-12 | 1990-10-12 | ディジタル・アナログ変換器 |
| DE69121828T DE69121828T2 (de) | 1990-10-12 | 1991-10-11 | Digital-Analogwandler |
| EP91309392A EP0480756B1 (en) | 1990-10-12 | 1991-10-11 | Digital-analog converter |
| US07/776,177 US5175548A (en) | 1990-10-12 | 1991-10-15 | Digital-analog converter including a reduced number of resistors arranged in a string |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2274788A JP2937452B2 (ja) | 1990-10-12 | 1990-10-12 | ディジタル・アナログ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04150519A true JPH04150519A (ja) | 1992-05-25 |
| JP2937452B2 JP2937452B2 (ja) | 1999-08-23 |
Family
ID=17546574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2274788A Expired - Lifetime JP2937452B2 (ja) | 1990-10-12 | 1990-10-12 | ディジタル・アナログ変換器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5175548A (ja) |
| EP (1) | EP0480756B1 (ja) |
| JP (1) | JP2937452B2 (ja) |
| DE (1) | DE69121828T2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0521629B1 (en) * | 1991-06-18 | 1997-10-29 | Fujitsu Limited | Digital-to-analog converter having resistor networks |
| US5371500A (en) * | 1992-09-11 | 1994-12-06 | Delco Electronics Corporation | Maintaining ratiometric data in electronically manipulated signal processing systems |
| JPH06311039A (ja) * | 1993-04-21 | 1994-11-04 | Nippon Philips Kk | デジタル／アナログ変換器 |
| US5467036A (en) * | 1993-09-01 | 1995-11-14 | Rohm Co., Ltd. | Integrated circuit device for driving elements and light emitting device |
| JPH07170188A (ja) * | 1993-12-14 | 1995-07-04 | Yamaha Corp | Ｄａコンバータ回路 |
| KR0172818B1 (ko) * | 1994-09-30 | 1999-03-30 | 문정환 | 디지탈/아나로그 변환장치 |
| US5977898A (en) * | 1997-12-22 | 1999-11-02 | Texas Instruments Incorporated | Decoding scheme for a dual resistor string DAC |
| US6130634A (en) * | 1997-12-23 | 2000-10-10 | Texas Instruments Incorporated | Resistor string DAC with improved speed |
| US6778122B2 (en) * | 2002-12-23 | 2004-08-17 | Institute Of Microelectronics | Resistor string digital to analog converter with differential outputs and reduced switch count |
| JP2011129978A (ja) * | 2009-12-15 | 2011-06-30 | Renesas Electronics Corp | Ｄ／ａコンバータ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62200915A (ja) * | 1986-02-28 | 1987-09-04 | Nec Ic Microcomput Syst Ltd | 基準電圧発生回路 |
| JPS62227224A (ja) * | 1986-03-28 | 1987-10-06 | Fujitsu Ltd | デジタルアナログ変換器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5441061A (en) * | 1977-09-08 | 1979-03-31 | Sony Corp | Analogue/digital converter |
| JPS59161916A (ja) * | 1983-03-07 | 1984-09-12 | Nec Corp | アナログ−デイジタル変換器 |
| US4742329A (en) * | 1985-01-28 | 1988-05-03 | Sanyo Electric Co., Ltd. | Digital/analog converter |
| DE3781277D1 (de) * | 1987-10-09 | 1992-09-24 | Ibm | Geraet zur aufloesungsausdehnung eines n-bit-ohmschen digital-analog-umsetzers in einen (n+p)-bit-digital-analog-umsetzer. |
| US4896157A (en) * | 1989-01-17 | 1990-01-23 | Motorola, Inc. | Digital to analog converter having single resistive string with shiftable voltage thereacross |
| JP2837726B2 (ja) * | 1990-02-15 | 1998-12-16 | 三菱電機株式会社 | ディジタル・アナログ変換器 |
-
1990
- 1990-10-12 JP JP2274788A patent/JP2937452B2/ja not_active Expired - Lifetime
-
1991
- 1991-10-11 DE DE69121828T patent/DE69121828T2/de not_active Expired - Fee Related
- 1991-10-11 EP EP91309392A patent/EP0480756B1/en not_active Expired - Lifetime
- 1991-10-15 US US07/776,177 patent/US5175548A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62200915A (ja) * | 1986-02-28 | 1987-09-04 | Nec Ic Microcomput Syst Ltd | 基準電圧発生回路 |
| JPS62227224A (ja) * | 1986-03-28 | 1987-10-06 | Fujitsu Ltd | デジタルアナログ変換器 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69121828D1 (de) | 1996-10-10 |
| DE69121828T2 (de) | 1997-02-06 |
| EP0480756A3 (en) | 1993-08-18 |
| EP0480756B1 (en) | 1996-09-04 |
| US5175548A (en) | 1992-12-29 |
| EP0480756A2 (en) | 1992-04-15 |
| JP2937452B2 (ja) | 1999-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3130528B2 (ja) | ディジタル・アナログ変換器 | |
| US6268817B1 (en) | Digital-to-analog converter | |
| JP2004519964A (ja) | Ｄ／ａ変換器 | |
| KR20060017819A (ko) | 부동 게이트 기준 회로 | |
| US11133818B2 (en) | Interpolation digital-to-analog converter (DAC) | |
| JPH04150519A (ja) | ディジタル・アナログ変換器 | |
| JP2768715B2 (ja) | 積分直線性エラーを補償したアナログ・ディジタル変換器およびその動作方法 | |
| US5661481A (en) | A/D converter using resistor ladder network and method of testing the same | |
| US8350739B2 (en) | Reference current compensation circuit for D/A converter | |
| US4843392A (en) | Digital-to-analog converter with digital correction | |
| US20050219093A1 (en) | Method and apparatus for combining outputs of multiple dacs for increased bit resolution | |
| US4591826A (en) | Gray code DAC ladder | |
| EP0681372B1 (en) | Digital-to-analog conversion circuit and analog-to-digital conversion device using the circuit | |
| JPH06268523A (ja) | Ｄ／ａ変換器 | |
| JP2001127634A (ja) | ディジタル・アナログ変換器 | |
| JPS6161577B2 (ja) | ||
| KR910002341B1 (ko) | 아날로그신호 비교회로 | |
| KR100282443B1 (ko) | 디지탈/아날로그 컨버터 | |
| JPH0846515A (ja) | デジタルアナログ変換装置 | |
| JPH1117547A (ja) | Ｄ／ａ変換器 | |
| JPH11340830A (ja) | 逐次比較型ａ／ｄコンバータ回路 | |
| JPH03235425A (ja) | ディジタル―アナログ変換器 | |
| JP2980035B2 (ja) | Ａ／ｄ変換回路 | |
| JPS5863227A (ja) | デイジタル・アナログ変換回路 | |
| SU1559405A2 (ru) | Устройство аналого-цифрового преобразовани |