SU1559405A2 - Устройство аналого-цифрового преобразовани - Google Patents

Abstract

Изобретение относитс  к электроизмерительной технике, в частности к устройствам преобразовани  аналоговой информации в цифровую, может быть использовано дл  построени  быстродействующих аналого-цифровых преобразователей повышенной точности и  вл етс  усовершенствованием устройства по а.с. N 1398093. Цель изобретени  - упрощение устройства за счет сокращени  объема пам ти посто нного и оперативного запоминающих устройств. Новым в устройстве  вл етс  введение в известное устройство дополнительных блоков: оперативного и посто нного запоминающих устройств, цифрового сумматора и цифроаналогового преобразовател . 3 з.п. ф-лы, 3 ил. 2 табл.

Description

1

(61) 1398093

(21)4296515/24-24

(22)19,08.87

(46) 23.04.90. Бюл. № 15

(72) А.А.Солодимов, Г,А«Солодимова

и Ю.В.Полубабкин

(53)681.325(088.8)

(56)Авторское свидетельство СССР № 1398093, кл. Н 03 К 1/10, 1986.

(54)УСТРОЙСТВО АНАЛОГО-ЦИФРОВОГО ПРЕОБРАЗОВАНИЯ

(57)Изобретение относитс  к электроизмерительной технике, в частности

к устройствам преобразовани  аналоговой информации в цифровую, может

бь г использовало дл  построени  бмсчродействующиу аналого-цифровых преобразоватепе. повьшзенной точности и  вл етс  усовершенсгвованчем уст™ ройства по авт св. f 1398093 Цель изобретени  - упрощение устройства за счет сокращени  объема пам ти по™ сто нного и оперативного запоминаю щих устройств, Новым в устройстве  вл етс  введение в известное устройство дополнительных блоков i one™ ративного и посто нного запоминающих устройств, цифрового сумматора и цифроаналогового преобразовател , 3 з.п. ф-лы, 3 ил., 2 табл

Изобретение относитс  к электроизмерительной технике, в частности к устройствам преобразовани  аналоговой информации в цифровую, может быть использовано дл  работы в цифровых измерительных системах, системах радиолокации, цифровых осцило- графах и т.д. и  вл етс  усовершенствованием устройства по авт. ев. № 1398093,

Цель изобретени  - упрощение устройства за счет сокращени  объема пам ти посто нного и оперативного запоминающих устройств.

На фиг,1 представлена схема устройства; на фиг.2 - формирователь образцовых сигналов и блок управлени ; на фиг.З - схемы основного и дополнительного цифроаналоговых пре образователей.

Устройство содержит аналого-цифровой преобразователь старших разр дов 1 (АЦП), регистр 2 пам ти, арифметико-логическое устройство 3, выходной N-раэр дный регистр 4, элемент 5 задержки, усилитель 6 разности , аналого-цифровой преобразователь младших разр дов 7 (АЦП), цифроана™ лотовый преобразователь 8 (ЦАП), посто нное запоминающее устройство 9 (ПЗУ), блок 10 управлени , цифоовой сумматор 11, оперативное запоминающее устройство 12 (ОЗУ) переключатель 13, элемент ИЛИ 14, формирователь 15 образцовых сигналов и дополнительные узлы: ПЗУ 16, ОЗУ 17, цифровой сумматор 18 и ЦАП 198

цифровой сумматор 11 состоит из двух последовательно соединенных циф ровых сумматоров 20 и 21, Формирователь образцовых сигналов 15 и блок 10 управлени  (фиг.2) содержат блок 22 задани  режимов, блок 23 синхронизации и источник 24 опорного на-

леев

«и.

ел

01

пр жени . Блок 22 задани  режимов содержит первый 25, второй 26, тре- тий 27 и четвертый 28 переключатели. Блок 23 синхронизации выполнен на элементе ИЛИ 29, счетчике 30, эле- менте И 31, триггере 32, генераторе 33 импульсов, дополнительном триггере 34, одновибраторе 35.

Блок 10 управлени  выполнен на трех элементах 36-38 задержки и п ти формировател х 39-43 импульсов (ФИ) Каждый формирователь импульсов состоит из двух элементов И 44 и 45 и элемента 46 задержки.

Устройство работает следующим образом .

Пусть число разр дов всего устройства , включа  и знаковый разр д, равно Ы 11, число разр дов АЦП старших разр дов единица: п 4, АЦП младших разр дов: N-n+m 8 (где га 1 - число разр дов коррекции), диапазон входного сигнала Ux -1,024В- +1,024В, В качестве узла 8 используетс  низкоточный быстродействующий интегральный ЦАП, Инструментальна  погрешность такого ЦАП значительно превышает (в несколько раз) требовани , предъ вл емые к узлу 8 в составе устройства АЦ-преобразовани .

Допустим, что значени  разр дных уровней ЦАП 8 с учетом их инструментальных погрешностей равны UK, 128 - 9 119 мВ; иК2 256- 10 246 мВ; U«5 512-28 484 мВ; Uk4 -1024 +48 -976 мВ, значени  всех остальных уровней ЦАП 8 определ ютс  линейной комбинацией разр дных уровней (дл  упрощени  примем также смещение нул  усилител  6 разности равным нулю).

Как известно из теории погрешностей , погрешность любого измерител ного преобразовател  можно разделить на три составл ющие: аддитивную (погрешность нул ), мультипликативную (погрешность масштаба) и погрешность нелинейности. Дл  рассматриваемого примера мультипликативна  составл юща  погрешности ЦАП 8 составл ет +48 мВ (погрешность в крайней точке шкалы ЦАП 8 Uk4 -1024). В случае ее исключени  можно получить следующие значени  разр дных уровней ЦАП

8: и

Ч

-1024 мВ; VK:

508 мВ; Uk2

258 мВ; UK, 125 мВ. Оставшиес  значени  погрешностей составл ют

0

5

0

5

0

35

40

45

50

55

погрешность нелинейности ЦАП 8, в дальнейшем будет считать, что погрешность нул  входит в погрешность нелинейности. Из приведенного примера видно, что мультипликативна  погрешность вносит наибольший вес в суммарную погрешность ЦАП 8, Следовательно , разделение операций коррекции мультипликативной погрешности и погрешности нелинейности позволит существенно сократить аппаратурные затраты цепей коррекции устройства

С учетом сказанного на этапе изготовлени  и настройки устройства при нормальных услови х экспериментально определ ютс  инструментальные погрешности ЦАП 8, присущие каждому выходному уровню, в том числе и выходному уровню крайней точки шкалы ЦАП 8„

На этапе изготовлени  и настройки АЦП в ОЗУ 12 и ОЗУ 17 записаны нулевые коды, В ПЗУ 16 записываетс  в цифровой форме с учетом знака мультипликативна  погрешность ЦАП 8, что дл  рассматриваемого примера составл ет -110000 аналоговый эквивалент погрешности 48 мВ, далее код ПЗУ поступает на входы ЦАП 19, который преобразует код мультипликативной погрешности в аналоговый сигнал, измен ющий масштаб ЦАП 8, Это позвол ет записать в ПЗУ 16 коды только погрешности нелинейности. Адресом каждой  чейки ПЗУ 9  вл етс  код АЦП с.р, 1, Данные настройки АЦП приведены в табл.1, составленной дл  положительного входного сигнала Ку .

i

В процессе эксплуатации устройство может работать в двух режимах: в режиме непосредственного преобразовани  (измерени ) ив режиме коррекции погрешностей (контрол ), В режиме измерени  переключатель 13 устанавливаетс  в положение И, при этом на вход АЦП 1 подаетс  сигнал Ux, Пусть Ux 640 мВ, После строби- ровани  АЦП 1 формируетс  код + 101, который с помощью ЦАП 8 преобразуетс  в компенсирующее напр жение U, очищенное от мультипликативной погрешности и равное Uk (128 - 3) + + (512 - 4) 633 мВ. Разностный сигнал Ux - U к 640 - 633 7 мВ, установившийс  на выходе усилител  6 разности, после стробировани  АЦП

51

7преобразуетс  в код +0000111 (+7 мВ)„ По коду старших разр дов +101 из  чейки ПЗУ 9 с этим адресом производитс  выборка кода основной погрешности, равного 111 (-7 мВ), который складываетс  в цифровом сумматоре 11 с кодом АЦП 7: -111 + + 0000111 +0000000, При этом выходной код всего устройства соот- ветствует входному сигналу 640 мВ, тсе. +1010000000,

Однако при .работе устройства в услови х, отличных от нормальных, по вл етс  дополнительна  состав л юща  инструментальной погрешности ЦАП 8 и усилител  6 разности. Коррекци  погрешности с помощью ПЗУ 9 и 16 тер ет эффективность, т.е. не приводит полной компенсации погреш- ности3 в результата чего значитель но (в несколько раз) возрастает об ща  погрешность устройства АЦ-пре- образовани .

Следует отметить, что составл ю- щие дополнительной погрешности измен ютс  , как правило, не одинаково Так, дополнительна  мультипликатив- на  погрешность вызвана изменением абсолютных значений параметров устройства (в частности, дрейфом источ- ника опорного напр жени ) и в не™ сколько раз превышает дополнительную погрешность нелинейности, обусловлен ную изменением относительных значений параметров (например, отношением сопротивлений).

С целью пространственного разделени  операций коррекции дополнительных мультипликативной составл ющей погрешности и погрешности нелинейности узлов ЦАП 8 и усилител  6 разности помимо узла ОЗУ 12, служащего дл  записи кодов дополнительной погрешности нелинейности, в устройство АЦ- преобразовани  вводитс  дополнительный узел ОЗУ 17, в котором записываетс  код дополнительной мультипликативной погрешности. Так, в рамках условий рассмотренного примера можно допустить, что разр дные уровни ЦАП

8llL - UK« при наличии дополнительной погрешности изменились и стали

255 мВ, 008 мВ. Поравны UK, в 123 мВ| UKa 498 мВ, -101 грешность в крайней точке шкалы ЦАП 8 16 мВ - есть мультипликативна  погрешность ЦАП 85 после ее исключени  разр дные уровни ЦАП 8 принимают

594056

следующие значени : U -1024 мВ; ui. 506 мВ; и 259 мВ; UK, - 125 мВ.

Лультипликативна  погрешность

J (.16 мВ) в цифровой форме 10000 записываетс  в дополнительное 035 17 f a .оставша с  после выделени  мультипликативной погрешности погрешность

10 нелинейности в соответствии с табл.2 записываетс  в ОЗУ 12,

При преобразовании входного напр жени  Uy 640 мВ (режим измерени ) получаютс  соответственно коды:

15 +101 - код АЦП 1 +0001001 - АЦП 7 (соответствует разностному сигналу UK - UK 640 -(125 + 508 - 2) 9 мВ) ; -1 11 - код ПЗУ 9 (тзбл.1); -10 - код ОЗУ 12 (табл.2)t После сложени  ко20 дез АЦП 7 с кодами ПЗУ 9 и ОЗУ 12 в цифровом сумматоре 11 попучают код младших разр дов +000100 - i1-10 +0000000, а полный код АЦП при этом равен +1010000000, что соот25 ветствует Uj- 640 мВ.

Определение и запись в  чейки ОЗУ 12 и 17 кодов дополнительной погрешности производитс  в режиме контрол . В этот режим устройство пере-

30 водитс  установкой переключател  13 в положение К„ На вход АЦП 1 с выхода формировател  образцовых сигналов 15 поступают образцовые напр жени , равные значени м идеальных уровней ЦАП 8,

Формирователь 15 устроен таким образом, что после обнулени  содержимого ОЗУ 12 и 17 на вход АЦП I вначале поступает образцовое напр -

п жение, равное значению напр жени  в крайней точке шкалы ЦАП 8 (например, -1024 мВ), и после разового запуска, поступаемого с формировател  15 на вход блока 10 управлени , на выходе

дс цифрового сумматора 11 формируетс  код дополнительной мультипликативной погрешности ЦАП 8„ По сигналу с формировател  15 этот код записываетс  в ОЗУ 17 и далее поступает на входы

5Q ЦАП 19, где преобразуетс  в аналоговый сигнал, измен ющий масштаб ЦАП 8, После коррекции дополнительной мультипликативной погрешности формирователь 15 аналогичным образом задает

35

еще 2-1 значений образцовых напр жений (где п - число разр дов АЦП 1), и получаемые каждый раз после запуска АЦП на выходе цифрового сумматора 11 коды записываютс  в соответствии

с табл.2 в ОЗУ 12. Коды в ОЗУ 12 эквивалентны значени м дополнительной погрешности нелинейности ЦАП 8, Рассмотрим запись кодов дополнительной погрешности в ОЗУ 12 и 17 на примере. Так, в режиме контрол  на вход АЦП 1 подаетс  с выхода формировател  15 образцовое напр жение -1024 мВ, соответствующее нижней крайней точке шкалы ЦАП 8. В услови х вли ни  дополнительной погрешности, в рамках условий рассмотренного примера , разность (U - UK) на выходе усилител  разности 6 равна Ux - U« -1024 - (1008) -16 мВ. На выходе цифрового сумматора 11 формируетс  код, равный (табл.1 и 2) сумме кодов АЦП 7 и ПЗУ 9 (в начальный момент операции коррекции коды ОЗУ 12 и ОЗУ 17 равны нулю); -0010000 + 000 +0000010, что эквивалентно дополнительной погрешности, вз той с противоположным знаком, т.е. 2 мВ (табл.2). Инверсию знака погрешности можно произвести при выполнении операции сложени  в цифровом сумматоре 11 или при записи непосредственно кода погрешности в ОЗУ 12,

Формирователь образцовых сигналов 15 и блок управлени  (фиг,2) работают следующим образом,

В исходном состо нии переключатели 25-28 блока 22 задани  режимов устанавливаютс  в положение,показэнное на фиг,2, Перед началом режима контрол  переключатель 26 переходит к противоположное положение, при этом прекращаетс  процесс обнулени  ОЗУ 12 и 17, и через элемент И 3J. и триггер 32 устанавливаетс  в единичное состо ние. Это дублирует сигнал запрета на первом управл ющем входе генератора 33 импульсов. Далее, одновременно с переключателем 13 переключаетс  переключатель 25, тем самым обеспечиваетс  обнуление двоичного счетчика 30 и подаетс  сигнал разрешени  (логический О) на первый вход элемента ИЛИ 29 и второй управл ющий вход генератора 33 импульсов ,

По нулевому коду счетчика 30 источник 24 образцовых напр жений формирует напр жение, соответствую™ щее идеальному значению напр жени  в крайней точке шкалы ЦАП 8 (U01 -1024 мВ). После такой подготовки .формирователь 15 готов к работе.

5

0

5

При коррекции дополнительной мультипликативной погрешности нажимаетс  кнопка (переключатель) 28 и запускаетс  триггер 34, Сигнал с пр мого входа триггера 34 запускает одновибратор 35, который производит разовый запуск АЦП. Одновременно с запуском одновибратора 35 с пр мого выхода триггера 34 поступает сигнал запрета на формирователь 41 импульсов блока 10 управлени , а с инверсного выхода триггера 34 - сигнал разрешени  на формирователь 43 импульсов . Формирователь 43 выдает сиг нал записи кода дополнительной мультипликативной погрешности (кода АЦП

7в крайней точке шкалы ПАП 8) в ОЗУ 17 и устанавливает триггер 34 в исходное состо ние. При этом на вход формировател  41 подаетс  сигнал разрешени , а на вход формировател  43 - сигнал запрета. На этом процесс коррекции дополнительной мультипликативной погрешности заканчиваетс .

При коррекции дополнительной погрешности нелинейности нажимаетс  кнопка (переключатель) 27 и триггер 32 запускает генератор 33 импульсов, который обеспечивает периодический запуск АЦП. В каждом такте коррекции сигналом Конец преобразовани  с выхода формировател  41 импульсов через элемент ИЛИ 29 производитс  запись кодов дополнительной погрешности нелинейности (кода АЦП 7) в ОЗУ 12, а затем измен етс  состо ние двоичного счетчика 30 на единицу и устанавливаетс  следующее значение образцового уровн , формируемого источником 24 (U0Ј -960 мВ) и т.д. Сигнал переполнени  счетчика 30 через элемент 31 переводит триггер 32 в исходное состо ние, останавлива  5 тем самым генератор 33 импульсов.

На этом заканчиваетс  процесс коррек ции дополнительной погрешности нелинейности .

При переводе переключателей 13 и 25 положение И АЦП готов к работе в реальных услови х.

При коррекции инструментальных погрешностей АЦП (как основной, так и дополнительной) требуетс  изменение масштабного коэффициента ЦАП 8,

8предлагаемом устройстве изменение масштабного коэффициента осуществл - етс  с помощью дополнительного ЦАП 19, выполненного в виде преобразова-

0

5

0

0

5

тел  кода в сопротивление. Взаимодействие основного ЦАП 8 и дополнительного ЦАП 19 по сн етс  фиг.З, на которой приведены функциональные схемы ЦАП 8 и 19, Последний состоит из набора резисторов,взвешенных по двоичному закону, и цифроуправл емого коммутатора. Выходное сопротивление ЦАП 19 определ етс  кодом на его цифровых входах, поступающим в данном случае с дополнительного цифрового счетчика 18, При включении ЦАП 19 параллельно резистору г, регулирующему масштабный коэффициент ЦАП 8, можно управл ть изменением масштабного коэффициента ЦАП 8, При этом необходимо учесть то обсто тельство, что параллельное соединение посто нного и переменного сопротивлений приводит к нелинейному изменению суммарного сопротивлени  , С целью ослаблени  вли ни  указанной нелинейности на точность регулировки масштабного коэффициента ЦАП 8 необходимо таким образом выполн ть ЦАП 19,чтобы наименьшее значение выходного сопро™ тивлени  в несколько раз превышало значение г. Рассмотрим один из возможных вариантов выполнени  ЦАП 19, Предположим, что четырехразр дный ЦАП 19 имеет следующие значени  разр дных сопротивлений: 1; 2; 4 и 8 кОм, При изменении входного кода ЦАП 19 от 0001 до 1111 его выходное сопротивление измен етс  от 8 до 0,53 кОм, Если выбрать г 55 Ом, то суммарное сопротивление ЦАП 8 и 19 измен етс  от 49,8 до 54,6 Ом с шагом 0,3 - 0,4 Ом, Это позволит осуществл ть регулировку масштабного коэффициента в пределах +5%,

Дискретный характер регулировки вносит методическую погрешность, а нелинейность регулировки относитс  к инструментальной погрешности установки заданного масштабного коэффициента Так, дл  приведенного выше примера сумма методической и инструментальной погрешностей установки заданного масштабного коэффициента составл ет ±0,15%, Однако эта погрешность не снижает точность устройства , так как ее можно легко свести к пренебрежимо малой величине с увеличением разр дности ЦАП 19 счетчика ИЛИ 18 (если первый путь по каким либо причинам исключаетс ), скорректировать ее в режиме коррекции основ0

5

0

5

0

5

0

5

0

5

ных и дополнительных погрешностей нелинейности описанным ранее способом .

Таким образом, пространственное и временное разделени  операций коррекции мультипликативной погрешности и погрешности нелинейности в устройстве позвол ют существенно сократить аппаратурные затраты и повысить точность измерений. Действительно, в известном устройстве целесообразно проводить коррекцию только погрешности нелинейности (смещение нул  относим тоже к погрешности нелинейности). Коррекци  мультипликативной погрешности с помощью тех же блоков пам ти (в данном случае ПЗУ 9 и ОЗУ 12) приводит к неоправданному росту их объема , что особенно ощутимо при построении многоразр дных АЦП, Например, при построении 16-разр дного АЦП с числом старших разр дов п 8 и диапазоном входного напр жени  ±1 В мультипликативна  погрешность интегрального 8-разр дного ЦАП может составл ть до ilOO мВ. Очевидно, что дл  кодировани  такой погрешности в рамках поставленных условий емкость ПЗУ 9 (или ОЗУ 12) должна быть не менее 28-12 3072 бит. Использование такой пам ти требует больших аппаратурных затрат, которые возрастают при применении быстродействующих устройств пам ти, что приводит к неоправданному росту потребл емой мощности . Коррекци  только погрешности нелинейности в известном устройстве позвол ет сократить объем пам ти вплоть до выполнени  элементов пам ти (ПЗУ 9 и ОЗУ 12) на одной микросхеме . Однако отсутствие возможности корректировать мультипликативную погрешность с помощью узлов пам ти с малым объемом приводит к резкому снижению точности устройства аналого- цифрового преобразовани , что оп ть же наиболее ощутимо при построении быстродействующих многоразр дных АЦП.

Пространственное и временное разделени  операций коррекции мультипликативной погрешности и погрешности нелинейности в предлагаемом устройстве позвол ет обеспечить высокую точность преобразовани  АЦП без существенного роста аппаратурных затрат . Так как коррекци  мультипликативной погрешности осуществл етс 

И1

только в одной точке шкалы ЦАП 8 (на краю диапазона АЦП), то дополнительные узлы пам ти ПЗУ 16 и ОЗУ 17 могут быть выполнены всего на одном регистре (дл  рассмотренногб ранее примера разр дность ПЗУ 16 и ОЗУ 17 должна быть всего 12 разр дов, а объем - 12 бит, дл  этого достаточно всего по одной  чейки пам ти в ОЗУ 17 и ПЗУ 16)о

По сравнению с известным при одинаковых объемах пам ти основных ПЗУ и ОЗУ точность в предлагаемом устройстве повышаетс  в 10-12 раз,

Claims (4)

1. Формула изобр етени 

   1t Устройство аналого-цифрового преобразовани  по авт. св„ №1398093, отличающеес  тем, что, с целью упрощени  устройства, в него введены дополнительное посто нное запоминающее устройство и последовательно соединенные дополнительное оперативное запоминающее устройство, цифровой сумматор и цифроаналоговый преобразователь, причем выходы дополнительного цифроаналогового преобразовател  подключены к входам регулировки Масштабного коэффициента основного цифроаналогового преобразовател , выходы дополнительного посто нного запоминающего устройства соединены с вторыми входами дополнительного цифрового сумматора, информационные входы дополнительного оперативного запоминающего устройства подключены к соответствующим выходам разр дов основного цифрового сумматора , вход обнулени  соединен с вторым выходом формировател  образцовых сигналов, а вход записи подключен к дополнительному выходу блока управлени  и объединен с первым дополнительным входом формировател  образцовых сигналов, вт-орой дополнительный вход которого  вл етс  четвертой управл ющей шиной, а его первый, второй и третий дополнительные выходы соединены соответственно с дополнительным входом элемента ИЛИ, первым и вторым дополнительными входами блока управлени ,
2. 2 Устройство по п,1, отличающеес  тем, что формирова™ тель образцовых сигналов выполнен на источнике опорного напр жени , первом, втором третьем и четвертом

   12

   5

   0

   5

   переключател х, элементе ИЛИ, счетчике импульсов, элементе И, первом и втором триггерах, генераторе импульсов и одновибраторе, причем первым , вторым и третьим входами формировател   вл ютс  соответственно управл ющие входы первого, второго и третьего переключателей, а первым выходом  вл етс  выход источника опорного напр жени , входы которого соединены с соответствующими информационными выходами счетчика импульсов, вход обнулени  которого объединен с первым управл ющим входом генератора импульсов, первым входом элемента ИЛИ и подключен к выходу первого переключател , первый и второй информационные входы которого объединены соответственно с первыми и вторыми информационными входами второго и третьего переключателей и  вл ютс  соответственно шинами логического нул  и логической единицы, выход второго переключател  соединен с первым входом элемента И и  вл етс  вторым выходом формировател , третьим выходом которого  вл етс  выход элемента ИЛИ, второй вход которого объединен со счетным входом счетчика импульсов и  вл етс  четвертым входом формировател , выход переполнени  счетчика импульсов соединен с вторым входом элемента И, выход которого подключен к входу установки в 1 первого триггера , пр мой выход которого соединен с вторым управл ющим входом генератора импульсов, а вход установки в О подключен к выходу третьего переключател , выход генератора импульсов  вл етс  четвертым выходом формировател , вход управлени  четвертым переключателем  вл етс  вторым дополнительным входом формировател , 5 первый и второй информационные входы соединены соответственно с шина- ,Ми логического нул  и логической единицы, вход установки в 3 второго триггера  вл етс  первым допол 4 нительным входом формировател , пр мой и инверсный выходы  вл ютс  соответственно вторым и третьим дополнительными выходами формировател , пер вым дополнительным выходом которого  вл етс  выход одновибратора, вход которого соединен с пр мым выходом второго триггера, вход установки в О которого подключен к выходу четвертого переключател .

   0

   5

   0

   0

   5

   131
3. 3. Устройство по n, т л и - чающеес  тем, что блок управлени  выполнен на п ти формировател х импульсов и трех последовательно соединенных элементах задержки, выходы которых, а также вход первого из которых соединены соответст- венно с входами первого, второго, третьего и четвертого формирователей импульсов, выходы которых  вл ютс  выходами блока, дополнительным вы- ХОДОМ КОТОРОГО ЯВЛЯетСЯ ВЫХОД ПЯТОго формировател  импульсов, первым

   000 -011 +010 -001 -100 -111 -010 -101

   00 00 +01 -01 -10 -10 -01 -01

   5

   14

   и дополнительными первым и вторым входами блока  вл ютс  соответствен но вход первого, управл ющий вход четвертого и первый вход п того формирователей импульсов, второй вход последнего из которых соединен с выходом третьего элемента задержки§
4. 4. Устройство поп,1, отличающеес  тем, что дополнительный цифроаналоговый преобразователь выполнен в виде преобразовател  кода в сопротивление.

   Таблица 1

   - 5

   -1024

   128

   256 128+256 384

   512

   128+512 640 256+512 768 128+256+512 896

   Таблица 2

   -1024

   128

   256 128+256 384

   512

   128+512 640 256+512 768 128+256+512 896

   и

   /7

   +Jf

   w

   .tjL РЈёули&.с&у.

   Uh

   2K 11... 1 № I M

   Кокмутаггюр

   Jto

   taHnsatfkttnJ

   МЗгОУ

   AH&f&go&w суммвтф

   r.

   Цифр, вход

   Сот ЦС9 /в)