JPS62227224A - デジタルアナログ変換器 - Google Patents
デジタルアナログ変換器Info
- Publication number
- JPS62227224A JPS62227224A JP7017886A JP7017886A JPS62227224A JP S62227224 A JPS62227224 A JP S62227224A JP 7017886 A JP7017886 A JP 7017886A JP 7017886 A JP7017886 A JP 7017886A JP S62227224 A JPS62227224 A JP S62227224A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- bit
- resistors
- resistance
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 8
- 230000037431 insertion Effects 0.000 claims description 4
- 238000003780 insertion Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000001174 ascending effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
抵抗ストリング型Ｄ／Ａ変換器と重み付けされた抵抗を
組合わせることにより、高精度のＤ／Ａ変換器を小面積
で実現する。
組合わせることにより、高精度のＤ／Ａ変換器を小面積
で実現する。
本発明は、使用素子数の低減及び入力デジタル値に対す
る出力アナログ量の正確な比例化を図ったデジタルアナ
ログ変換器に関する。
る出力アナログ量の正確な比例化を図ったデジタルアナ
ログ変換器に関する。
基本的なデジタル／アナログ（Ｄ／Ａ）変換器の構成と
して、抵抗ストリング型とＲ−２Ｒ型が挙げられる。第
２図（ａ）に前者の、同図（ｂ）に後者の例を示す。
して、抵抗ストリング型とＲ−２Ｒ型が挙げられる。第
２図（ａ）に前者の、同図（ｂ）に後者の例を示す。
第２図（ａ）の抵抗ストリング型では互いに等しい値の
抵抗Ｒをｎ個（ｎは例えば１６）直列に、基準電源Ｖｒ
（−） 、 Ｖｒ （＋）間に接続し、電源電圧を■
としてこれをｎ等分し、その各１つを抵抗の直列接続点
より得、アナログセレクタＡｓへ入力する。アナログセ
レクタＡＳへはコントロールビット（入力デジタル値）
ＣＢを入力し、該ＣＢにより分割電圧の１つを選択し、
バッファＢＵＦを通して出力する。ｎ＝１６の場合はＣ
Ｂは４ビツトであり、１６種あるそのｏｏｏｏ、ｏｏ。
抵抗Ｒをｎ個（ｎは例えば１６）直列に、基準電源Ｖｒ
（−） 、 Ｖｒ （＋）間に接続し、電源電圧を■
としてこれをｎ等分し、その各１つを抵抗の直列接続点
より得、アナログセレクタＡｓへ入力する。アナログセ
レクタＡＳへはコントロールビット（入力デジタル値）
ＣＢを入力し、該ＣＢにより分割電圧の１つを選択し、
バッファＢＵＦを通して出力する。ｎ＝１６の場合はＣ
Ｂは４ビツトであり、１６種あるそのｏｏｏｏ、ｏｏ。
１、 ００１０． ・−−−−−１１１Ｎ：：よりＯ，
Ｖ／１６゜２Ｖ／１６．・・・・・・１５Ｖ／１６を出
力する。
Ｖ／１６゜２Ｖ／１６．・・・・・・１５Ｖ／１６を出
力する。
第２図（ｂ）のＲ−２Ｒ型では、抵抗値がＲ，２Ｒの各
抵抗（同じ符号Ｒ，２Ｒで示す）をスイッチＳ１．Ｓ２
．・・・・・・Ｓｎと共に図示の如く接続してなる。ス
イッチＳｌ、Ｓ２．・・・・・・はコントロールピッ）
ＣＢで１側又は０側に閉じる。この１．０はＣＢの１，
０に対応しており、またＳｌはＬＳＢ側、ＳｎはＭＳＢ
側各スイッチである。ｎ＝４とすればスイッチはＳ４ま
でで、これらを全て０側に閉じれば出力（バッファＢＵ
Ｆの入力）は０１Ｓ１のみ１側でＳ２〜Ｓ４はＯ側に閉
じれば出力はＶ／１６、Ｓ２のみ上側でＳｌ、Ｓ３．Ｓ
ａは１側に閉じれば出力は２Ｖ／１６で、以下これに準
する。
抵抗（同じ符号Ｒ，２Ｒで示す）をスイッチＳ１．Ｓ２
．・・・・・・Ｓｎと共に図示の如く接続してなる。ス
イッチＳｌ、Ｓ２．・・・・・・はコントロールピッ）
ＣＢで１側又は０側に閉じる。この１．０はＣＢの１，
０に対応しており、またＳｌはＬＳＢ側、ＳｎはＭＳＢ
側各スイッチである。ｎ＝４とすればスイッチはＳ４ま
でで、これらを全て０側に閉じれば出力（バッファＢＵ
Ｆの入力）は０１Ｓ１のみ１側でＳ２〜Ｓ４はＯ側に閉
じれば出力はＶ／１６、Ｓ２のみ上側でＳｌ、Ｓ３．Ｓ
ａは１側に閉じれば出力は２Ｖ／１６で、以下これに準
する。
抵抗ストリング型は単調性がとれる半面、ビット数が大
になると抵抗数が大になり、所要面積が大になる。これ
に対してＲ−２Ｒ型は抵抗の数は少ないが、単調性がと
れない恐れがある。即ちスイッチＳｌ、Ｓ２．・・・・
・・Ｓｎは具体的にはトランジスタであるが、集積度を
上げるには小型化する必要があり、小型トランジスタで
はオン抵抗が大になる。スイッチのオン抵抗が大になる
と、抵抗２Ｒにそのオン抵抗が加わるのでＲ−２Ｒのラ
ダー回路ではなくなってしまい、コントロールピッ）Ｃ
Ｂを例えば００００，０００１，００１０゜・・・・・
・と昇順に変えて行ったとき出力アナログ電圧が０．Ｖ
／１６，２Ｖ／１６．・・・・・・と単調増加を示さず
、途中で一時減少したりすることさえある。
になると抵抗数が大になり、所要面積が大になる。これ
に対してＲ−２Ｒ型は抵抗の数は少ないが、単調性がと
れない恐れがある。即ちスイッチＳｌ、Ｓ２．・・・・
・・Ｓｎは具体的にはトランジスタであるが、集積度を
上げるには小型化する必要があり、小型トランジスタで
はオン抵抗が大になる。スイッチのオン抵抗が大になる
と、抵抗２Ｒにそのオン抵抗が加わるのでＲ−２Ｒのラ
ダー回路ではなくなってしまい、コントロールピッ）Ｃ
Ｂを例えば００００，０００１，００１０゜・・・・・
・と昇順に変えて行ったとき出力アナログ電圧が０．Ｖ
／１６，２Ｖ／１６．・・・・・・と単調増加を示さず
、途中で一時減少したりすることさえある。
アナログセレクタＡＳも具体的にはトランジスタスイッ
チであり、抵抗分圧回路のタップ数だけのトランジスタ
を設け、ＣＢを入力とするデコーダの出力でその１つの
トランジスタをオンにするもの、又はスイッチをトリー
状に配設し、各段のスイッチをＣＢで切換えるもの、等
であるが、複数の抵抗を直列に接続してその各接続点を
出力タップとしたものでは上段の出力電圧が下段や出力
電圧より低くなることはあり得す、アナログセレクタＡ
Ｓを通した出力電圧でも上段出力電圧が下段出力電圧よ
り低くなることはまずない。従って抵抗ストリング型で
は単調性はあるが、抵抗数が多いのは問題である。例え
ばｎ＝８であれば抵抗は２ 〜２５６個になり、スイッ
チ等もそれだけ多くなる。
チであり、抵抗分圧回路のタップ数だけのトランジスタ
を設け、ＣＢを入力とするデコーダの出力でその１つの
トランジスタをオンにするもの、又はスイッチをトリー
状に配設し、各段のスイッチをＣＢで切換えるもの、等
であるが、複数の抵抗を直列に接続してその各接続点を
出力タップとしたものでは上段の出力電圧が下段や出力
電圧より低くなることはあり得す、アナログセレクタＡ
Ｓを通した出力電圧でも上段出力電圧が下段出力電圧よ
り低くなることはまずない。従って抵抗ストリング型で
は単調性はあるが、抵抗数が多いのは問題である。例え
ばｎ＝８であれば抵抗は２ 〜２５６個になり、スイッ
チ等もそれだけ多くなる。
本発明は単調性もあり、所要スイッチ数もそれ程多くな
いＤ／Ａ変換回路を提供しようとするものである。
いＤ／Ａ変換回路を提供しようとするものである。
第１図に示すように本発明では抵抗ストリング型ＤＡＣ
と重み付け回路を使用する。抵抗ストリングは（ｎ−１
）個の抵抗Ｒを直列にしたものと、その各接続点の電位
を入力されコントロールビットＣＢによりその１つを選
択するアナログセレクタＡｓおよびバッファＢＵＦから
なり、これは第２図（ａ）と同種のものである。重み付
け回路は抵抗Ｒ／２．Ｒ／４．Ｒ／８．・・・・・・と
そのスイッチｓ！、 〜Ｓ１４．Ｓ２１〜３２４からな
り、これは図示のように２群設けられて一方は負電源Ｖ
ｒ（−）と抵抗ストリングの下端との間にまた他方は正
電源Ｖｒ（＋）と抵抗ストリングの上端との間に設けら
れる。
と重み付け回路を使用する。抵抗ストリングは（ｎ−１
）個の抵抗Ｒを直列にしたものと、その各接続点の電位
を入力されコントロールビットＣＢによりその１つを選
択するアナログセレクタＡｓおよびバッファＢＵＦから
なり、これは第２図（ａ）と同種のものである。重み付
け回路は抵抗Ｒ／２．Ｒ／４．Ｒ／８．・・・・・・と
そのスイッチｓ！、 〜Ｓ１４．Ｓ２１〜３２４からな
り、これは図示のように２群設けられて一方は負電源Ｖ
ｒ（−）と抵抗ストリングの下端との間にまた他方は正
電源Ｖｒ（＋）と抵抗ストリングの上端との間に設けら
れる。
上側の重み付け抵抗群は、その総和が、抵抗ストリング
の一つの抵抗Ｒに等しい。即ち、上側の重み付け抵抗群
はＲ／２＋Ｒ／４＋Ｒ／８＋Ｒ／１６＋Ｒ／１６＝Ｒで
ある。下側の抵抗群はＲ／２、Ｒ／４．Ｒ／８．Ｒ／１
６で、総和は１５Ｒ／１６である。下側の抵抗群は上側
の抵抗群と逆に挿脱される。即ちスイッチＳｉｔ がＯ
側に閉じている（Ｒ／１６を除いている）とき、スイッ
チ３２１ は１側（Ｒ／１６を挿入する側）に閉じてお
り、Ｒ／８．Ｒ／４．・・・・・・についても同様であ
る。こうして、一方で除いたら他方で同じものを挿入す
るので、重み付け抵抗群の総和は常にＲである。
の一つの抵抗Ｒに等しい。即ち、上側の重み付け抵抗群
はＲ／２＋Ｒ／４＋Ｒ／８＋Ｒ／１６＋Ｒ／１６＝Ｒで
ある。下側の抵抗群はＲ／２、Ｒ／４．Ｒ／８．Ｒ／１
６で、総和は１５Ｒ／１６である。下側の抵抗群は上側
の抵抗群と逆に挿脱される。即ちスイッチＳｉｔ がＯ
側に閉じている（Ｒ／１６を除いている）とき、スイッ
チ３２１ は１側（Ｒ／１６を挿入する側）に閉じてお
り、Ｒ／８．Ｒ／４．・・・・・・についても同様であ
る。こうして、一方で除いたら他方で同じものを挿入す
るので、重み付け抵抗群の総和は常にＲである。
この回嘉では抵抗ストリングで２１ のステップ数が
得られ（ｎビットのＤ／Ａ変換ができ）、その各ステッ
プを重み付け抵抗群で２ｍ ステップ（ｍは重み付け抵
抗Ｒ／２．Ｒ／４．・・・・・・の個数）に細分するの
で、全体では２ のステップが得られ、ｍ ＋ ｎビ
ットのＤ／Ａ変換をすることができる。
得られ（ｎビットのＤ／Ａ変換ができ）、その各ステッ
プを重み付け抵抗群で２ｍ ステップ（ｍは重み付け抵
抗Ｒ／２．Ｒ／４．・・・・・・の個数）に細分するの
で、全体では２ のステップが得られ、ｍ ＋ ｎビ
ットのＤ／Ａ変換をすることができる。
８ピッｌ−Ｄ／Ａ変換器の実施例を第３図に示す。
アナログセレクタＡｓにはスイッチのトリー回路を使用
している。バッファＢＵＦは、演算増幅器十入力端をア
ナログセレクタＡＳの出力端に結び、−入力端には出力
端を接続して１００％負帰還して利得ｌの電圧ホロアに
しである。入力端のコンデンサＣは、スイッチ切換時の
入力電圧安定化用である。
している。バッファＢＵＦは、演算増幅器十入力端をア
ナログセレクタＡＳの出力端に結び、−入力端には出力
端を接続して１００％負帰還して利得ｌの電圧ホロアに
しである。入力端のコンデンサＣは、スイッチ切換時の
入力電圧安定化用である。
抵抗ストリングは抵抗値Ｒの抵抗を１５個を接続してな
り、重み付け抵抗群はＲ／２． Ｒ／４゜Ｒ／８．Ｒ／
１６．Ｒ／１６としている。これらの重み付け抵抗の挿
脱スイッチは８ビツトデジタル入力の下位４ビットＤｏ
、Ｄｉ、Ｄ２．Ｄ３で切換え、抵抗ストリングは上位４
ビツトＤ４〜Ｄ７で切換える。
り、重み付け抵抗群はＲ／２． Ｒ／４゜Ｒ／８．Ｒ／
１６．Ｒ／１６としている。これらの重み付け抵抗の挿
脱スイッチは８ビツトデジタル入力の下位４ビットＤｏ
、Ｄｉ、Ｄ２．Ｄ３で切換え、抵抗ストリングは上位４
ビツトＤ４〜Ｄ７で切換える。
スイッチのオン抵抗およびバッファＢＵＦの入力電流を
無視すると、基準電源Ｖｒ （＋） 、 Ｖｒ（−）間
の抵抗の総和は、スイッチをどのように切換えても１６
Ｒ一定である。抵抗ストリングの下段Ａ点の電位は であり （こ−でＶ＝Ｖｒ （＋） −Ｖｒ （−
） 、Ｄは当該ビットのデータ１．０）、Ｄθ〜Ｄ３が
００００なら０．０００１ならＶ／２５６．００１０な
ら２Ｖ／２５６．・・・・・・１１１１なら１５Ｖ／２
５６になる。抵抗ストリングではｌステップで■／１６
だけ変り、重み付け抵抗群と抵抗ストリングで出力電圧
は になる。つまり８ピツトＤ／Ａ変換出力が得られる。−
例を次表に示す。こ−ではＶｒ（＋）＝３゜７８Ｖ、Ｖ
ｒ （−）＝１．２２Ｖとしており、アナログ出力電圧
Ｖｏは で表わされる。重み付け回路部での１ステツプは０、Ｏ
ＩＶ、抵抗ストリング部での１ステツプは０゜８ビツト
Ｄ／Ａ変換器では、抵抗ストリングのみで実現すると２
５６本の抵抗が必要になるが、本発明では１５＋９＝２
４本で済み、小面積化が可能である。また単調性も得ら
れる。
無視すると、基準電源Ｖｒ （＋） 、 Ｖｒ（−）間
の抵抗の総和は、スイッチをどのように切換えても１６
Ｒ一定である。抵抗ストリングの下段Ａ点の電位は であり （こ−でＶ＝Ｖｒ （＋） −Ｖｒ （−
） 、Ｄは当該ビットのデータ１．０）、Ｄθ〜Ｄ３が
００００なら０．０００１ならＶ／２５６．００１０な
ら２Ｖ／２５６．・・・・・・１１１１なら１５Ｖ／２
５６になる。抵抗ストリングではｌステップで■／１６
だけ変り、重み付け抵抗群と抵抗ストリングで出力電圧
は になる。つまり８ピツトＤ／Ａ変換出力が得られる。−
例を次表に示す。こ−ではＶｒ（＋）＝３゜７８Ｖ、Ｖ
ｒ （−）＝１．２２Ｖとしており、アナログ出力電圧
Ｖｏは で表わされる。重み付け回路部での１ステツプは０、Ｏ
ＩＶ、抵抗ストリング部での１ステツプは０゜８ビツト
Ｄ／Ａ変換器では、抵抗ストリングのみで実現すると２
５６本の抵抗が必要になるが、本発明では１５＋９＝２
４本で済み、小面積化が可能である。また単調性も得ら
れる。
即ち本回路の抵抗ストリング部分についての単調性は第
２図（ａｌと同じであり、また重み付け抵抗部分につい
ては、直列に入っている抵抗を挿脱するだけなので、ス
イッチのオン抵抗を考慮しても抵抗挿入後は挿入前より
抵抗は確実に高く、電位の逆転はない。特に図示のよう
に切換スイッチ３１１ 、Ｓ１２．・・・・・・を用い
ると、スイッチのオン抵抗をＲｏとして例えばＲ／１６
については、挿入前はＲＯ、挿入後はＲ／１６＋Ｒｏで
あり、Ｒ／１６が確実に挿脱されている。他の抵抗につ
いても同様である。
２図（ａｌと同じであり、また重み付け抵抗部分につい
ては、直列に入っている抵抗を挿脱するだけなので、ス
イッチのオン抵抗を考慮しても抵抗挿入後は挿入前より
抵抗は確実に高く、電位の逆転はない。特に図示のよう
に切換スイッチ３１１ 、Ｓ１２．・・・・・・を用い
ると、スイッチのオン抵抗をＲｏとして例えばＲ／１６
については、挿入前はＲＯ、挿入後はＲ／１６＋Ｒｏで
あり、Ｒ／１６が確実に挿脱されている。他の抵抗につ
いても同様である。
抵抗挿脱は、抵抗例えばＲ／１６を常時回路に挿入して
おき、スイッチでその両端を短絡することにより該Ｒ／
１６を除去するようにしてもよい。
おき、スイッチでその両端を短絡することにより該Ｒ／
１６を除去するようにしてもよい。
この場合は、短絡前の抵抗値はＲ／１６、短絡後はＲｏ
とＲ／１６の並列合成抵抗であり、Ｒ／１６より確実に
小さい。
とＲ／１６の並列合成抵抗であり、Ｒ／１６より確実に
小さい。
重み付け抵抗群は抵抗ストリングの１ステツプを複数段
に細分するものであり、その細分数は２゜４．８．・・
・・・・のいずれでもよい。
に細分するものであり、その細分数は２゜４．８．・・
・・・・のいずれでもよい。
以上説明したように本発明によれば、少数の抵抗及びス
イッチで多ビットのＤ／Ａ変換を行なうことができ、ま
た単調性も失なわないＡ／Ｄ変換器を提供することがで
きる。
イッチで多ビットのＤ／Ａ変換を行なうことができ、ま
た単調性も失なわないＡ／Ｄ変換器を提供することがで
きる。
第１図は本発明の原理説明図、
第２図は従来例の説明図、
第３図は本発明の実施例を示す回路図である。
第１図でＲ，Ｒ，・・・・・・及びＡＳは抵抗ストリン
グ型り／Ａ変換部、抵抗Ｒ／２．Ｒ／４．・・・・・・
及びスイッチＳ１１””３１４・ Ｓ２１〜Ｓ２４は重
み付け回路である。
グ型り／Ａ変換部、抵抗Ｒ／２．Ｒ／４．・・・・・・
及びスイッチＳ１１””３１４・ Ｓ２１〜Ｓ２４は重
み付け回路である。
Claims (2)
- （１）入力デジタル値の上位ｎビット（Ｄ＿４〜Ｄ＿７
）を受け、それに対応するアナログ電圧を出力する抵抗
ストリング型のデジタルアナログ変換部と、入力デジタ
ル値の下位ｍビット（Ｄ＿０〜Ｄ＿３）を受け、前記変
換部の抵抗ストリングの正電源側と正電源（Ｖｒ（＋）
）との間および負電源側と負電源（Ｖｒ（−））との間
に挿入された抵抗群（Ｒ／２、Ｒ／４、・・・・・・）
および該抵抗群の各抵抗を前記下位ｍビットに従って挿
脱するスイッチ群（Ｓ＿１＿１、Ｓ＿１＿２、・・・・
・・）を備え、前記変換部の１ステップ分の電圧を２＾
ｍ分の１で細分した電位を出力する重み付け回路とを備
えることを特徴とするデジタルアナログ変換器。 - （２）重み付け回路の抵抗は、抵抗ストリングの１つの
抵抗の値をＲとしてＲ／２、Ｒ／４、・・・・・・にさ
れ、スイッチ（Ｓ＿１＿１、Ｓ＿２＿１、Ｓ＿１＿２、
Ｓ＿２＿２、・・・・・・）は、正電源側の抵抗を挿入
するとは同じ抵抗値の負電源側の抵抗を挿入するように
、正電源側と負電源側では逆動作し、かつ抵抗を挿入す
る固定接点と抵抗を除去する固定接点を有する切換スイ
ッチであることを特徴とする特許請求の範囲第１項記載
のデジタルアナログ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61070178A JPH0732364B2 (ja) | 1986-03-28 | 1986-03-28 | デジタルアナログ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61070178A JPH0732364B2 (ja) | 1986-03-28 | 1986-03-28 | デジタルアナログ変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62227224A true JPS62227224A (ja) | 1987-10-06 |
| JPH0732364B2 JPH0732364B2 (ja) | 1995-04-10 |
Family
ID=13424012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61070178A Expired - Fee Related JPH0732364B2 (ja) | 1986-03-28 | 1986-03-28 | デジタルアナログ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0732364B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0488724A (ja) * | 1990-07-31 | 1992-03-23 | Nec Corp | ディジタル・アナログ変換器 |
| JPH04150519A (ja) * | 1990-10-12 | 1992-05-25 | Nec Corp | ディジタル・アナログ変換器 |
| DE19528403A1 (de) * | 1994-09-02 | 1996-03-07 | Mitsubishi Electric Corp | Widerstandskettennetzwerk, Digital/Analog-Umsetzer und Analog/Digital-Umsetzer |
| EP1098443A2 (en) * | 1999-11-08 | 2001-05-09 | Fujitsu Limited | Digital-analog conversion circuit |
| US6469647B1 (en) | 1999-12-21 | 2002-10-22 | Matsushita Electric Industrial Co., Ltd. | High-precision D-A converter circuit |
| JP2005222063A (ja) * | 2004-02-04 | 2005-08-18 | Lg Electron Inc | エレクトロ−ルミネセンス表示装置 |
| JP2009302973A (ja) * | 2008-06-13 | 2009-12-24 | Sharp Corp | Ｄ／ａ変換器及びこれを備える基準電圧回路 |
| JP2010258950A (ja) * | 2009-04-28 | 2010-11-11 | Seiko Epson Corp | 比較回路、集積回路装置及び電子機器 |
| WO2023021576A1 (ja) * | 2021-08-17 | 2023-02-23 | 日本電信電話株式会社 | ディジタル・アナログ変換回路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56132815A (en) * | 1980-03-21 | 1981-10-17 | Nec Corp | Reference step voltage generating circuit |
| JPS58133031A (ja) * | 1982-02-02 | 1983-08-08 | Toshiba Corp | Ｄａ変換回路 |
| JPS5944125A (ja) * | 1982-09-07 | 1984-03-12 | Toshiba Corp | デジタル−アナログ変換器 |
| JPS60191522A (ja) * | 1984-03-12 | 1985-09-30 | Nissin Electric Co Ltd | 抵抗出力装置 |
-
1986
- 1986-03-28 JP JP61070178A patent/JPH0732364B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56132815A (en) * | 1980-03-21 | 1981-10-17 | Nec Corp | Reference step voltage generating circuit |
| JPS58133031A (ja) * | 1982-02-02 | 1983-08-08 | Toshiba Corp | Ｄａ変換回路 |
| JPS5944125A (ja) * | 1982-09-07 | 1984-03-12 | Toshiba Corp | デジタル−アナログ変換器 |
| JPS60191522A (ja) * | 1984-03-12 | 1985-09-30 | Nissin Electric Co Ltd | 抵抗出力装置 |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0488724A (ja) * | 1990-07-31 | 1992-03-23 | Nec Corp | ディジタル・アナログ変換器 |
| JPH04150519A (ja) * | 1990-10-12 | 1992-05-25 | Nec Corp | ディジタル・アナログ変換器 |
| DE19528403A1 (de) * | 1994-09-02 | 1996-03-07 | Mitsubishi Electric Corp | Widerstandskettennetzwerk, Digital/Analog-Umsetzer und Analog/Digital-Umsetzer |
| US5617091A (en) * | 1994-09-02 | 1997-04-01 | Lowe, Price, Leblanc & Becker | Resistance ladder, D-A converter, and A-D converter |
| DE19528403C2 (de) * | 1994-09-02 | 1999-08-12 | Mitsubishi Electric Corp | Analog/Digital-Umsetzer mit Digital/Analog-Umsetzer mit Widerstandskettennetzwerk |
| EP1098443A3 (en) * | 1999-11-08 | 2003-09-10 | Fujitsu Limited | Digital-analog conversion circuit |
| EP1098443A2 (en) * | 1999-11-08 | 2001-05-09 | Fujitsu Limited | Digital-analog conversion circuit |
| US6486817B1 (en) | 1999-11-08 | 2002-11-26 | Fujitsu Limited | Digital-analog conversion circuit capable of functioning at a low power supply voltage |
| US6469647B1 (en) | 1999-12-21 | 2002-10-22 | Matsushita Electric Industrial Co., Ltd. | High-precision D-A converter circuit |
| JP2005222063A (ja) * | 2004-02-04 | 2005-08-18 | Lg Electron Inc | エレクトロ−ルミネセンス表示装置 |
| JP2009302973A (ja) * | 2008-06-13 | 2009-12-24 | Sharp Corp | Ｄ／ａ変換器及びこれを備える基準電圧回路 |
| JP2010258950A (ja) * | 2009-04-28 | 2010-11-11 | Seiko Epson Corp | 比較回路、集積回路装置及び電子機器 |
| WO2023021576A1 (ja) * | 2021-08-17 | 2023-02-23 | 日本電信電話株式会社 | ディジタル・アナログ変換回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0732364B2 (ja) | 1995-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5495245A (en) | Digital-to-analog converter with segmented resistor string | |
| EP0102609B1 (en) | Digital-analog converter | |
| US5877717A (en) | D/A converter with a Gamma correction circuit | |
| US6414616B1 (en) | Architecture for voltage scaling DAC | |
| US6346899B1 (en) | Analog current mode D/A converter using transconductors | |
| TWI305449B (en) | A digital-to-analog converter | |
| EP1738466B1 (en) | Digital to analogue converters | |
| JPH0964746A (ja) | デジタル・アナログ変換回路 | |
| US6466149B2 (en) | Apparatus and method for digital to analog conversion | |
| US6778122B2 (en) | Resistor string digital to analog converter with differential outputs and reduced switch count | |
| US6885328B1 (en) | Digitally-switched impedance with multiple-stage segmented string architecture | |
| JPS62227224A (ja) | デジタルアナログ変換器 | |
| JPH0964744A (ja) | デジタル・アナログ変換回路 | |
| US9654136B1 (en) | Segmented resistor digital-to-analog converter with resistor recycling | |
| JPH1041824A (ja) | Ｄ／ａ変換器及びａ／ｄ変換器 | |
| US6252534B1 (en) | Resistor string DAC with current mode interpolation | |
| KR100454860B1 (ko) | 디지털 아날로그 변환기 | |
| CN116248120A (zh) | 电阻串数模转换器及其设计方法 | |
| CN108702158B (zh) | 数模转换器和数模转换方法 | |
| US4591826A (en) | Gray code DAC ladder | |
| JP3803900B2 (ja) | ディジタル・アナログ変換器 | |
| EP0952672A2 (en) | Digital-to-analog conversion circuit and analog-to-digital conversion device using the circuit | |
| CN109586726B (zh) | 分段式数模转换器 | |
| US4668936A (en) | Untrimmed 12 bit monotonic all capacitive A to D converter | |
| CN112305294B (zh) | 一种二段式电阻网络及基于二段式电阻网络的数模转换器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |