CN108702158B - 数模转换器和数模转换方法 - Google Patents

数模转换器和数模转换方法 Download PDF

Info

Publication number
CN108702158B
CN108702158B CN201780013498.7A CN201780013498A CN108702158B CN 108702158 B CN108702158 B CN 108702158B CN 201780013498 A CN201780013498 A CN 201780013498A CN 108702158 B CN108702158 B CN 108702158B
Authority
CN
China
Prior art keywords
current
output
shunt
converter
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780013498.7A
Other languages
English (en)
Other versions
CN108702158A (zh
Inventor
徐功贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AMS CO LTD
Original Assignee
AMS CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AMS CO LTD filed Critical AMS CO LTD
Publication of CN108702158A publication Critical patent/CN108702158A/zh
Application granted granted Critical
Publication of CN108702158B publication Critical patent/CN108702158B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/68Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/68Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/687Segmented, i.e. the more significant bit converter being of the unary decoded type and the less significant bit converter being of the binary weighted type
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/68Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/682Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/74Simultaneous conversion
    • H03M1/742Simultaneous conversion using current sources as quantisation value generators
    • H03M1/747Simultaneous conversion using current sources as quantisation value generators with equal currents which are switched by unary decoded digital signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种数模转换器包括:转换器输出(11)、伪输出(12)、第一数量N个电流源(13‑17)、第一开关装置(18)、第一分流器(24)、第二开关装置(31)和第二分流器(60)。电流源(13‑17)经由第一开关装置(18)耦合到转换器输出(11)、伪输出(12)或者耦合到第一分流器(24)的输入电流端子(25)。第一分流器(24)的输出电流端子(26‑30)经由第二开关装置(31)耦合到转换器输出(11)、伪输出(12)或者耦合到第二分流器(60)的输入电流端子(61)。第二分流器(60)的输出电流端子(63‑66)耦合到转换器输出(11)或伪输出(12)。

Description

数模转换器和数模转换方法
本发明涉及一种数模转换器和一种数模转换方法。
数模转换器将数字输入信号转换成模拟输出信号。实现为温度计编码(thermometer-coded)转换器的数模转换器实现了高精度和高速度,但制造温度计编码转换器的并联分支所需的基板上的硅面积导致成本很高。
本发明的一个目的是提供一种精度高但成本降低的数模转换器和数模转换方法。
该目的由独立权利要求来实现。进一步的改进和实施例在从属权利要求中描述。
在一个实施例中,数模转换器包括转换器输出、伪输出、第一数量N个电流源、第一开关装置、具有输入电流端子和第二数量K个输出电流端子的第一分流器、第二开关装置以及具有输入电流端子和第三数量P个输出电流端子的第二分流器。第一数量N个电流源中的每一个经由第一开关装置耦合到转换器输出、伪输出或耦合到第一分流器的输入电流端子。第一分流器的第二数量K个输出电流端子中的每一个经由第二开关装置耦合到转换器输出、伪输出或第二分流器的输入电流端子。第二分流器的第三数量P个输出电流端子中的每一个耦合到转换器输出和/或伪输出。
有利地,通过使用两个分流器的堆叠,能够实现高精度的数模转换。减少了电路元件的数量,从而节省了成本。
在一个实施例中,数模转换器包括至少一个另外的分流器和至少一个另外的开关装置。第一分流器的第二数量K个输出电流端子中的每一个经由第二开关装置耦合到转换器输出、伪输出或者经由该至少一个另外的分流器和该至少一个另外的开关装置耦合到第二分流器的输入电流端子。有利地,通过添加至少一个另外的分流器和至少一个另外的开关装置能够保持少的电流源数量。
在一个实施例中,每个电流源都经由第一开关装置选择性地耦合到转换器输出、伪输出和第一分流器的输入电流端子之一。该选择性耦合根据第一控制信号来设置。
在一个实施例中,根据第二控制信号,第一分流器的一个输出电流端子经由第二开关装置选择性地耦合到转换器输出或者耦合到第二分流器的输入电流端子。根据第二控制信号,第一分流器的另一输出电流端子可以经由第二开关装置选择性地耦合到伪输出或者耦合到第二分流器的输入电流端子。在第二数量K大于2的情况下,根据第二控制信号,第一分流器的另一输出电流端子可以经由第二开关装置选择性地耦合到转换器输出、伪输出或者第二分流器的输入电流端子。
在一个实施例中,第二分流器的一个输出电流端子可以直接连接到转换器输出。第二分流器的另一输出电流端子可以直接连接到伪输出。所述直接连接可以是永久性的。所述直接连接可以包括永久设置在导电状态的晶体管。
在一个实施例中,第二分流器的输出电流端子通过第三开关装置选择性地耦合到转换器输出或伪输出。
在一个实施例中,第二分流器的输出电流端子通过至少一个另外的开关装置,或者,可选地通过至少一个另外的分流器,选择性地耦合到转换器输出和/或伪输出。
在一个实施例中,第二分流器的第三数量P个输出电流端子中的每一个通过数量M个另外的开关装置和数量(M-1)个另外的分流器耦合到转换器输出或伪输出,其中数量M大于0。
在一个实施例中,第一数量N个电流源实现为电流镜。
在一个实施例中,第一数量N个电流源是温度计编码的或二进制编码的。
在一个实施例中,第一分流器是温度计编码的或二进制编码的。
在一个实施例中,第二分流器是温度计编码的或二进制编码的。
在一个实施例中,第一分流器包括第二数量K个分流器晶体管。第一分流器的输入电流端子耦合到第二数量K个分流器晶体管的第一端子。第一分流器的第二数量K个输出电流端子耦合到第二数量K个分流器晶体管的第二端子。第一分流器的分流器晶体管的数量可以等于第一分流器的输出电流端子的数量。分流器晶体管可以被称为晶体管、共源共栅晶体管或分流器的晶体管。分流器晶体管是分流器包括的晶体管。
在一个实施例中,第二数量K个分流器晶体管具有至少两种不同的电流驱动能力。
在一个实施例中,第二数量K个分流器晶体管具有至少两种不同的面积或至少两种不同的宽长比。
在一个实施例中,第二数量K个分流器晶体管具有相等的电流驱动能力。
在一个实施例中,数模转换器配置成使得流过转换器输出的输出电流与提供给数模转换器的数字输入信号成比例。
在一个实施例中,第一数量N个电流源至少为两个,第二数量K个输出电流端子至少为两个,第三数量P个输出电流端子至少为两个。
在一个实施例中,第一数量N个电流源、第二数量K个输出电流端子和第三数量P个输出电流端子中的至少一者恰好是两个。
在一个实施例中,第一数量N个电流源、第二数量K个输出电流端子和第三数量P个输出电流端子恰好为两个。
在一个实施例中,数模转换器包括转换器输出和级联结构,级联结构耦合到转换器输出并包括数量L个分段级。数量L个分段级中的第一分段级包括第一数量N个电流源和第一开关装置。数量L个分段级中的至少一第二分段级包括分流器。该分流器可以是第一分流器。
可选地,该至少一个第二分段级还包括开关装置。
级联结构可以包括数量L个分段级。
数量L可以至少为2,或者可以至少为3。
在一个实施例中,第二分段级包括第一分流器,第一分流器具有输入电流端子和第二数量K个输出电流端子。数量L至少为2,第一数量N为2,第二数量K为2。
在一个实施例中,数模转换器包括转换器输出和级联结构,级联结构耦合到转换器输出并包括数量L个分段级。数量L个分段级中的第一分段级包括第一数量N个电流源和第一开关装置。数量L个分段级中的第二分段级包括第一分流器和第二开关装置,其中第一分流器具有输入电流端子和第二数量K个输出电流端子。数量L个分段级中的第三分段级包括第二分流器和第三开关装置。
在一个实施例中,第一数量N个电流源恰好为2个。第一分流器的第二数量K个输出电流端子可以恰好为2个。第二分流器的第三数量P个输出电流端子可以恰好为2个。
电流源的数量有利地减少到最小。从电压端子到转换器输出,一个分段级布置在另一个之上。因此,能够实现高分辨率的转换器。
在一个实施例中,一种数模转换方法包括使第一源电流流过第一数量N个电流源中的电流源,其中第一源电流的至少一部分经过至少第一和第二分流器流到转换器输出。
第一源电流是流过第一电流源的电流。第二源电流是流过第二电流源的电流。
在一个实施例中,根据该数模转换方法,流过第一数量N个电流源中的第一电流源的第一源电流的至少一部分流到转换器输出。第一数量N个电流源中的每一个都经由第一开关装置耦合到转换器输出、伪输出或者耦合到第一分流器的输入电流端子。第一分流器的第二数量K个输出电流端子中的每一个都经由第二开关装置耦合到转换器输出、伪输出或第二分流器的输入电流端子。第二分流器的第三数量P个输出电流端子中的每一个耦合到转换器输出和伪输出中的至少一个。
在一个实施例中,流过转换器输出的输出电流与提供给数模转换器的数字输入信号成比例。
因此,数模转换器将数字输入信号转换成输出电流形式的模拟输出信号。
在一个实施例中,在第一数量的电流源中的一个电流源耦合到第一分流器且数字输入信号增大的情况下,将第二开关装置和第三开关装置(如果存在)的转换开关设置成使得输出电流增大。如果输出电流不能通过改变第二开关装置和第三开关装置(如果存在)的转换开关的位置而增大,那么在数字输入信号增大的情况下,所述电流源通过第一开关装置耦合到转换器输出,并且第一数量的电流源中的另一电流源耦合到第一分流器。
以下对示例性实施例的附图的描述可以进一步说明和解释本发明。相同的附图标记表示分别具有相同结构和相同效果的设备和电路块。在设备或电路块在不同的附图中就功能而言彼此对应的情况下,对于以下每个附图,不再重复其描述。
图1A至1D示出了数模转换器的示例性实施例。
图2示出了数模转换器的两个实施例的参数的示例。
图3A至3B示出了数模转换器的细节的示例性实施例。
图4A至4B示出了数模转换器的另一示例性实施例。
图1A示出了数模转换器(缩写为DA转换器)10的示例性实施例。DA转换器10包括转换器输出11、伪输出12和第一数量N个电流源13至16。第一数量N至少为2。在图1A所示的示例中,第一数量N是四。第一数量N个电流源中的每个电流源13至16都具有连接到电压端子37的第一端子。电压端子37可以实现为参考电位端子。第一数量N个电流源中的电流源13至16的第二端子经由第一开关装置18连接到转换器输出11或伪输出12。第一数量N个电流源中的每个电流源13至16都可以实施为电流吸收器。
第一开关装置18包括第一数量N个转换开关19至22。第一数量N个电流源中的第一电流源13经由其第二端子和第一开关装置18的第一转换开关19连接到转换器输出11或伪输出12。相应地,第一数量N个电流源中的其他电流源14至16类似地经由第二、第三和第四转换开关20至22连接到转换器输出11和伪输出12。
第一开关装置18的转换开关19至22具有连接到第一数量N个电流源13至16中的一个电流源的输入,并且具有连接到转换器输出11的第一输出和连接到伪输出12的第二输出。
此外,DA转换器10可以包括附加电流源39。附加电流源39的第一端子连接到电压端子37。
DA转换器10包括第一分流器24。第一分流器24具有一个输入电流端子25和第二数量K个输出电流端子26至29。第二数量K至少为2。在图1A所示的示例中,第二数量K是4。附加电流源39的第二端子连接到第一分流器24的输入电流端子25。因此,附加电流源39经由第一分流器24耦合到转换器输出11和伪输出12。
DA转换器10可以包括第二开关装置31。第二开关装置31布置在第一分流器24与转换器输出11和伪输出12之间。第二开关装置31包括第二数量K个转换开关32至35。第二数量K个转换开关32至36中的第一转换开关32的输入端子连接到第一分流器24的第一输出电流端子26。第一转换开关32具有连接到转换器输出11的第一输出和连接到伪输出12的第二输出。
DA转换器10包括控制电路38,控制电路38在其输出侧连接到第一和第二开关装置18、31的转换开关19至22、32至35的控制端子。
输出电流IOUT流过转换器输出11。相应地,伪电流IDU流过伪输出12。输出电流IOUT从转换器输出11流到电压端子37。相应地,伪电流IDU从伪输出12流到电压端子37。第一控制信号DINC被提供到第一开关装置18,并由此被提供到第一数量N个转换开关19至22的控制端子。相应地,第二控制信号DINF被提供到第二开关装置31,并由此被提供到第二数量K个转换开关中的转换开关32至36的控制端子。
第一数量N个源电流IC(1)、IC(i)、IC(i+1)、IC(N)流过第一数量N个电流源13至16。根据第一控制信号DINC,第一电流源13提供的第一源电流IC(1)流过转换器输出11或者流过伪输出12。相应地,根据控制第一开关装置18的第一控制信号DINC,其他电流源14至16的源电流流过转换器输出11或者流过伪输出12。
附加电流源39提供附加源电流IA,附加源电流IA流过第一分流器24。根据第二控制信号DINF,附加源电流IA部分地流过转换器输出11或者流过伪输出12。如果第二数量K个转换开关32至35的每个输入都连接到第二数量K个转换开关的第一输出并由此连接到转换器输出11,则附加源电流IA完全流过转换器输出11。与之相反,如果第一数量N个转换开关32至35的输入都连接到第二数量K个转换开关的第二输出,则附加源电流IA完全流过伪输出12。如果转换开关中的一些由第二控制信号DINF设定成使得相应的转换开关32、33的输入端子连接到转换开关的第一输出,且第二数量K个转换开关中的其他转换开关34、35被设置成使得输入端子连接到转换开关34、35的第二输出,则附加源电流IA部分流过转换器输出11并且部分流过伪输出12。
第一和第二控制信号DINC、DINF控制输出电流IOUT的高峰。数字输入信号DIN被提供给控制电路38。控制电路38将数字输入信号DIN转换成第一和第二控制信号DINC、DINF。输出电流IOUT和伪电流IDU之和是恒定的,并且与数字输入信号DIN无关。
DA转换器10具有级联结构40。级联结构40包括数量L个分段级。在图1A所示的示例中,数量L是2。数量L个分段级中的第一分段级41包括第一数量N个电流源13至16、附加电流源39和第一开关装置18。数量L个分段级中的第二分段级42包括第一分流器24和第二开关装置31。转换器输出11经由第二分段级42耦合到第一分段级41。相应地,伪输出12经由第二分段级42耦合到第一分段级41。
图1A中,示出了分段电流导引DA转换器架构。数字输入信号DIN分为两部分:可以称为DIN(粗略)的第一控制信号DINC和可以称为DIN(精细)的第二控制信号DINF。DIN(粗略)是最高有效位,缩写为MSB。DIN(精细)是最低有效位,缩写为LSB。DIN(粗略)选择性地控制粗略电流分支。在图1A中,源电流IC(1)、……、IC(i)到达转换器输出11,因此供给模拟输出电流IOUT。源电流IC(i+1)、……、IC(N)未使用,而是被收集为伪电流IDU。专用单位粗略源电流IA用于通过第一分流器24产生精细电流。具体地,第二控制信号DINF选择性地控制精细分流器电流IF(1)、……IF(i)到转换器输出11。分流器电流IF(i+1)、……、IF(K)未使用而是被收集到伪输出电流IDU。有利地,该架构很简单。
该架构中,在附加源电流IA和其他源电流IC(1)至IC(N)之间可能存在不匹配。如果它们之间的不匹配大于精细电流水平,则产生非单调状况。假设粗略分段是温度计编码的,精细分段是二进制加权的,精细单位电流方差是σu,精细分段的位数为Bb,则DA转换器10的差分非线性(缩写为DNL)方差为:
Figure BDA0001777002950000081
在未示出的可替代实施例中,电压端子37实现为电源电压端子。电源电压能够施加于电源电压端子。
在未示出的可替代实施例中,第一数量N不等于4。例如,第一数量N可以为2、3或大于4。
在未示出的可替代实施例中,第二数量K不等于4。例如,第二数量K可以为2、3或大于4。
图1B示出了DA转换器10的另一示例性实施例,其是图1A中所示实施例的进一步改进。图1B中所示的DA转换器10中省略了图1A中所示的附加电流源39。因此,DA转换器10没有直接连接到第一分流器24的电流源,并且没有经由第一开关装置18耦合到第一分流器24。数量L个分段级中的第一分段级41包括第一数量N个电流源13至17和第一开关装置18。
DA 10包括第一数量N个电流源13至17。第一数量N至少为2。在图1B所示的示例中,第一数量N是5。第一开关装置18包括第一数量N个转换开关19至23。第一数量N个转换开关19至23中的每一个都具有连接到第一数量N个电流源中的电流源13至17之一的输入端子。并且,第一开关装置18的第一转换开关19具有三个输出端子:第一转换开关19的第一输出连接到转换器输出11,第一转换开关19的第二输出连接到伪输出12,第一转换开关19的第三输出连接到第一分流器24的输入电流端子25。第一分流器24和第二开关装置31可以如图1A中所示的实现。
根据第一控制信号DINC,第一电流源13的第一源电流IC(1)直接流到转换器输出11或直接流到伪输出12,或者经由第一转换开关19流到第一分流器24的输入电流端子25。在后一种情况下,根据第二控制信号DINF,第一源电流IC(1)流到转换器输出11和/或流到伪输出12。
第一控制信号DINC实现成使得转换开关19至23中的每一个都能够设置在第一位置、第二位置或者在第三位置。第一数量N个电流源中的电流源19至23的最大者经由第一开关装置18连接到第一分流器24。
通过将电流源之一(例如,第一电流源13)直接连接到转换器输出11,或者通过将第一电流源13连接到第一分流器24的输入电流端子25并将第二数量K个输出电流端子26至30中的每一个经由第二开关装置31连接到转换器输出11,能够获得输出电流IOUT的相同值。
相应地,通过将例如第一电流源13直接连接到伪输出12,或者通过将第一电流源13经由第一分流器24和第二开关装置31的第二数量K个转换开关中的每一个连接到伪输出12,能够提供输出电流IOUT的另一值。
在图1B所示的DA转换器10中,利用动态的下一个待完全选择的粗略源电流来生成精细电流,而不是如图1A所示由附加电流源39提供的固定粗略源电流IA来生成精细电流。这种变化的好处在于线性度改善,下面会对此进行说明。
图1B所示的示例中,源电流IC(1)到IC(i-1)被第一控制信号DINC选为输出电流IOUT;源电流IC(i+1)到IC(N)未使用,而被组合起来形成伪电流IDU;源电流IC(i)是粗略电流分支,其被细分为精细电流并且接下来要完全转换成输出电流IOUT。由于源电流IC(i)是下一个待完全选择的粗略源电流,细分成精细电流会更平滑。
当第一控制信号DINC递增一时,所有来自IC(i)的细分精细电流都会被完全利用,并且源电流IC(i+1)将被选来进行细分。源电流IC(i)和IC(i+1)之间的任何不匹配都会被局限为精细单位电流方差。因此,整个粗略源电流方差不会影响DNL。最大DNL主要来自精细电流分段自身。假设粗略分段是温度计编码的,精细分段是二进制加权的,精细单位电流方差是σu,精细分段的位数为Bb,则DA转换器10的差分非线性(DNL)为:
Figure BDA0001777002950000101
本质上,相较于前述图1A中的架构,DNL减少了一半。
在未示出的可替代实施例中,第一数量N不等于5。例如,第一数量N可以为2、3、4或大于5。
在未示出的可替代实施例中,第二数量K不等于4。例如,第二数量K可以为2、3或大于4。
图1C示出了第二开关装置31的示例性实施例,其可用于实现图1B中所示的DA转换器10。第一分流器24具有第二数量K个输出电流端子26至30。第二开关装置31实现成使得第一输出电流端子26永久地连接到转换器输出11。相应地,第二数量K个输出电流端子26至30中的最后一个永久地连接到伪输出12。第二开关装置31可以包括数量K-2个转换开关33、34。
第一输出电流端子26到转换器输出11的永久连接可以包括开关32',开关32'持续处于导通状态或者可以仅由连接线组成。最后一个输出电流端子29到伪输出12的永久连接可以包括开关35',开关35'持续处于导通状态或者可以仅由连接线组成。有利地,第一输出电流端子26经由开关32'到转换器输出11之间的电阻等于第二输出电流端子27经由第二转换开关32到转换器输出11之间的电阻。有利地,减少了用于实现DA转换器10的晶体管的数量。
图1D示出了DA转换器10的另一示例性实施例,其是图1A至1C中所示实施例的进一步改进。DA转换器10包括第一数量N个电流源13至17、第一开关装置18、第一分流器24和第二开关装置31。第二开关装置31直接连接到转换器输出11或者伪输出12,并且经由DA转换器10的至少一个第二分流器60耦合到转换器输出11和伪输出12。第二开关装置31可以经由DA转换器10的至少一个第二分流器60和至少一个第三开关装置62耦合到转换器输出11以及伪输出12。
级联结构40包括第三分段级71。第三分段级71可以包括第二分流器60和第三开关装置62。在图1D所示的示例中,分段级的数量L是3。
第二开关装置31如图1B和1D中所示的第一开关装置18那样实施。因此,第二开关装置31包括第二数量K个转换开关32至36,第二数量K个转换开关32至36连接到第一分流器24的第二数量K个输出电流端子26至30。
第二开关装置31的第二数量K个转换开关中的至少一个转换开关可以包括一个输入端子和三个输出端子:该输入连接到第一分流器24的第二数量K个输出电流端子之一。第一输出连接到转换器输出11,第二输出连接到伪输出12,第三输出连接到第二分流器60的输入电流端子61。第二开关装置31的第二数量K个转换开关32至36中的每一个都可以包括如上所述的一个输入端子和三个输出端子。
第二分流器60可以如第一分流器24那样实施。第二分流器60包括输入电流端子61和第三数量P个输出电流端子63至66。第三开关装置62可以包括第三数量P个转换开关67至70,转换开关67至70中的每一个都具有连接到第二分流器60的第三数量P个输出电流端子63至66的输入。第三开关装置62可以如图1A、1B和1C中所示的第二开关装置31那样实施。因此,第三数量P个转换开关67至70之一包括连接到第二分流器60的输出电流端子63至66之一的输入、连接到转换器输出11的第一输出和连接到伪输出12的第二输出。
流过第一电流源13的第一源电流IC(1)完全流到转换器输出11,或者完全流到伪输出12,或者完全流到第一分流器24。
流过第一分流器24的输入电流端子25的电流完全流到转换器输出11或完全流到伪输出12,或者部分流到转换器输出11、伪输出12和第二分流器60的输入电流端子61。
第三开关装置62由第三控制信号DINL控制。流过第二分流器60的输入电流端子61的电流完全流到转换器输出11或完全流到伪输出12,或者部分流到转换器输出11并且部分流到伪输出12。可替代地,例如通过如图1C中所示的第二开关装置31那样实施第三开关装置62,使流过第二分流器60的输入电流端子61的电流部分流到转换器输出11并且部分流到伪输出12。
图1D中由点表示的可替代实施例中,在第二开关装置31和第二分流器60之间布置至少一个另外的分流器和至少一个另外的开关装置。该至少一个另外的分流器可以如第一或第二分流器24、60那样实现。该至少一个另外的开关装置可以如图1B和1D中所示的第一开关转置18或者图1D中所示的第二开关装置18那样实现。因此,级联结构40可以包括至少一个另外的分段级,其可选地在第二和第三分段级42、71之间。
DA转换器10实施了级联温度计式电流导引DA转换器架构。DA转换器10实现了电流导引架构。DA转换器10以线性方式将数字输入DIN转换成模拟输出信号。模拟输出信号被提供作为输出电流IOUT。
DA转换器10实现了级联温度计式电流导引DA转换器方案。减少了电路元件的不匹配以及非线性对DA转换的线性度的影响。电流导引DA转换器10使非线性最小化到仅由完全温度计编码的DA转换器实现的水平。无论实施多少个位,DNL都会降到最低有效单位电流方差。此时,DA转换器10在半导体本体上的实施面积最小化到仅由完全二进制编码的DA转换器实现的水平。有利地,DA转换器10能够被制造成面积优化的。DA转换器10的运行是节能的。
相较于单级动态细分结构,图1D示出了级联温度计式构思。具体地,数字输入信号DIN被分成L个分段。动态细分结构的L个级联级用来实现L个分段:第一分段级41可以由最高有效位控制,其中第一数量N个温度计编码电流分支由第一控制信号DINC控制,第一控制信号DINC也可以命名为DIN(SEG1):选择源电流IC(1)到IC(i-1)作为输出电流IOUT的一部分;源电流IC(i+1)到IC(N)未使用,而被组合起来形成伪电流IDU;下一个待完全选择的电流分支IC(i)被第一分流器24细分,以用于第二分段级42。
第二分段级42可以由第二最高有效位控制,其中第二数量K个温度计编码电流分支由第二控制信号DINF控制,第二控制信号DINF可以命名为DIN(SEG2):选择分流器电流IF(1)到IF(i-1)作为输出电流IOUT的一部分;分流器电流IF(i+1)到IF(K)未使用,而被组合起来形成伪电流IDU;下一个待完全选择的分流器电流IF(i)被第二分流器60细分,以用于第三分段级71。
第三或最后一个分段级71可以由最低有效位控制,其中第三数量P个温度计编码电流分支由第三控制信号DINL控制,第三控制信号DINL可以命名为DIN(SEGL):选择分流器电流IL(1)到IL(i)作为输出电流IOUT的一部分;分流器电流IL(i+1)到IL(P)未使用,而被组合起来形成伪电流IDU。
第二分流器60的第三数量P个输出电流端子63-66中的每一个都通过数量M个另外的开关装置62耦合到转换器输出11或伪输出12,在图1D中示出的示例中,数量M是1。
级联构思本质上可以将所有分段转变为不同方式的温度计编码。关于上述级联温度计构思,有几点说明:
1、级联结构40能够用于最小化每个级联级中的电流分支。能够显著节省电路面积。在最好情况下,如果每个递归级只有两个相等的电流分支,那么节省面积可以接近完全二进制编码的DA转换器。
2、级联动态细分结构40使得非线性源局限于当前选择的最低有效单位电流方差:σDNL=σu,因此,实现了类似温度计的线性性能。
3、级联结构40还能够潜在地减少电流分支,这将显著降低功耗。
在未示出的可替代实施例中,第二开关装置31的一个转换开关仅具有两个输出端子,即连接到伪输出12的第二输出和连接到第二分流器60的输入电流端子61的第三输出。
在未示出的可替代实施例中,第二开关装置31的一个转换开关仅具有两个输出端子,即连接到转换器输出11的第一输出和连接到第二分流器60的输入电流端子61的第三输出。
还可以将上述两个可替代实施例进行组合。在这种情况下,流过第一分流器24的输入电流端子25的电流可以经由第二开关装置31部分流到转换器输出11、部分流到伪输出12和/或部分流到第二分流器60的输入电流端子61。所述电流不完全流到转换器输出11或伪输出12。
在未示出的可替代实施例中,第二分流器60的第三数量P个输出电流端子63-66中的每一个通过数量M个另外的开关装置62和数量(M-1)个另外的分流器耦合到转换器输出11或伪输出12,其中数量M大于1。例如,图4A和4B中图示的数量M为3。
图2示出了图1B所示的DA转换器10和图1D中所示的DA转换器10的参数的示例。图2所示的表格表明图1D的架构的益处:更小的面积、更低的功率和更好的线性性能。对于相同的整体分辨率,相较于图1B中示出的DA转换器10,如图1D所示实现的DA转换器10需要半导体本体上的更小的面积并且需要更低的电流值。
图3A示出了图1A、1B和1D中所示实施例的第一数量N个电流源13至15的示例性实施例。第一数量N个电流源13至15实现为电流镜80。每个电流源13至15都包括电流源晶体管81,电流源晶体管81具有连接到电压端子37的一个端子和连接到第一开关装置18的相应转换开关的第二端子,第一开关装置18未在图3A中示出。第一数量N个电流源晶体管81至83中的每一个的控制端子可以彼此连接。此外,电流镜80包括电流镜晶体管84,电流镜晶体管84具有连接到电压端子37的一个端子、连接到第一数量N个电流源晶体管81至83的控制端子的控制端子以及连接到控制端子的第二端子。
电流镜晶体管84和电流源晶体管81至83实现为场效应晶体管。可选地,电流镜晶体管84和电流源晶体管81至83实现为N沟道金属氧化物半导体场效应晶体管。另外,电流镜80包括输入电流源85,输入电流源85布置在电源电压端子86与电流镜晶体管84的第二端子之间。
在一个示例中,第一数量N个电流源具有相同的电流驱动能力。第一数量N个源电流都相等。第一数量N个电流源是温度计编码的。因此,第一数量N个电流源晶体管81至83具有相同的宽长比。第一数量N个电流源晶体管81至83获得相同的晶体管面积。电流源晶体管81至83的电流驱动能力可以大于电流镜晶体管84的电流驱动能力。因此,第一数量N个电流源晶体管81至83的宽长比是电流镜晶体管84的宽长比的N1倍。
在可替代实施例中,第一数量N个电流源中的至少两个电流源具有不同的电流驱动能力。例如,第一数量N个电流源可以是二进制编码的。因此,第一数量N个电流源晶体管81至83中的至少两个电流源晶体管的宽长比和/或面积是不同的。
图3A中示出了电流源13至15的示例。输入电流源85提供输入电流I并用于通过电流镜产生第一数量N个源电流:第一电流源晶体管81是电流镜晶体管84的N1倍大;因此,第一电流源晶体管81的源电流为IC(1)=I·N1。第二电流源晶体管82是电流镜晶体管84的N2倍大;因此,第二电流源晶体管82的源电流为IC(i)=I·N2。最后一个电流源晶体管83是电流镜晶体管84的NN倍大;因此,最后一个电流源晶体管83的源电流为IC(N)=I·NN。
图3B示出了第一分流器24的示例性实施例,其是图1A至1D中所示第一分流器24的进一步改进。而且,可以如图3B的第一分流器24那样实现图1D中所示的第二分流器60。还可以如图3B的第一分流器24那样实现如图4A和4B所示的第三、第四或另外的分流器100、102。
图3B中所示的第一分流器24具有第二数量K个输出电流端子26至30和输入电流端子25以及第二数量K个分流器晶体管90至92。分流器晶体管还能够命名为晶体管、共源共栅晶体管、级联晶体管或分流器的晶体管。第二数量K个分流器晶体管90至92包括连接到输入电流端子25的第一端子和连接到第二数量K个输出电流端子26至30的第二端子。在一个示例中,第二数量K个分流器晶体管90至92的控制端子可以彼此连接,从而接收相同的栅极电压PBC。在一个示例中,分流器晶体管90至92的电流驱动能力且由此宽长比是相同的。第一至第三分流器晶体管90至92具有相同的面积值。第一(或另一个源)电流IC(1)通过第一数量K个分流器晶体管90至92分成第一数量K个电流输出26至30。第一数量K个分流器晶体管90至92提供的分流器电流IF(1)至IF(K)相等。第一分流器24实现为温度计编码的。
在可替代实施例中,分流器晶体管90至92中的至少两个具有不同的电流驱动能力,因此具有不同的宽长比和/或晶体管面积。由于分流器晶体管90至92具有相同的栅极电压PBC和相同的源电流TAIL,因此它们的漏极电流主要由晶体管面积决定:第一分流器晶体管90的漏极电流为IF(1)=N1·I/∑Ni,其面积是N1。第二分流器晶体管91的漏极电流为IF(i)=N2·I/∑Ni,其面积是N2。第三分流器晶体管92的漏极电流为IF(K)=NK·I/∑Ni,其面积是NK。因此,第一分流器24能够实现为二进制编码的。
图4A示出了数模转换器10的另一示例性实施例,其是上述实施例的进一步改进。DA转换器10包括第一和第二电流源13、14。第一数量N个电流源13、14恰好为两个。第一和第二电流源13、14相等。第一和第二电流源13、14具有相同的电流驱动能力。因此,第一开关装置18具有第一和第二转换开关19、20。第一开关装置18的转换开关19、20的数量恰好为二。第一转换开关19将第一电流源13耦合到转换器输出11或耦合到第一分流器24。第二转换开关20将第二电流源14耦合到伪输出12或耦合到第一分流器24。
第一分流器24具有第一和第二输出电流端子26、27。因此,第一分流器24的第二数量K个输出电流端子26、27恰好为两个。第一分流器24具有第一和第二分流器电流源93、94。第一和第二分流器电流源93、94可以由如图3B所示的两个分流器晶体管90、91实现。第一和第二分流器电流源93、94相等。第一和第二分流器电流源93、94提供具有相同电流值的第一和第二分流器电流IF(1)、IF(2)。第一和第二分流器电流源93、94具有相同的电流驱动能力。在第一分流器24中,第一分流器电流源93将输入电流端子25耦合到第一输出电流端子26。类似地,第二分流器电流源94将输入电流端子25耦合到第二输出电流端子27。
DA转换器10包括第二开关装置31、第二分流器60、第三开关装置62、第三分流器100、第四开关装置101、最后一个分流器102和最后一个开关装置103。
第二分流器60的第三数量P个输出电流端子63、64恰好为2个。第二分流器60的第三数量P个输出电流端子63、64中的每一个都通过数量M个另外的开关装置62、101、103和数量(M-1)个另外的分流器100、102耦合到转换器输出11或伪输出12。根据图4A,数量M是3。数量M也可以是1、2或大于3。
级联结构40包括数量L个分段级。在图4A所示的示例中,分段级的数量L是5。数量L个分段级中的第四分段级104包括第三分流器100和第四开关装置101。数量L个分段级中的最后一个分段级105包括最后一个分流器102和最后一个开关装置103。最后一个分段级105可以命名为第五分段级。最后一个分流器102可以命名为第四分流器。最后一个开关装置103可以命名为第五开关装置。第三分流器100可以是温度计编码的。最后一个分流器102可以是温度计编码的。
级联结构40将转换器输出11和伪输出12耦合到电压端子37。转换器输出11和伪输出12经由最后一个分段级105耦合到第四分段级104。第四分段级104经由第三分段级71耦合到第二分段级42。第二分段级42经由第一分段级41耦合到电压端子37。
如图4A中的点表示的,在第四开关装置101和最后一个分流器102之间布置有至少一个另外的分流器和至少一个另外的开关装置。另外的分流器可以是温度计编码的。数量L个分段级可以是6个或更多。每个另外的分段级都包括分流器和开关装置。
如第一开关装置18那样实现第二、第三和第四开关装置31、62、101。因此,在开关装置31、62、101中的每个中,转换开关32、33、67、68、110、111的数量正好是两个。每个转换开关32、33、67、68、110、111最多可以有两个输出。每个转换开关32、33、67、68、110、111可以恰好有两个输出。
如第一分流器24那样实现第二、第三和最后一个分流器60、100、102。因此,每个分流器24、60、100、102的输出电流端子63、64、115至118的数量恰好是两个。第二分流器60包括将输入电流端子61耦合到第一和第二输出电流端子63、64的第一和第二分流器电流源120、121。第三分流器100包括将输入电流端子126耦合到第一和第二输出电流端子115、116的第一和第二分流器电流源122、123。最后一个分流器102包括将输入电流端子127耦合到第一和第二输出电流端子117、118的第一和第二分流器电流源124、125。第二、第三和最后一个分流器60、100、102各自具有第一和第二分流器电流源120至125。每个分流器24、60、100、102中的分流器电流源120至125的数量恰好都是2。可以如图3B中所示实现这些分流器电流源120至125。
最后一个开关装置103包括转换开关112,转换开关112将最后一个分流器102的第一输出电流端子117耦合到转换器输出11或伪输出12。最后一个开关装置103包括开关113,开关113将最后一个分流器102的第二输出电流端子118耦合到伪输出12。有利地,借助于转换开关112和开关113,最后一个分流器102的第一和第二分流器电流源124、125具有相等的电阻负载。
在图4A中,DA转换器10实现为完全二进制共源共栅K+1位DA转换器。数字输入信号DIN实现为DAC数字输入编码。数字输入信号DIN记为DIN(K:0),其中DIN(K)是最高有效位、DIN(0)是最低有效位。数字输入信号DIN的每个位决定每个分段级41、42、71、104、105中的电流。分段级能够被命名为共源共栅级或共源共栅电流级。在每个共源共栅电流级41、42、71、104、105中,较低的共源共栅电流源被等分为要由数字输入信号DIN的位选择的两个相等的电流源。
下文中,逐位地,参照图4A详细解释每个共源共栅电流级的选择。
第一控制信号DINC等于位DIN(K)。位DIN(K)是最高有效位。第一和第二电流源13、14是两个相等的最高有效电流源。第一和第二电流源13、14提供第一和第二源电流IC(1)、IC(2),其可以命名为IS0(0)和IS0(1)。第二源电流IC(2)流过第二电流源14。第一和第二源电流IC(1)、IC(2)具有相同电流值。如果位DIN(K)=1,则第一源电流IC(1)被选择到输出电流IOUT中,并且第二源电流IC(2)被选择到第一分流器24中,以产生两个相等的分流器电流IF(1)、IF(2)。分流器电流IF(1)、IF(2)可以命名为子电流源IS1(0)和IS1(1)。如果位DIN(K)=0,则第一源电流IC(1)被选择到第一分流器24中以产生两个相等的分流器电流IF(1)、IF(2),而第二源电流IC(2)被选择到伪电流IDU中。
第二控制信号DINF等于位DIN(K-1)。如果位DIN(K-1)=1,则分流器电流IF(1)(其被命名为IS1(0))被选择到输出电流IOUT中,并且分流器电流IF(2)(其等于IS1(1))被选择到第二分流器60中,以产生两个相等的分流器电流IL(1)、IL(2)。分流器电流IL(1)、IL(2)可以命名为子电流源IS2(0)和IS2(1)。如果位DIN(K-1)=0,则分流器电流IF(1)被选择到第二分流器60中以产生两个相等的分流器电流IL(1)、IL(2),而分流器电流IF(2)被选择到伪电流IDU中。
第三控制信号DINL等于位DIN(K-2):如果位DIN(K-2)=1,则分流器电流IL(1)(其被称为IS2(0))被选择到输出电流IOUT中,并且分流器电流IL(2)(其等于IS2(1))被选择到第三分流器100中,以产生两个相等的分流器电流IR(1)、IR(2)。分流器电流IR(1)、IR(2)可以命名为子电流源IS3(0)和IS3(1)。如果位DIN(K-2)=0,则分流器电流IL(1)被选择到第三分流器100中以产生两个相等的分流器电流IR(1)、IR(2),而分流器电流IL(2)被选择到伪电流IDU中。
第四控制信号DINR等于位DIN(K-3):如果位DIN(K-3)=1,则分流器电流IR(1)(即IS3(0))被选择到输出电流IOUT中,并且分流器电流IR(2)(即IS3(1))被选择到最后一个分流器102中,以产生两个相等的分流器电流IT(1)、IT(2)。分流器电流IT(1)、IT(2)可以命名为子电流源IS4(0)和IS4(1)。如果位DIN(K-3)=0,则分流器电流IR(1)被选择到最后一个分流器102中以产生两个相等的分流器电流IT(1)、IT(2),而分流器电流IR(2)被选择到伪电流IDU中。
以此类推,直到最低有效位DIN(0)。最后一个控制信号DINT等于最低有效位。最后一个控制信号DINT等于位DIN(0)。最后一个控制信号DINT可以命名为第五控制信号。位DIN(0)是最低有效位。电流源117、118是两个相等的最低有效电流源。它们提供两个相等的分流器电流IT(1)和IT(2)(其可以命名为ISk(0)和ISk(1))。如果位DIN(0)=1,则分流器电流IT(1)(称为ISk(0))被选择到输出电流IOUT中,并且分流器电流IT(2)(称为ISk(1))被选择到伪电流IDU中。如果位DIN(0)=0,则两个分压器电流IT(1)、IT(2)(称为ISk(0)和ISk(1))都被选择到伪电流IDU中。
每个开关装置18、31、62、101、103恰好由数字输入信号DIN的一位控制。数字输入信号DIN的位数等于DA转换器10的开关装置18、31、62、101、103的数量。第一开关装置18由最高有效位控制。最后一个开关装置103由最低有效位控制。数字输入信号DIN的每一位对应一个开关装置18、31、62、101、103。DA转换器10可以命名为共源共栅二进制DAC方案。
有利地,流过每个电流源13、14和每个分流器电流源93、94、120至125的电流都是恒定的。该恒定电流与数字输入信号DIN的值无关。
输出电流IOUT与数字输入信号DIN呈线性关系,这是由于开关装置18、31、62、101、103的切换而不是由于流过电流源13、14之一或分流器电流源93、94、120至125之一的电流的增大或减少。
在未示出的可替代实施例中,最后一个开关装置103的开关113由连接线代替。
在未示出的可替代实施例中,最后一个开关装置103的开关113实现为转换开关,该转换开关将作为第四分流器的最后一个分流器102的第二输出电流端子118耦合到伪输出12或耦合到转换器输出11。
在未示出的可替代实施例中,分段级的数量L可以少于5,比如2、3、4。可以实现如图4A中的最后一个开关装置103(其为第五开关装置)那样实现最后一个开关装置。在数量L为2的情况下,可以如图4A中的最后一个开关装置103那样配置图1B和1C中所示的第二开关装置31。在数量L为3的情况下,可以如图4A中的最后一个开关装置103那样配置图1D中所示的第三开关装置62。
图4B示出了DA转换器10的另一示例性实施例,其是上述实施例的进一步改进。第一开关装置18的第一转换开关19包括一个输入和三个输出。第一输出连接到转换器输出11,第二输出连接到第一分流器24,第三输出连接到伪输出12。第一开关装置18的第二转换开关20如第一开关装置18的第一转换开关19那样实现。
第二、第三和第四开关装置31、62、101的转换开关32、33、67、68、110、111如第一开关装置18的第一转换开关19、20那样实现。
最后一个开关装置103包括两个转换开关112、113,二者都可以具有一个输入和两个输出。第一输出连接到转换器输出11,第二输出连接到伪输出12。在图4B中,最后一个开关装置103是第五开关装置。
数字输入信号DIN的一位确定一个分段级41、42、71、104、105中的电流。
附图标记
10 数模转换器
11 转换器输出
12 伪输出
13至17 电流源
18 第一开关装置
19至23 转换开关
24 第一分流器
25 输入电流端子
26至30 输出电流端子
31 第二开关装置
32至36 转换开关
37 电压端子
38 控制电路
39 附加电流源
40 级联结构
41 第一分段级
42 第二分段级
60 第二分流器
61 输入电流端子
62 第三开关装置
63至66 输出电流端子
67至70 转换开关
71 第三分段级
80 电流镜
81至83 电流源晶体管
84 电流镜晶体管
85 输入电流源
86 电源电压端子
90至92 分流器晶体管
93、94 分流器电流源
100 第三分流器
101 第四开关装置
102 最后一个分流器
103 最后一个开关装置
104 第四分段级
105 最后一个分段级
110至112 转换开关
113 开关
115至118 输出电流端子
120至125 分流器电流源
126、127 输入电流端子
IA 附加源电流
IC(1)、IC(i-1) 源电流
IC(i)、IC(i+1) 源电流
IC(N) 源电流
IDU 伪电流
IF(1)、IF(i-1) 分流器电流
IF(i)、IF(i+1) 分流器电流
IF(K) 分流器电流
IL(1)、IL(i) 分流器电流
IL(i+1)、IL(P) 分流器电流
IR(1)、IR(2) 分流器电流
IT(1)、IT(2) 分流器电流
IOUT 输出电流
DIN 数字输入信号
DINC 第一控制信号
DINF 第二控制信号
DINL 第三控制信号
DINR 第四控制信号
DINT 最后一个控制信号
PBC 栅极电压

Claims (14)

1.一种数模转换器(10),包括:
转换器输出(11),
伪输出(12),
第一数量N个电流源(13-17),
第一开关装置(18),
第一分流器(24),其具有第二数量K个输出电流端子(26-30),
第二开关装置(31),以及
第二分流器(60),其具有第三数量P个输出电流端子(63-66),
其中,所述第一数量N个电流源(13-17)中的每一个经由第一开关装置(18)耦合到转换器输出(11)、伪输出(12)或者耦合到第一分流器(24)的输入电流端子(25),
其中,所述第一分流器(24)的所述第二数量K个输出电流端子(26-30)中的每一个经由第二开关装置(31)耦合到转换器输出(11)、伪输出(12)或者耦合到第二分流器(60)的输入电流端子(61),
其中,所述第二分流器(60)的所述第三数量P个输出电流端子(63-66)中的每一个耦合到转换器输出(11)或伪输出(12),以及
其中,所述第一数量N个电流源(13-17)、所述第二数量K个输出电流端子(26-30)和所述第三数量P个输出电流端子(63-66)中的至少一者恰好是两个。
2.根据权利要求1所述的数模转换器(10),
其中,数模转换器(10)包括至少一个另外的分流器和至少一个另外的开关装置,以及
其中,所述第一分流器(24)的所述第二数量K个输出电流端子(26-30)中的每一个经由第二开关装置(31)耦合到转换器输出(11)、伪输出(12),或者经由所述至少一个另外的分流器和所述至少一个另外的开关装置耦合到第二分流器(60)的输入电流端子(61)。
3.根据权利要求1或2所述的数模转换器(10),
其中,所述第二分流器(60)的所述第三数量P个输出电流端子(63-66)中的每一个通过数量M个另外的开关装置(62)和数量(M-1)个另外的分流器耦合到转换器输出(11)或伪输出(12),其中数量M大于0。
4.根据权利要求1或2所述的数模转换器(10),
其中,所述第一数量N个电流源(13-17)实现为电流镜(80)。
5.根据权利要求1或2所述的数模转换器(10),
其中,所述第一数量N个电流源(13-17)是温度计编码的。
6.根据权利要求1或2所述的数模转换器(10),
其中,第一分流器(24)是温度计编码的。
7.根据权利要求1或2所述的数模转换器(10),
其中,第一分流器(24)包括第二数量K个分流器晶体管(90-92),
其中,第一分流器(24)的输入电流端子(25)耦合到所述第二数量K个分流器晶体管(90-92)的第一端子,以及
其中,第一分流器(24)的所述第二数量K个输出电流端子(26-30)耦合到所述第二数量K个分流器晶体管(90-92)的第二端子。
8.根据权利要求7所述的数模转换器(10),
其中,所述第二数量K个分流器晶体管(90-92)具有相等的电流驱动能力。
9.根据权利要求1或2所述的数模转换器(10),
其中,数模转换器(10)配置成使得流过转换器输出(11)的输出电流(IOUT)与提供给数模转换器(10)的数字输入信号(DIN)成比例。
10.根据权利要求1或2所述的数模转换器(10),
其中,所述第一数量N个电流源(13-17)至少为两个,所述第二数量K个输出电流端子(26-30)至少为两个,所述第三数量P个输出电流端子(63-66)至少为两个。
11.一种数模转换方法,
其中,流过第一数量N个电流源(13-17)中的第一电流源(13)的第一源电流(IC(1))的至少一部分流到转换器输出(11),
其中,所述第一数量N个电流源(13-17)中的每一个经由第一开关装置(18)耦合到转换器输出(11)、伪输出(12)或者耦合到第一分流器(24)的输入电流端子(25),
其中,第一分流器(24)的第二数量K个输出电流端子(26-30)中的每一个经由第二开关装置(31)耦合到转换器输出(11)、伪输出(12)或者耦合到第二分流器(60)的输入电流端子(61),
其中,第二分流器(60)的第三数量P个输出电流端子(63-66)中的每一个耦合到转换器输出(11)和/或伪输出(12),以及
其中,所述第一数量N个电流源(13-17)、所述第二数量K个输出电流端子(26-30)和所述第三数量P个输出电流端子(63-66)中的至少一者恰好是两个。
12.根据权利要求11所述的数模转换方法,
其中,第一分流器(24)的所述第二数量K个输出电流端子(26-30)中的每一个经由第二开关装置(31)耦合到转换器输出(11)、伪输出(12),或者经由至少一个另外的分流器和至少一个另外的开关装置耦合到第二分流器(60)的输入电流端子(61)。
13.根据权利要求11或12所述的数模转换方法,
其中,流过转换器输出(11)的输出电流(IOUT)与提供给数模转换器(10)的数字输入信号(DIN)成比例。
14.一种数模转换器(10),包括:
转换器输出(11),和
级联结构(40),其耦合到转换器输出(11)并且包括数量L个分段级(41、42、71),
其中,所述数量L个分段级(41、42、71)中的第一分段级(41)包括第一数量N个电流源(13-17)和第一开关装置(18),
其中,所述数量L个分段级(41、42、71)中的第二分段级(42)包括第一分流器(24)和第二开关装置(31),其中所述第一分流器(24)具有输入电流端子(25)和第二数量K个输出电流端子(26-30),
其中,第三分段级(71)包括第二分流器(60)和第三开关装置(62),以及
其中,所述第一数量N个电流源(13-17)恰好为2个,第一分流器(24)的所述第二数量K个输出电流端子(26-30)恰好为2个,第二分流器(60)的第三数量P个输出电流端子(63-66)恰好为2个。
CN201780013498.7A 2016-02-25 2017-02-23 数模转换器和数模转换方法 Active CN108702158B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662299648P 2016-02-25 2016-02-25
US62/299,648 2016-02-25
EP16164077 2016-04-06
EP16164077.6 2016-04-06
PCT/EP2017/054223 WO2017144605A1 (en) 2016-02-25 2017-02-23 Digital-to-analog converter and method for digital-to-analog conversion

Publications (2)

Publication Number Publication Date
CN108702158A CN108702158A (zh) 2018-10-23
CN108702158B true CN108702158B (zh) 2022-04-05

Family

ID=55701783

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780013498.7A Active CN108702158B (zh) 2016-02-25 2017-02-23 数模转换器和数模转换方法

Country Status (4)

Country Link
US (1) US10511321B2 (zh)
EP (1) EP3420639A1 (zh)
CN (1) CN108702158B (zh)
WO (1) WO2017144605A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3447895B1 (en) 2017-08-21 2024-04-03 Flex, Ltd. Adaptive resonant frequency converter
TWI671984B (zh) * 2018-11-14 2019-09-11 群光電能科技股份有限公司 電源供應裝置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841384A (en) * 1994-08-18 1998-11-24 Hughes Electronics Non-linear digital-to-analog converter and related high precision current sources
US7026971B2 (en) * 2003-03-31 2006-04-11 Ami Semiconductor Belgium Bvba Monotonic precise current DAC
CN103548268A (zh) * 2011-05-18 2014-01-29 高通股份有限公司 用于缩放数模转换器中的切换毛刺的补偿式电流单元
CN104820456A (zh) * 2014-01-31 2015-08-05 美国亚德诺半导体公司 电流源校准跟踪温度和偏置电流
EP2926459A1 (en) * 2012-11-30 2015-10-07 Analog Devices, Inc. Enhanced second order noise shaped segmentation and dynamic element matching technique

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4292625A (en) * 1979-07-12 1981-09-29 Advanced Micro Devices, Inc. Monolithic digital-to-analog converter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841384A (en) * 1994-08-18 1998-11-24 Hughes Electronics Non-linear digital-to-analog converter and related high precision current sources
US7026971B2 (en) * 2003-03-31 2006-04-11 Ami Semiconductor Belgium Bvba Monotonic precise current DAC
CN103548268A (zh) * 2011-05-18 2014-01-29 高通股份有限公司 用于缩放数模转换器中的切换毛刺的补偿式电流单元
EP2926459A1 (en) * 2012-11-30 2015-10-07 Analog Devices, Inc. Enhanced second order noise shaped segmentation and dynamic element matching technique
CN104820456A (zh) * 2014-01-31 2015-08-05 美国亚德诺半导体公司 电流源校准跟踪温度和偏置电流

Also Published As

Publication number Publication date
US20190058487A1 (en) 2019-02-21
CN108702158A (zh) 2018-10-23
EP3420639A1 (en) 2019-01-02
US10511321B2 (en) 2019-12-17
WO2017144605A1 (en) 2017-08-31

Similar Documents

Publication Publication Date Title
US6703956B1 (en) Technique for improved linearity of high-precision, low-current digital-to-analog converters
CN106209108B (zh) 分段dac
US10804921B1 (en) Current mode analog to digital converter with enhanced accuracy
US8830103B2 (en) D/A converter
US9407278B1 (en) Digital to analog converter
US9444487B1 (en) Multiple stage digital to analog converter
US6346899B1 (en) Analog current mode D/A converter using transconductors
EP1465347B9 (en) Monotonic precise current DAC
US6778122B2 (en) Resistor string digital to analog converter with differential outputs and reduced switch count
CN108702158B (zh) 数模转换器和数模转换方法
US9143156B1 (en) High-resolution digital to analog converter
US7369076B1 (en) High precision DAC with thermometer coding
Yi A 10-bit current-steering CMOS digital to analog converter
KR20020059803A (ko) 디지털/아날로그 변환기
Chakir et al. A low power 6-bit current-steering DAC in 0.18-μm CMOS process
EP1473835B1 (en) Per-element resampling for a digital-to-analog converter
KR20020064321A (ko) 디지털/아날로그 변환기
US6922162B2 (en) Current source blocks in monotonic precise current DAC
JP2002050966A (ja) Da変換器
US7515081B2 (en) High resolution digital-to-analog converter
TWI639312B (zh) 數位至類比轉換器中用於確保單調性的架構
US8344922B2 (en) Digital-to-analog converter with code independent output capacitance
Surender et al. 6-bit, 180nm Digital to Analog Converter (DAC) Using Tanner EDA Tool for Low Power Applications
Farzan et al. A power-efficient architecture for high-speed D/A converters
US20030043063A1 (en) Digital-to-analog converting circuit giving linear relation between digital code and oscillation frequency of oscillator

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant