TWI639312B

TWI639312B - 數位至類比轉換器中用於確保單調性的架構

Info

Publication number: TWI639312B
Application number: TW106108025A
Authority: TW
Inventors: 克里斯托弗尼爾森
Original assignee: 艾孚諾亞公司
Priority date: 2016-03-11
Filing date: 2017-03-10
Publication date: 2018-10-21
Also published as: US9520893B1; WO2017156469A1; TW201810953A

Abstract

本發明揭露了一種被配置成將有j位元的數位字輸入轉換為類比信號的電流模式數位至類比轉換器(DAC)。該DAC具有2^j個電流源、一輸出節點、一分流器、一第一開關、及一第二開關。該等2^j個電流源中之每一電流源被配置成產生具有一值I₀的一電流。該分流器具有一可程式除率d，其中1/d係介於0與1之間。該第一開關被配置成將該等2^j個電流源中之2^j-1個電流源選擇性地耦合到該輸出節點。該等2^j個電流源中之一電流源不被耦合到該輸出節點。該第二開關被配置成將該等2^j個電流源中之每一電流源選擇性地耦合到該分流器。該架構確保輸入碼至輸出電流的基本轉換永遠有不會自正改變到負或自負改變到正的斜率。

Description

數位至類比轉換器中用於確保單調性的架構

本揭露係有關數位至類比轉換器(Digital-to-Analog Converter；簡稱DAC)的電路設計，且尤係有關一種用於確保DAC中之單調性的裝置及方法。

數位至類比轉換器(DAC)將數位輸入轉換為諸如電流或電壓等的類比輸出信號。該數位輸入可以是諸如一數位字。有幾種被用於DAC的傳統架構。

第1圖示出一種傳統形式的二進制加權(binary-weighted)電流模式DAC 100的一般架構。此種DAC包含n個二進制加權電流源101，其中n是DAC 100中之位元數。每一電流源101被諸如一傳輸閘等的一開關102控制。因此，在第1圖的該四位元例子中，在四位元數位輸入字的控制下，以電流I₀代表的最低有效元素之被二進制加權的四份元素被以任何組合加入輸出。因此，輸出可自0變化到I₀×(2⁴-1)。

但是，第1圖中之架構100有一顯著的缺點。亦即，特定誤差因子(error factor)可能使該等加權電流源101中之任何加權電流源產生誤差。因此，對於某些誤差因子而言，可能使電流相對於碼特性曲線的斜率反向。如果斜率自正改變到負，或自負改變到正，則該電流相對於碼函數不是單調的。例如，如果第1圖中之8 I₀電流源低了15%，則碼7及8的輸出將是7 I₀及6.8 I₀，而不是7 I₀及8 I₀。因為6.8 I₀小於7 I₀，所以該函數的斜率將減少，然而該函數本來應增加到8 I₀。

一般而言，單調性的整體匹配要求是：誤差因子必須小於最低有效位元除以最高有效位元的商(quotient)。非單調性可能導致被用於類比信號的DAC中之諧波失真(harmonic distortion)，且其可能使諸如用於偏移校正(offset correction)的演算法等的其他演算法失效。該匹配問題將類似於第1圖所示的DAC之二進制DAC限制在大約八位元的解析度。

確保單調性的一傳統方式是利用諸如第2圖所示的四位元例子之一溫度計編碼(thermometer-coded)電流模式DAC 200。該溫度計編碼電流模式DAC 200包含2ⁿ-1個電流源201，其中n是DAC 200中之位元數。每一電流源201被諸如一傳輸閘等的一開關202控制。每一電流源201提供了具有等於I₀的值(亦即，最低有效位元)之電流。因此，且如第2圖所示，碼的每次增加時，單一份的I₀被加入輸出。因為該等份中之每一份都不可能是負的，所以確保了單調性。然而，此種解決方案為了控制該等2ⁿ-1份的I₀，需要形式為解碼邏輯及切換邏輯之大量的負擔(overhead)。因此，如同第1圖的架構100，具有第2圖的架構200之DAC通常也被限制在8位元或更少的解析度。

溫度計編碼架構與其他架構的組合可被用於減輕負擔與單調性匹配之間的取捨。例如，如第3圖所示，一傳統形式的溫度計編碼電流模式DAC 300可包含用於每一電流源301的一除法器303。除了用於最高碼的除法器，每一除法器303被兩個開關302控制，該等開關302可以是諸如傳輸閘。用於最高碼(亦即，第3圖的例子中之碼8)的除法器被單一開關302或傳輸閘控制。

在第3圖的架構中，當被啟動時，每一區段(segment)之該等所示對的開關302中之最左開關讓所有2I₀電流通過到輸出。當被啟動時，每一區段之最右開關讓所有2I₀電流通過到除法器。如果該對開關302中沒有任何開關被啟動，則該區段的2I₀電流中實質上沒有任何電流通過到輸出。因此，在第3圖的四位元例子中，溫度計邏輯區段控制2ⁿ-1份的2I₀。每一份接續了用於將該電流除以二的一除法器303。因此，藉由該等開關302的操作，每一區段的輸出可能是0、I₀、或2I₀。

因為除法器303不產生縮放份的I₀，而是只將I₀分割為一些部分，所以該架構300仍然確保單調性。與諸如第2圖之DAC 200等的全溫度計DAC比較時，只需要一半的2I₀單位電流源及邏輯。請注意，在該二進制例子中，最高碼(第3圖的例子中之碼8)的2I₀份永遠不會被完全切換到輸出。因此，最後區段的輸出可能是0或I₀，但不會是2I₀。

可將第3圖的架構300簡化成使用單一的除法器，這是因為一次只處理一份的2I₀。因此，如第4圖所示，一傳統形式的溫度計編碼電流模式DAC 400可包含對每一區段電流源401操作的單一除法器403。除了用於最高碼的電流源之外，每一電流源401被兩個開關402或傳輸閘控制。用於最高碼(第4圖的例子中之碼8)的電流源被單一開關402或傳輸閘控制。該等開關大致以前文中參照第3圖所述之方式操作。

然而，第3及4圖的該等架構仍然受限於只取決於DAC 300或DAC 400中之位元數的有限組之可能的解析度值。

本發明的實施例解決了先前技術中之上述這些及其他的問題。

本發明揭露之標的之實施例提供了一種確保電流模式數位至類比轉換器(DAC)中之數位輸入碼至類比輸出電流的基本轉換永遠有不會自正改變到負或自負改變到正的斜率之裝置及方法。因此，本發明揭露之標的之實施例確保該DAC中之單調性。

因此，被配置成將有j位元的一數位字輸入轉換為一類比信號的一電流模式數位至類比轉換器(DAC)之至少某些實施例可包含2^j個電流源、一輸出節點、一分流器(current divider)、一第一開關、及一第二開關。該等2^j個電流源中之每一電流源被配置成產生具有值I₀的一電流。該分流器具有一可程式除率d，其中1/d係介於0與1之間。該第一開關被配置成將該等2^j個電流源中之2^j-1個電流源選擇性地耦合到該輸出節點。該等2^j個電流源中之一電流源不被耦合到該輸出節點。該第二開關被配置成將該等2^j個電流源中之每一電流源選擇性地耦合到該分流器。

在另一觀點中，具有k位元的二進制除法器電路之至少某些實施例可包含一電流鏡(current mirror)及一電流源。該電流鏡具有一第一電晶體及一第二電晶體。每一電晶體具有一源極，且該第一電晶體的源極在電氣上被連接到該第二電晶體的源極。該第一電晶體具有一可程式增益(programmable gain)n，其中n大於或等於1。該第二電晶體具有一可程式增益m，其中n加m的和等於2^k，其中k是該除法器電路中之位元數。

在又一觀點中，利用具有k位元的可程式電流鏡將電流分流的一方法之至少某些實施例可包含：將產生一電流I₀的一電流源耦合到該電流鏡。該電流鏡具有一第一電晶體及一第二電晶體。每一電晶體具有一源極，且該第一電晶體的源極在電氣上被耦合到該第二電晶體的源極。該第一電晶體及該第二電晶體分別有一可程式增益。該方法亦可包含：將該第一電晶體的可程式增益配置成一值n，其中n大於或等於1；將該第二電晶體的可程式增益配置成一值m，其中m=2^k-n；以及自該可程式電流鏡輸出一分流，其中該分流是I₀×(m/(n+m))。

在再一觀點中，將被配置成將具有j位元的一數位字輸入轉換為一類比信號的一DAC內之電流分流的一方法之至少某些實施例可包含：將2^j個電流源中之每一電流源選擇性地耦合到一分流器的一輸入端。該分流器的一輸出端被耦合到該DAC的一輸出節點，且該等2^j個電流源中之每一電流源產生具有一值I₀的一電流。此外，該分流器具有一可程式除率d，其中1/d係介於0與1之間。該方法可進一步包含下列步驟：將該等2^j個電流源中之2^j-1個電流源選擇性地耦合到該DAC的該輸出節點。該等2^j個電流源中之一電流源不被耦合到該輸出節點。

100、200、300、400、500、600、800‧‧‧數位至類比轉換器

101、201、301、401、501、601、701、801‧‧‧電流源

102、202、302、402、502、602、802‧‧‧開關

303、403、603‧‧‧除法器

504、604、804‧‧‧溫度計編碼區段

505、605、805‧‧‧輸出節點

517、617、817‧‧‧輸入端

518、618、818‧‧‧輸出端

503、703、803‧‧‧分流器

706、806‧‧‧電流鏡

707、807‧‧‧第一電晶體

708、808‧‧‧第二電晶體

709、710、809、810‧‧‧源極

711、712、811、812‧‧‧閘極

713、714、813、814‧‧‧汲極

815‧‧‧電源

816‧‧‧第三電晶體

第1圖是一傳統形式的二進制加權電流模式數位至類比轉換器(DAC)的一般架構之一示意方塊圖。

第2圖是一傳統形式的溫度計編碼電流模式DAC的一般架構之一示意方塊圖。

第3圖是具有每一溫度計區段的一除法器的一傳統形式的溫度計編碼電流模式DAC的一般架構之一示意方塊圖。

第4圖是具有對每一溫度計區段操作的單一除法器的一傳統形式的溫度計編碼電流模式DAC的一般架構之一示意方塊圖。

第5圖是根據本發明的實施例而包含具有一可程式除率的一可變除法器的一DAC之一功能示意圖。

第6圖是根據本發明的實施例而包含具有一可程式除率的一個二進制k位元除法器的一DAC之一功能示意圖。

第7圖是根據本發明的實施例的一般性分流器之一功能示意圖。

第8圖是根據本發明的實施例而將第6圖的DAC與第7圖的分流器結合的一架構之一功能示意圖。

如本發明所述，本發明之實施例係有關一種確保電流模式數位至類比轉換器(DAC)中之輸入碼至輸出電流的基本轉換永遠有不會自正改變到負或自負改變到正的斜率之架構。換言之，如果該轉換的斜率是正的，則當碼增加時，該斜率將保持在大於或等於零。此外，如果該轉換的斜率是負的，則當碼增加時，該斜率將保持在小於或等於零。

本發明之實施例可適用於二進制DAC，且將示出且說明此種二進制DAC的例子，但是本發明亦可被用於包括其他非二進制DAC的其他電子電路。此外，可將被揭露的架構實施為一或多個積體電路。

第5圖是根據本發明的實施例而確保DAC中之單調性的一架構的重要部分之一功能圖。如第5圖所示，一架構500可包含2^j個溫度計編碼區段504，其中j是被輸入到DAC以供轉換為一類比信號的一數位字之位元數。架構500亦可包含一可變除法器503，該可變除法器503具有介於0與1之間的一可程式除率1/d。亦即，可變除法器503的輸入乘以該可程式分流比率1/d，而產生可變除法器503的輸出。

每一溫度計編碼區段504包含一電流源501，該電流源501在其一節點上被耦合到或被連接到接地點，且每一電流源501提供具有等於I₀的一值之一電流，其中I₀是該電流源501的另一節點上之最低有效位元。

該等前2^j-1個電流源501中之每一電流源501也被耦合到或被連接到一對開關502或傳輸閘。該對開關502中之第一開關(例如，第5圖所示的每一對中之最左開關)可讓電流通過各別的電流源與該DAC的輸出節點505之間。該對開關502中之第二開關可讓電流在通過到該DAC的輸出505之前，先通過各別的電流源與可變除法器503之間。如第5圖所示，係為第5圖所示的例子中之最右電流源的第2^j個電流源只包含一個開關502或傳輸閘，該開關502可讓電流通過該第2^j個電流源與可變除法器503之間。因此，該第2^j個電流源不被直接連接到第5圖所示的組態中之該DAC的輸出505。在本揭露的用法中，"第j"意指被指定給一序列中之一項目"j"的序數。

在第5圖的該架構中，當被啟動時，該等區段504中之2^j-1個區段504的該對開關502中之最左開關可讓I₀電流通過到DAC輸出505。當被啟動時，該等區段504中之2^j-1個區段504的最右開關可讓I₀電流通過到除法器503，且可讓除法器503的輸出通過到DAC輸出505。如果一區段的對中沒有任何開關502被啟動，則該區段504的I₀電流中實質上沒有任何電流通過到DAC輸出505。對於該等2^j個區段504中之一區段504而言，當被啟動時，對應的開關502可讓I₀電流經由除法器503而通過到DAC輸出505，且沒有直接到該DAC的輸出505之連接。在此種方式下，該等區段504中之2^j-1個區段504可讓0、I₀、或I₀電流的一部分通過到DAC輸出505，其中該一部分取決於可變除法器503的除率。同樣地，該等2^j個區段504中之一區段504可讓0或I₀電流的一部分通過到DAC輸出505。

因此，DAC 500的輸出可在0與I₀((2^j-1)+(1/d)_max)之間變化，其中(1/d)_max是可變除法器503的最大除率。舉例而言，如果可變除法器503被程式化成或已被以其他方式設定成將輸入電流除以四，則該除率是1/4。

因此，一種將DAC 500內之電流分流之方法可包含：將2^j個電流源501中之每一電流源501選擇性地連接到一分流器503的一輸入端或節點517，該等2^j個電流源501中之每一電流源501產生具有值I₀的一電流，且分流器503具有一可程式除率d，其中1/d係介於0與1之間，分流器503的一輸出端518被連接到該DAC的一輸出節點505；以及將該等2^j個電流源501中之2^j-1個電流源501選擇性地連接到該DAC的輸出節點505，其中該等2^j個電流源501中之一電流源501不被連接到輸出節點505。該方法亦可包含：將分流器503反覆地重新配置成具有一可程式除率d_new，其中1/d_new係介於0與1之間，且d_new不等於d。一旦該分流器被重新配置之後，該方法可包含：將該等2^j個電流源中之每一電流源再度選擇性地連接到分流器503的輸入端517；以及將該等2^j個電流源501中之2^j-1個電流源501再度選擇性地連接到該DAC的輸出節點505，其中該等2^j個電流源501中之一電流源501不被連接到輸出節點505。

第6圖是根據本發明的實施例而確保DAC中之單調性的一架構600的重要部分之一功能圖。第6圖的架構600可以是第5圖的架構500之一特定例子，其中第5圖的可變除法器503是二進制，且具有k位元。然而，如前文所述，所有實施例中之DAC架構不需要是二進制。

因此，如第6圖所示，架構600可包含2^j個溫度計編碼區段604，其中j是被輸入到DAC以供轉換為一類比信號的一數位字之位元數。架構600亦可包含一除法器603，該除法器603具有k位元以及一可程式除率。因此，DAC 600是具有j+k位元的二進制。

每一溫度計編碼區段604包含被連接到接地點的一電流源601，且每一電流源601提供具有等於I₀的一值之一電流，其中I₀是最低有效位元(Least-Significant Bit；簡稱LSB)乘以2^k的值。

如同第5圖，第6圖的該等前2^j-1個電流源601中之每一電流源601也被連接到一對開關602或傳輸閘。該對開關602中之第一開關(例如，第6圖所示的每一對中之最左開關)可讓電流通過各別的電流源601與該DAC的一輸出605之間。該對開關602中之第二開關(例如，第6圖所示的每一對中之最右開關)可讓電流在通過到該DAC的輸出605之前，先通過各別的電流源601與可程式除法器603之間。如第6圖所示，係為第6圖的例子中之最右電流源601的第2^j個電流源只包含一個開關602或傳輸閘，該開關602可讓電流通過該第2^j個電流源與可程式除法器603之間。因此，該第2^j個電流源不被直接連接到第6圖所示的組態中之該DAC的輸出605。

因此，在第6圖的該架構中，當被啟動時，該等區段604中之2^j-1個區段604的該對開關602中之最左開關可讓I₀電流通過到DAC輸出605。當被啟動時，該等區段604中之2^j-1個區段604的最右開關可讓I₀電流通過到除法器603，且可讓除法器603的輸出通過到DAC輸出605。如果一區段的對中沒有任何開關602被啟動，則該區段604的I₀電流中實質上沒有任何電流通過到DAC輸出605。對於該等2^j個區段604中之一區段604而言，當被啟動時，對應的開關602可讓I₀電流經由除法器603而通過到DAC輸出605，且沒有直接到該DAC的輸出605之連接。在此種方式下，該等區段604中之2^j-1個區段604可讓0、I₀、或I₀電流的一部分通過到DAC輸出605，其中該一部分取決於可程式除法器603的除率。同樣地，該等2^j個區段604中之一區段604可讓0或I₀電流的一部分通過到DAC輸出605。

如前文所述，除法器603具有k位元及一可程式除率。如第6圖所示，該除率可以是m/(n+m)，其中n大於或等於1，且m是2^k-n。換言之，和n+m被限制在等於2^k。對於二進制除法器603而言，n及m是整數。然而，如前文所述，所有實施例中之DAC不需要是二進制。因此，在該DAC具有一非二進制除法器的實施例中，n及m不需要是整數，只要n大於或等於1且m是諸如2^k等得任意常數減n的差即可。

因此，一種將DAC 600內之電流分流之方法可包含：將2^j個電流源601中之每一電流源601選擇性地連接到一分流器603的一輸入端617，該等2^j個電流源601中之每一電流源601產生具有值I₀的一電流，且分流器603具有一可程式除率m/(n+m)，其中n大於或等於1，且m=2^k-n，分流器603的一輸出端618被連接到該DAC的一輸出節點605；以及將該等2^j個電流源601中之 2^j-1個電流源601選擇性地連接到該DAC的輸出節點605，其中該等2^j個電流源601中之一電流源601不被連接到輸出節點605。將DAC 600內之電流分流之該方法亦可包含：將分流器603重新配置成具有一可程式除率m_new/(n_new+m_new)，其中n_new大於或等於1，n_new不等於n，且m_new=2^k-n_new。一旦該分流器被重新配置之後，該方法可包含：將該等2^j個電流源601中之每一電流源601再度選擇性地連接到分流器603的輸入端617；以及將該等2^j個電流源601中之2^j-1個電流源601再度選擇性地連接到該DAC的輸出節點605，其中該等2^j個電流源601中之一電流源601不被連接到輸出節點605。該方法可進一步包含：針對複數個n_new及m_new的值以及每一n_new及m_new的值(其中m_new+n_new=2^k)而反覆地重新配置分流器603。

因此，每一區段604的分流輸出是I₀的自0至(2^k-1)/2^k的一分數，且DAC 600的輸出605可在0與LSB(2^j+k-1)之間變化。

第7圖是根據本發明的實施例的一般性分流器703的重要部分之一功能圖。分流器703可以是諸如第6圖的分流器603之一實施方式。如第7圖所示，分流器703可以是具有k位元的二進制除法器電路，但是該除法器在某些實施例中可以是非二進制。分流器703可包含一電流鏡706及一電流源701。電流源701被連接到接地點，且提供具有一值I₀的一電流。

電流鏡706包含一第一電晶體707及一第二電晶體708。舉例而言，每一電晶體可以是如第7圖所示的具有一源極、一汲極、及一閘極之一金屬氧化物半導體場效電晶體(Metal-Oxide-Semiconductor Field-Effect Transistor；簡稱MOSFET)。即使如此，某些實施例中可使用其他的電晶體。第一電晶體707的源極709及第二電晶體708的源極710在電氣上被連接在一起，且被連接到電流源701。因此，沒有任何源極被直接連接到接地點。第一電晶體707的閘極711及第二電晶體708的閘極712被連接在一起，且被連接到第一電晶體707的汲極713。第一電晶體707有一可程式增益n，其中n大於或等於1。第二電晶體708有一可程式增益m，其中n+m=2^k。

因此，第二電晶體708的汲極714上之電流是(I₀×m)/(n+m)。換言之，第二電晶體708的汲極714上的電流是I₀的自0至(2^k-1)/2^k之一可程式分數。在此種方式下，電流鏡706將電流I₀分成被第一電晶體707及第二電晶體708的相對大小控制的一些部分。

因此，一種以具有k位元的一可程式電流鏡706將電流分流之方法可包含：將產生一電流I₀的一電流源701連接到電流鏡706；將第一電晶體707的可程式增益配置成一值n，其中n大於或等於1；將第二電晶體708的可程式增益配置成一值m，其中m=2^k-n；以及自可程式電流鏡706輸出一分流，其中該分流是I₀×(m/(n+m)) 。該方法亦可包含：將第一電晶體707的可程式增益重新配置成一值n_new，其中n_new大於或等於1，且n_new不等於n；以及將第二電晶體708的可程式增益重新配置成一值m_new，其中m_new=2^k-n_new，且m_new不等於m。此外，該方法可進一步包含：針對複數個n_new及m_new的值以及每一n_new及m_new的值(其中m_new+n_new=2^k)而反覆地重新配置第一電晶體707的可程式增益，且反覆地重新配置第二電晶體708的可程式增益。

第8圖是根據本發明的實施例而確保DAC中之單調性的一架構800的重要部分之一功能圖。架構800將諸如第7圖的分流器703等的一分流器與諸如第6圖的DAC 600等的一溫度計編碼DAC結合。如第8圖所示，架構800可包含2^j個溫度計編碼區段804，其中j是被輸入到DAC以供轉換為一類比信號的一數位字之位元數。架構800亦可包含一分流器803，該分流器803具有k位元以及一可程式除率。因此，DAC 800是具有j+k位元的二進制。

每一溫度計編碼區段804包含被連接到接地點的一電流源801，且每一電流源801提供具有等於I₀的一值之一電流，其中I₀是最低有效位元(LSB)乘以2^k的值。

如同第6圖，第8圖的該等前2^j-1個電流源801中之每一電流源801也被連接到一對開關802或傳輸閘。該對開關802中之第一開關(例如，第8圖所示的每一對中之最左開關)可讓電流通過各別的電流源801與該DAC的一輸出805之間。該對開關802中之第二開關(例如，第8圖所示的每一對中之最右開關)可讓電流在通過到該DAC的輸出805之前，先通過各別的電流源801與分流器803之間。如第8圖所示，係為第8圖的例子中之最右電流源801的第2^j個電流源只包含一個開關802或傳輸閘，該開關802可讓電流通過該第2^j個電流源與分流器803之間。因此，該第2^j個電流源不被直接連接到第8圖所示的組態中之該DAC的輸出805。

因此，在第8圖的該架構中，當被啟動時，該等區段804中之2^j-1個區段804的該對開關802中之最左開關可讓I₀電流通過到DAC輸出805。當被啟動時，該等區段804中之2^j-1個區段804的最右開關可讓I₀電流通過到分流器803，且可讓分流器803的輸出通過到DAC輸出805。如果一區段的對中沒有任何開關802被啟動，則該區段的I₀電流中實質上沒有任何電流通過到DAC輸出805。對於該等2^j個區段804中之一區段804而言，當被啟動時，對應的開關802可讓I₀電流經由分流器803而通過到DAC輸出805，且沒有直接到該DAC的輸出805之連接。在此種方式下，該等區段804中之2^j-1個區段804可讓0、I₀、或I₀電流的一部分通過到DAC輸出805，其中該一部分取決於分流器803的除率。同樣地，該等2^j個區段804中之一區段804可讓0或I₀電流的一部分通過到DAC輸出805。

分流器803可包含一電流鏡806。如同第7圖的電流鏡706，電流鏡806可包含一第一電晶體807及一第二電晶體808。每一電晶體可以是具有一源極、一汲極、及一閘極之一金屬氧化物半導體場效電晶體(MOSFET)。第一電晶體807的源極809及第二電晶體808的源極810被連接在一起，且被連接到電流源801。第一電晶體807的閘極811及第二電晶體808的閘極812被連接在一起，且被連接到第一電晶體807的汲極813。第一電晶體807有一可程式增益n，其中n大於或等於1。第二電晶體808有一可程式增益m，其中n+m=2^k。如第8圖所示，第一電晶體807的汲極813可被連接到一電源V_dd 815，且該連接可經由一第三電晶體816。因此，I₀的一第一未用部分被分流到電源815，而I₀的一第二使用部分被添加到DAC輸出805。

因此，第二電晶體808的汲極814上之電流是(I₀×m)/(n+m)。換言之，第二電晶體808的汲極814上的電流是I₀的自0至(2^k-1)/2^k之一可程式分數。在此種方式下，電流鏡806將電流I₀分成被第一電晶體807及第二電晶體808的相對增益(relative gain)控制的兩部分。保證該DAC是單調的，這是因為I₀被架構800分割，但是並未被架構800縮放及複製。

因此，一種將DAC 800內之電流分流之方法可包含：將2^j個電流源801中之每一電流源801選擇性地連接到一分流器803的一輸入端817，該分流器803包含有一可程式增益n的一第一電晶體807(其中n大於或等於1)以及有一可程式增益m的一第二電晶體808(其中該m=2^k-n)，分流器803的一輸出端818被連接到該DAC的一輸出節點805，該等2^j個電流源801中之每一電流源801產生具有值I₀的一電流，且分流器803具有一可程式除率d，其中1/d係介於0與1之間；將該等2^j個電流源801中之2^j-1個電流源801選擇性地連接到該DAC的輸出節點805，其中該等2^j個電流源801中之一電流源801不被連接到輸出節點805；以及自分流器803輸出一分流，該分流是I₀×(m/(n+m))。將DAC 800內之電流分流之該方法亦可包含：將第一電晶體807的可程式增益重新配置成一值n_new，其中n_new大於或等於1，且n_new不等於n；將第二電晶體808的可程式增益重新配置成一值m_new，其中m_new=2^k-n_new，且m_new不等於m；以及自分流器803輸出一新的分流，該新的分流是I₀×(m_new/(n_new+m_new))。此外，該方法可進一步包含：針對複數個n_new及m_new的值以及每一n_new及m_new的值(其中m_new+n_new=2^k)而反覆地重新配置第一電晶體807的可程式增益，且反覆地重新配置第二電晶體808的可程式增益。

本發明揭露之標的之前文中述及的版本有已被說明的或對此項技術具有一般知識者易於得知的許多優點。即使如此，在本發明揭露的裝置、系統、或方法之所有版本中，所有這些優點或特徵都不是必要的。

此外，本書面說明提到特定的特徵。應當理解：本說明書中之揭露包括那些特定的特徵之所有可能的組合。例如，當在一特定觀點或實施例之情境中揭露一特定的特徵時，該特徵亦可盡可能地被用於其他觀點及實施例之情境中。

此外，當在本申請案中提到一方法有兩個或更多個被界定的步驟或操作時，可按照任何順序或同時執行該等被界定的步驟或操作，除非上下文排除了那些可能性。

此外，術語"包含"及其語法上的同義詞在本揭露中被用於意指在可供選擇採用之情形下存在有其他組件、特徵、步驟、程序、操作等的項目。例如，"包含"("comprising"or"which comprise")組件A、B、及C之一物品可能只包含組件A、B、及C，或者可能包含組件A、B、及C以及一或多個其他組件。

此外，諸如"右"及"左"等的方向係為了便利而被使用，且被用於參照到各圖式中提供的圖形。但是本發明揭露之標的可具有在實際使用中或不同實施方式中之一些方位。因此，在該等圖式中是垂直的、水平的、右方的、或左方的一特徵在所有的實施方式中可能沒有相同的方位或方向。

雖然為了例證之目的而已示出且說明了本發明的一些特定實施例，但是應當理解：可在不脫離本發明之精神及範圍下，作出各種修改。因此，除了受最後的申請專利範圍之限制外，本發明不應被限制。

Claims

一種具有K位元的二進制除法器電路，該除法器電路包含：一電流鏡，該電流鏡具有一第一電晶體及一第二電晶體，每一電晶體具有一源極，該第一電晶體的源極在電氣上被連接到該第二電晶體的源極，該第一電晶體具有一可程式增益N，其中N大於或等於1，該第二電晶體具有一可程式增益M，其中N加M的和等於2^K，其中K是該除法器電路中之位元數；以及一電流源，該電流源在電氣上被連接到該第一電晶體的源極及該第二電晶體的源極，該電流源被配置成產生一電流I₀。
如申請專利範圍第1項之除法器電路，其中該第一電晶體及該第二電晶體分別進一步具有一閘極及一汲極，其中該第一電晶體的閘極在電氣上被連接到該第二電晶體的閘極，且其中該第一電晶體的閘極及該第二電晶體的閘極在電氣上被連接到該第一電晶體的汲極。
如申請專利範圍第1項之除法器電路，其中該電流源在該電流源的一節點上被連接到該第一電晶體的源極及該第二電晶體的源極，且其中該電流源在該電流源的另一節點上被進一步連接到接地點。
一種被配置成將具有J位元的數位字輸入轉換為類比信號之數位至類比轉換器(DAC)，該DAC包含：2^J個電流源，其中該等2^J個電流源中之每一電流源被配置成產生具有一值I₀的一電流；一輸出節點；具有一可程式除率D的一分流器，其中1/D係介於0與1之間；一第一開關，該第一開關被配置成將該等2^J個電流源中之2^J-1個電流源選擇性地耦合到該輸出節點，其中該等2^J個電流源中之一電流源不被耦合到該輸出節點；以及一第二開關，該第二開關被配置成將該等2^J個電流源中之每一電流源選擇性地耦合到該分流器。
如申請專利範圍第4項之DAC，其中該可程式除率是M/(N+M)，其中N大於或等於1，且M=2^K-N。
如申請專利範圍第4項之DAC，其中該分流器具有K位元，且包含一電流鏡，該電流鏡進一步具有一第一電晶體及一第二電晶體，每一電晶體具有一源極，該第一電晶體的源極在電氣上被連接到該第二電晶體的源極，該第一電晶體具有一可程式增益N，其中N大於或等於1，該第二電晶體具有一可程式增益M，其中M=2^K-N。
如申請專利範圍第6項之DAC，其中該第一電晶體的源極及該第二電晶體的源極界定了一共源極，其中該第一電晶體及該第二電晶體分別進一步具有一閘極及一汲極，其中該第一電晶體的閘極在電氣上被耦合到該第二電晶體的閘極，其中該第一電晶體的閘極及該第二電晶體的閘極在電氣上被耦合到該第一電晶體的汲極，且其中該電流鏡被配置成具有自該第一電晶體及該第二電晶體的該共源極至該第二電晶體的汲極之一電流增益M/(N+M)。
如申請專利範圍第4項之DAC，進一步包含在電氣上被耦合到該第一電晶體的汲極之一電源。
如申請專利範圍第8項之DAC，其中該電源經由一第三電晶體而被耦合到該第一電晶體的汲極。
一種利用具有K位元的可程式電流鏡將電流分流之方法，該方法包含：將產生一電流I₀的一電流源耦合到該電流鏡，該電流鏡具有一第一電晶體及一第二電晶體，每一電晶體具有一源極，該第一電晶體的源極在電氣上被耦合到該第二電晶體的源極，該第一電晶體有一可程式增益，該第二電晶體有一可程式增益；將該第一電晶體的該可程式增益配置成一值N，其中N大於或等於1；將該第二電晶體的該可程式增益配置成一值M，其中M=2^K-N；以及自該可程式電流鏡輸出一分流，該分流是I₀×(M/(N+M))。
如申請專利範圍第10項之方法，進一步包含：將該第一電晶體的該可程式增益重新配置成一值N_new，其中N_new大於或等於1，且N_new不等於N；以及將該第二電晶體的該可程式增益重新配置成一值M_new，其中M_new=2^K-N_new，且M_new不等於M。
如申請專利範圍第11項之方法，進一步包含：針對複數個N_new及M_new的值，而反覆地重新配置該第一電晶體的該可程式增益，且反覆地重新配置該第二電晶體的該可程式增益，其中M_new+N_new=2^K。
一種將被配置成將具有J位元的數位字輸入轉換為類比信號的數位至類比轉換器(DAC)內之電流分流之方法，該方法包含：將2^J個電流源中之每一電流源選擇性地耦合到一分流器的一輸入端，該分流器的一輸出端被耦合到該DAC的一輸出節點，該等2^J個電流源中之每一電流源產生具有一值I₀的一電流，該分流器具有一可程式除率D，其中1/D係介於0與1之間；以及將該等2^J個電流源中之2^J-1個電流源選擇性地耦合到該DAC的該輸出節點，其中該等2^J個電流源中之一電流源不被耦合到該輸出節點。
如申請專利範圍第13項之方法，進一步包含：將該分流器反覆地重新配置成具有另一可程式除率D_new，其中1/D_new係介於0與1之間，且D_new不等於D；然後將該等2^J個電流源中之每一電流源再度選擇性地耦合到該分流器的該輸入端；以及將該等2^J個電流源中之2^J-1個電流源再度選擇性地耦合到該DAC的該輸出節點，其中該等2^J個電流源中之一電流源不被耦合到該輸出節點。
如申請專利範圍第13項之方法，其中該可程式除率D是M/(N+M)，其中N大於或等於1，且M=2^K-N。
如申請專利範圍第15項之方法，進一步包含：將該分流器重新配置成具有另一可程式除率M_new/(N_new+M_new)，其中N_new大於或等於1，N_new不等於N，且M_new=2^K-N_new；然後將該等2^J個電流源中之每一電流源再度選擇性地耦合到該分流器的該輸入端；以及將該等2^J個電流源中之2^J-1個電流源再度選擇性地耦合到該DAC的該輸出節點，其中該等2^J個電流源中之一電流源不被耦合到該輸出節點。
如申請專利範圍第16項之方法，進一步包含：針對複數個N_new及M_new的值而反覆地重新配置該分流器，其中M_new+N_new=2^K。
如申請專利範圍第13項之方法，其中該分流器包含有一可程式增益N的一第一電晶體以及有一可程式增益M的一第二電晶體，N大於或等於1，M=2^K-N，該方法進一步包含：自該分流器輸出一分流，該分流是I₀×(M/(N+M))。
如申請專利範圍第18項之方法，進一步包含：將該第一電晶體的該可程式增益重新配置成一值N_new，其中N_new大於或等於1，且N_new不等於N；將該第二電晶體的該可程式增益重新配置成一值M_new，其中M_new=2^K-N_new，且M_new不等於M；以及自該分流器輸出一新的分流，該新的分流是I₀× (M_new/(N_new+M_new))。
如申請專利範圍第19項之方法，進一步包含：針對複數個N_new及M_new的值，而反覆地重新配置該第一電晶體的該可程式增益，且反覆地重新配置該第二電晶體的該可程式增益，其中M_new+N_new=2^K。