JP3420946B2 - 利得制御装置及び利得制御方法 - Google Patents
利得制御装置及び利得制御方法Info
- Publication number
- JP3420946B2 JP3420946B2 JP23659898A JP23659898A JP3420946B2 JP 3420946 B2 JP3420946 B2 JP 3420946B2 JP 23659898 A JP23659898 A JP 23659898A JP 23659898 A JP23659898 A JP 23659898A JP 3420946 B2 JP3420946 B2 JP 3420946B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- gain control
- gain
- current
- equation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、例えば移動体通信
システムの送受信機に用いて好適な利得制御装置と利得
制御方法、及び、その利得制御装置を具備する携帯端末
装置や基地局装置に関し、特に、利得制御特性の温度依
存性をほぼ零にしたものである。
システムの送受信機に用いて好適な利得制御装置と利得
制御方法、及び、その利得制御装置を具備する携帯端末
装置や基地局装置に関し、特に、利得制御特性の温度依
存性をほぼ零にしたものである。
【0002】
【従来の技術】移動体通信の送受信機では、送信出力制
御などのために利得制御装置が用いられている。
御などのために利得制御装置が用いられている。
【0003】図8には、従来の利得制御装置に用いられ
ている可変利得装置の回路を示している。入力電圧Vi
dはトランジスタ101、111の各ベース(Vin端子)と
トランジスタ102、112の各ベース(Vinx端子)との
間に入力される。トランジスタ101、102の各エミッタ
は、抵抗183を介して接続され、電流源181、182を介し
て接地されており、また、トランジスタ111、112の各エ
ミッタは、抵抗193を介して接続され、電流源191、192
を介して接地されている。トランジスタ103、104の各エ
ミッタはトランジスタ101のコレクタに接続されてお
り、トランジスタ105、106の各エミッタは102のコレク
タに接続され、トランジスタ113、114の各エミッタはト
ランジスタ111のコレクタに接続され、トランジスタ11
5、116の各エミッタは112のコレクタに接続されてい
る。また、利得制御電圧Vcdはトランジスタ103、10
6、114、115の各ベース(Vc端子)及びトランジスタ1
04、105、113、116の各ベース(Vcx端子)との間に
入力されている。さらに、トランジスタ103、113の各コ
レクタ(Voutx端子)は抵抗171を介して電源に接
続され、トランジスタ106、116の各コレクタ(Vout
端子)は抵抗172を介して電源に接続されている。トラ
ンジスタ104、105、114、115の各コレクタは電源に接続
されており、トランジスタ113、116の各コレクタ間から
出力電圧Vodが出力される。
ている可変利得装置の回路を示している。入力電圧Vi
dはトランジスタ101、111の各ベース(Vin端子)と
トランジスタ102、112の各ベース(Vinx端子)との
間に入力される。トランジスタ101、102の各エミッタ
は、抵抗183を介して接続され、電流源181、182を介し
て接地されており、また、トランジスタ111、112の各エ
ミッタは、抵抗193を介して接続され、電流源191、192
を介して接地されている。トランジスタ103、104の各エ
ミッタはトランジスタ101のコレクタに接続されてお
り、トランジスタ105、106の各エミッタは102のコレク
タに接続され、トランジスタ113、114の各エミッタはト
ランジスタ111のコレクタに接続され、トランジスタ11
5、116の各エミッタは112のコレクタに接続されてい
る。また、利得制御電圧Vcdはトランジスタ103、10
6、114、115の各ベース(Vc端子)及びトランジスタ1
04、105、113、116の各ベース(Vcx端子)との間に
入力されている。さらに、トランジスタ103、113の各コ
レクタ(Voutx端子)は抵抗171を介して電源に接
続され、トランジスタ106、116の各コレクタ(Vout
端子)は抵抗172を介して電源に接続されている。トラ
ンジスタ104、105、114、115の各コレクタは電源に接続
されており、トランジスタ113、116の各コレクタ間から
出力電圧Vodが出力される。
【0004】次に、図8に示した回路の動作を説明す
る。入力電圧Vidが与えられ、トランジスタ101のコ
レクタ電流が+△I1となり、トランジスタ102のコレ
クタ電流が−△I1となるとする。ここで、△I1は、
抵抗183の抵抗値をRE1とすると、(式1)で表され
る。 △I1=Vid/(2VT/I1+RE1) (式1) ここで、I1は電流源181、182の各電流値であり、VT
は熱電圧であり、VTは(式2)で与えられる。 VT=kT/q (式2) ここで、kはボルツマン定数、Tは絶対温度、qは電荷
量である。
る。入力電圧Vidが与えられ、トランジスタ101のコ
レクタ電流が+△I1となり、トランジスタ102のコレ
クタ電流が−△I1となるとする。ここで、△I1は、
抵抗183の抵抗値をRE1とすると、(式1)で表され
る。 △I1=Vid/(2VT/I1+RE1) (式1) ここで、I1は電流源181、182の各電流値であり、VT
は熱電圧であり、VTは(式2)で与えられる。 VT=kT/q (式2) ここで、kはボルツマン定数、Tは絶対温度、qは電荷
量である。
【0005】△I1は利得制御電圧Vcdに応じて、ト
ランジスタ103から106によって電流分割される。トラン
ジスタ103のコレクタ電流を△I1aとすると、△I1
aは(式3)で表される。 △I1a=M△I1/(1+M) (式3) ここで、Mは(式4)で表される。 M=exp(Vcd/VT) (式4)
ランジスタ103から106によって電流分割される。トラン
ジスタ103のコレクタ電流を△I1aとすると、△I1
aは(式3)で表される。 △I1a=M△I1/(1+M) (式3) ここで、Mは(式4)で表される。 M=exp(Vcd/VT) (式4)
【0006】同様にして、トランジスタ106のコレクタ
電流を△I1bとすると、△I1bは(式5)で表され
る。 △I1b=−△I1a (式5)
電流を△I1bとすると、△I1bは(式5)で表され
る。 △I1b=−△I1a (式5)
【0007】同様にして、入力電圧Vidが与えられ、
トランジスタ111のコレクタ電流が+△I2となり、ト
ランジスタ112のコレクタ電流が−△I2となるとす
る。ここで、△I2は、抵抗193の抵抗値をRE2とす
ると、(式6)で表される。 △I2=Vid/(2VT/I2+RE2) (式6) ここで、I2は電流源191、192の各電流値であり、VT
は熱電圧である。
トランジスタ111のコレクタ電流が+△I2となり、ト
ランジスタ112のコレクタ電流が−△I2となるとす
る。ここで、△I2は、抵抗193の抵抗値をRE2とす
ると、(式6)で表される。 △I2=Vid/(2VT/I2+RE2) (式6) ここで、I2は電流源191、192の各電流値であり、VT
は熱電圧である。
【0008】△I2は、利得制御電圧Vcdに応じて、
トランジスタ113から116によって電流分割される。トラ
ンジスタ113のコレクタ電流を△I2aとすると、△I
2aは(式7)で表される。 △I2a=△I2/(1+M) (式7)
トランジスタ113から116によって電流分割される。トラ
ンジスタ113のコレクタ電流を△I2aとすると、△I
2aは(式7)で表される。 △I2a=△I2/(1+M) (式7)
【0009】同様にして、トランジスタ116のコレクタ
電流を△I2bとすると、△I2bは(式8)で表され
る。 △I2b=−△I2a (式8)
電流を△I2bとすると、△I2bは(式8)で表され
る。 △I2b=−△I2a (式8)
【0010】出力電圧Vodは、抵抗171、172の各抵抗
値をRLとすると、(式9)で表される。 Vod=RL{(△I1a+△I2a)−(△I1b+△I2b)} (式9)
値をRLとすると、(式9)で表される。 Vod=RL{(△I1a+△I2a)−(△I1b+△I2b)} (式9)
【0011】(式9)に(式3)、(式5)、(式7)
及び(式8)を代入して整理すると、(式10)が得ら
れる。 Vod=2RL(M△I1+△I2)/(1+M) (式10)
及び(式8)を代入して整理すると、(式10)が得ら
れる。 Vod=2RL(M△I1+△I2)/(1+M) (式10)
【0012】(式10)に(式1)、(式6)を代入し
て整理すると、利得G(=Vod/Vid)を表す(式
11)が得られる。 G=RL(M・gm1+gm2)/(1+M) (式11) ただし、gm1、gm2はそれぞれ(式12)、(式1
3)で与えらえる。 gm1=1/(VT/I1+RE1/2) (式12) gm2=1/(VT/I2+RE2/2) (式13)
て整理すると、利得G(=Vod/Vid)を表す(式
11)が得られる。 G=RL(M・gm1+gm2)/(1+M) (式11) ただし、gm1、gm2はそれぞれ(式12)、(式1
3)で与えらえる。 gm1=1/(VT/I1+RE1/2) (式12) gm2=1/(VT/I2+RE2/2) (式13)
【0013】Mは、(式4)に示すように、利得制御電
圧Vcdの項を含んでおり、利得Gを利得制御電圧Vc
dに対して変化させることができる。
圧Vcdの項を含んでおり、利得Gを利得制御電圧Vc
dに対して変化させることができる。
【0014】今、gm1>>gm2とする。このとき最
大ゲインGmaxは、Vcd>>0の場合であり、この
とき(式4)からMは無限大に収束し、(式11)か
ら、Gmaxは(式14)となる。 Gmax=RL・gm1 (式14)
大ゲインGmaxは、Vcd>>0の場合であり、この
とき(式4)からMは無限大に収束し、(式11)か
ら、Gmaxは(式14)となる。 Gmax=RL・gm1 (式14)
【0015】同様に、最小ゲインGminは、Vcd<
<0の場合であり、このとき(式4)からMは零に収束
し、(式12)から、Gminは(式15)となる。 Gmin=RL・gm2 (式15)
<0の場合であり、このとき(式4)からMは零に収束
し、(式12)から、Gminは(式15)となる。 Gmin=RL・gm2 (式15)
【0016】利得制御幅△Gは、GmaxとGminと
の比で表され、(式16)のようになる。 △G=Gmax/Gmin=gm1/gm2 (式16)
の比で表され、(式16)のようになる。 △G=Gmax/Gmin=gm1/gm2 (式16)
【0017】図11にI1=1mA、I2=0.1m
A、RE1=100Ω、RE2=1kΩ、RL=500
Ωとした場合の常温での利得制御特性を示している。
A、RE1=100Ω、RE2=1kΩ、RL=500
Ωとした場合の常温での利得制御特性を示している。
【0018】
【発明が解決しようとする課題】ところが、(式11)
で与えられる利得Gは、温度に依存する変数として、M
やgm1(gm2)を含んでいる。さらに、図8の可変
利得装置を集積回路化したとすると、集積回路内部の抵
抗は温度係数を持つため、(式11)のRLも温度に依
存する変数となる。
で与えられる利得Gは、温度に依存する変数として、M
やgm1(gm2)を含んでいる。さらに、図8の可変
利得装置を集積回路化したとすると、集積回路内部の抵
抗は温度係数を持つため、(式11)のRLも温度に依
存する変数となる。
【0019】これらの温度に依存する変数のうち、(式
12)、(式13)で与えられるgm1、gm2につい
ては、電流源181、182、191及び192の電流値をVT/R
比例になるように設定することで、gm1、gm2の温
度特性をR比例、すなわち抵抗の温度係数を持つように
設定することは容易であるため、(式11)のRLの温
度係数と打ち消し合うように設定できる。そして、(式
4)で与えられるMは、Vcd=0のときに限り、常に
M=1となり、温度特性を持たないため、Vcd=0の
時に限り、利得Gは温度に依存しないで一定となる図1
2のような特性を示す。
12)、(式13)で与えられるgm1、gm2につい
ては、電流源181、182、191及び192の電流値をVT/R
比例になるように設定することで、gm1、gm2の温
度特性をR比例、すなわち抵抗の温度係数を持つように
設定することは容易であるため、(式11)のRLの温
度係数と打ち消し合うように設定できる。そして、(式
4)で与えられるMは、Vcd=0のときに限り、常に
M=1となり、温度特性を持たないため、Vcd=0の
時に限り、利得Gは温度に依存しないで一定となる図1
2のような特性を示す。
【0020】Vcd=0(M=1)のときのゲインG0
は、(式11)から(式17)で与えられる。 G0=RL(gm1+gm2)/2 (式17) (式17)はgm1>>gm2とすると、(式18)の
ように近似できる。 G0=RL・gm1/2=Gmax/2 (式18)
は、(式11)から(式17)で与えられる。 G0=RL(gm1+gm2)/2 (式17) (式17)はgm1>>gm2とすると、(式18)の
ように近似できる。 G0=RL・gm1/2=Gmax/2 (式18)
【0021】すなわち、G0は最大ゲインGmaxから
約6dB低下した点となる。よって、図12に示すよう
に利得可変幅を約20dB確保する例では、高ゲインで
の温度特性の変動と比較すると、低ゲインでの温度特性
の変動が大きくなっている。
約6dB低下した点となる。よって、図12に示すよう
に利得可変幅を約20dB確保する例では、高ゲインで
の温度特性の変動と比較すると、低ゲインでの温度特性
の変動が大きくなっている。
【0022】ところで、CDMA(Code Division Mult
iple Access)に代表されるような通信方式に使用され
る送受信機には80〜90dBの利得制御幅を持ち、か
つ、直線性に優れた利得制御特性が要求されている。そ
のため、図8に示した可変利得装置を複数段に継続接続
し、各段の可変利得装置の利得制御電圧にオフセット電
圧を与えて、各段の可変利得装置の利得制御幅を適当に
重ね合わせることで、より広い利得制御幅を持ち、直線
性に優れた利得制御特性が得られるようにしている。
iple Access)に代表されるような通信方式に使用され
る送受信機には80〜90dBの利得制御幅を持ち、か
つ、直線性に優れた利得制御特性が要求されている。そ
のため、図8に示した可変利得装置を複数段に継続接続
し、各段の可変利得装置の利得制御電圧にオフセット電
圧を与えて、各段の可変利得装置の利得制御幅を適当に
重ね合わせることで、より広い利得制御幅を持ち、直線
性に優れた利得制御特性が得られるようにしている。
【0023】この場合の総合利得GTは(式19)で表
される。 GT=G1・G2・G3・G4・G5 (式19) ここで、Gn(nは1から5の整数)は、(式11)か
ら、(式20)で表される。 Gn=RL(Mn・gm1+gm2)/(1+Mn) (式20) ただし、Mn(nは1から5の整数)は(式21)で表
される。 Mn=exp{(Vcd+Voffn)/VT} (式21)
される。 GT=G1・G2・G3・G4・G5 (式19) ここで、Gn(nは1から5の整数)は、(式11)か
ら、(式20)で表される。 Gn=RL(Mn・gm1+gm2)/(1+Mn) (式20) ただし、Mn(nは1から5の整数)は(式21)で表
される。 Mn=exp{(Vcd+Voffn)/VT} (式21)
【0024】図8に示した可変利得装置において、回路
定数をI1=1mA、I2=0.1mA、RE1=10
0Ω、RE2=1kΩ、RL=500Ωとしたものを5
段継続接続し、各段のオフセット電圧Voffnを
{0.1×(n―3)}V(nは1から5の整数)とし
た場合の常温での利得制御特性を図13に示し、温度特
性を図14に示す。
定数をI1=1mA、I2=0.1mA、RE1=10
0Ω、RE2=1kΩ、RL=500Ωとしたものを5
段継続接続し、各段のオフセット電圧Voffnを
{0.1×(n―3)}V(nは1から5の整数)とし
た場合の常温での利得制御特性を図13に示し、温度特
性を図14に示す。
【0025】しかしながら、図14に示すように、温度
特性は、高ゲインでの温度特性の変動と比較して低ゲイ
ンでの温度特性の変動が大きくなるという影響がさらに
顕著に現れる。この問題を緩和する方法として、特開平
8−46463号公報では、利得制御電圧Vcdに温度
特性を持たない補正電圧を加えて、温度に依存 しない
点を、最大ゲインGmaxから約6dB低下した点では
なく、最大ゲインGmaxと最小ゲインGminとの中
点(センターゲイン)にシフトすることにより、高ゲイ
ンでの温度特性の変動と低ゲインでの温度特性の変動と
を同一にすることで、温度特性の変動を低減している。
しかしながら、システムからさらに厳しい温度特性が要
求された場合に応えられない可能性がある。
特性は、高ゲインでの温度特性の変動と比較して低ゲイ
ンでの温度特性の変動が大きくなるという影響がさらに
顕著に現れる。この問題を緩和する方法として、特開平
8−46463号公報では、利得制御電圧Vcdに温度
特性を持たない補正電圧を加えて、温度に依存 しない
点を、最大ゲインGmaxから約6dB低下した点では
なく、最大ゲインGmaxと最小ゲインGminとの中
点(センターゲイン)にシフトすることにより、高ゲイ
ンでの温度特性の変動と低ゲインでの温度特性の変動と
を同一にすることで、温度特性の変動を低減している。
しかしながら、システムからさらに厳しい温度特性が要
求された場合に応えられない可能性がある。
【0026】本発明は、こうした課題を解決するもので
あり、利得制御特性の温度依存性をほぼ零にすることが
できる利得制御装置を提供し、また、その利得制御方法
を提供し、さらに、厳しい温度特性の要求に応えること
ができる携帯端末装置及び基地局装置を提供することを
目的としている。
あり、利得制御特性の温度依存性をほぼ零にすることが
できる利得制御装置を提供し、また、その利得制御方法
を提供し、さらに、厳しい温度特性の要求に応えること
ができる携帯端末装置及び基地局装置を提供することを
目的としている。
【0027】
【課題を解決するための手段】そこで、本発明では、複
数段に継続接続された可変利得装置にオフセット電圧を
加えた利得制御電圧を与えて、利得制御幅を広げ、利得
制御特性の直線性を拡張する場合に、この利得制御特性
の温度依存性が、(式21)におけるMnの温度依存性
に支配されることから、利得制御電圧Vcdとオフセッ
ト電圧Voffnとを加えた電圧、(Vcd+Voff
n)の温度特性をVT比例に設定することで、利得制御
特性の温度依存性をほぼ零にしている。
数段に継続接続された可変利得装置にオフセット電圧を
加えた利得制御電圧を与えて、利得制御幅を広げ、利得
制御特性の直線性を拡張する場合に、この利得制御特性
の温度依存性が、(式21)におけるMnの温度依存性
に支配されることから、利得制御電圧Vcdとオフセッ
ト電圧Voffnとを加えた電圧、(Vcd+Voff
n)の温度特性をVT比例に設定することで、利得制御
特性の温度依存性をほぼ零にしている。
【0028】
【0029】
【発明の実施の形態】本発明の請求項1に記載の発明
は、利得制御端子に与えられる利得制御電圧により利得
を可変する複数の可変利得装置と、この複数の可変利得
装置の各利得制御端子に利得制御電圧を与える利得制御
電圧印加装置と、この複数の可変利得装置に印加される
各利得制御電圧に対して、互いに異なるオフセット電圧
を与えるオフセット電圧印加装置とを設け、複数の可変
利得装置を継続接続した利得制御装置において、この利
得制御電圧とオフセット電圧とを加えた電圧は、外部の
利得制御電圧で制御される電圧制御電流源が出力する電
流に、オフセット電圧を設定するための電流源が出力す
る電流を加えた合成電流を抵抗に流すことで発生させる
ものであり、前記合成電流が熱電圧の温度係数に比例
し、前記抵抗の温度係数に反比例するように構成するこ
とで、前記利得制御電圧と前記オフセット電圧とを加え
た電圧が熱電圧と同等の温度係数を持つようにしたもの
であり、広い利得制御幅を持ち、直線性に優れた利得制
御特性を持つとともに、利得の温度依存性をほぼ零にす
ることができる。
は、利得制御端子に与えられる利得制御電圧により利得
を可変する複数の可変利得装置と、この複数の可変利得
装置の各利得制御端子に利得制御電圧を与える利得制御
電圧印加装置と、この複数の可変利得装置に印加される
各利得制御電圧に対して、互いに異なるオフセット電圧
を与えるオフセット電圧印加装置とを設け、複数の可変
利得装置を継続接続した利得制御装置において、この利
得制御電圧とオフセット電圧とを加えた電圧は、外部の
利得制御電圧で制御される電圧制御電流源が出力する電
流に、オフセット電圧を設定するための電流源が出力す
る電流を加えた合成電流を抵抗に流すことで発生させる
ものであり、前記合成電流が熱電圧の温度係数に比例
し、前記抵抗の温度係数に反比例するように構成するこ
とで、前記利得制御電圧と前記オフセット電圧とを加え
た電圧が熱電圧と同等の温度係数を持つようにしたもの
であり、広い利得制御幅を持ち、直線性に優れた利得制
御特性を持つとともに、利得の温度依存性をほぼ零にす
ることができる。
【0030】
【0031】
【0032】請求項2に記載の発明は、利得制御電圧に
応じて利得を可変する複数の可変利得装置を継続接続し
た利得制御装置の利得制御方法において、複数の可変利
得装置の各々に、共通の利得制御電圧と互いに異なるオ
フセット電圧とを加えた電圧は、外部の利得制御電圧で
制御される電圧制御電流源から出力する電流に、オフセ
ット電圧を設定するための電流源から出力する電流を加
えた合成電流を前記抵抗に流すことで発生させるもので
あり、前記合成電流が熱電圧の温度係数に比例し、抵抗
の温度係数に反比例するように構成することで、前記利
得制御電圧と前記オフセット電圧とを加えた電圧に熱電
圧と同等の温度係数を持たせて与えるようにしたもので
あり、広い利得制御幅を持ち、優れた直線性を持つ利得
制御特性の温度依存性をほぼ零にすることができる。
応じて利得を可変する複数の可変利得装置を継続接続し
た利得制御装置の利得制御方法において、複数の可変利
得装置の各々に、共通の利得制御電圧と互いに異なるオ
フセット電圧とを加えた電圧は、外部の利得制御電圧で
制御される電圧制御電流源から出力する電流に、オフセ
ット電圧を設定するための電流源から出力する電流を加
えた合成電流を前記抵抗に流すことで発生させるもので
あり、前記合成電流が熱電圧の温度係数に比例し、抵抗
の温度係数に反比例するように構成することで、前記利
得制御電圧と前記オフセット電圧とを加えた電圧に熱電
圧と同等の温度係数を持たせて与えるようにしたもので
あり、広い利得制御幅を持ち、優れた直線性を持つ利得
制御特性の温度依存性をほぼ零にすることができる。
【0033】請求項3に記載の発明は、請求項1の利得
制御装置において、複数の差動増幅器の入力電圧に対し
て互いに異なるオフセット電圧を与え、複数の差動増幅
器の出力電流を合成することで、前記電圧制御電流源を
生成するようにしている。請求項4に記載の発明は、請
求項2の利得制御方法において、複数の差動増幅器の入
力電圧に対して互いに異なるオフセット電圧を与え、複
数の差動増幅器の出力電流を合成することで、前記電圧
制御電流源を生成するようにしている。
制御装置において、複数の差動増幅器の入力電圧に対し
て互いに異なるオフセット電圧を与え、複数の差動増幅
器の出力電流を合成することで、前記電圧制御電流源を
生成するようにしている。請求項4に記載の発明は、請
求項2の利得制御方法において、複数の差動増幅器の入
力電圧に対して互いに異なるオフセット電圧を与え、複
数の差動増幅器の出力電流を合成することで、前記電圧
制御電流源を生成するようにしている。
【0034】請求項5に記載の発明は、請求項1の利得
制御装置において、複数の差動増幅器の入力電圧をディ
ジタル信号により制御することで、前記電圧制御電流源
を生成するようにしたものであり、素子バラツキなどの
影響を受けにくくすることができる。請求項6に記載の
発明は、請求項2の利得制御方法において、複数の差動
増幅器の入力電圧をディジタル信号により制御すること
で、前記電圧制御電流源を生成するようにしたものであ
り、素子バラツキなどの影響を受けにくくすることがで
きる。
制御装置において、複数の差動増幅器の入力電圧をディ
ジタル信号により制御することで、前記電圧制御電流源
を生成するようにしたものであり、素子バラツキなどの
影響を受けにくくすることができる。請求項6に記載の
発明は、請求項2の利得制御方法において、複数の差動
増幅器の入力電圧をディジタル信号により制御すること
で、前記電圧制御電流源を生成するようにしたものであ
り、素子バラツキなどの影響を受けにくくすることがで
きる。
【0035】請求項7に記載の発明は、請求項1、3ま
たは5のいずれかに記載の利得制御装置を携帯端末装置
に持たせたものであり、通信システムの厳しい温度特性
の要求に応え得る携帯端末装置を構成することができ
る。
たは5のいずれかに記載の利得制御装置を携帯端末装置
に持たせたものであり、通信システムの厳しい温度特性
の要求に応え得る携帯端末装置を構成することができ
る。
【0036】請求項8に記載の発明は、請求項1、3ま
たは5のいずれかに記載の利得制御装置を基地局装置に
持たせたものであり、通信システムの厳しい温度特性の
要求に応え得る基地局装置を構成することができる。
たは5のいずれかに記載の利得制御装置を基地局装置に
持たせたものであり、通信システムの厳しい温度特性の
要求に応え得る基地局装置を構成することができる。
【0037】請求項9に記載の発明は、請求項7の携帯
端末装置と請求項8の基地局装置とで通信システムを構
成したものであり、携帯端末装置と基地局装置との間
で、安定した、高品質な通信を行なうことが可能とな
る。
端末装置と請求項8の基地局装置とで通信システムを構
成したものであり、携帯端末装置と基地局装置との間
で、安定した、高品質な通信を行なうことが可能とな
る。
【0038】以下、本発明の実施の形態について、図面
を用いて説明する。
を用いて説明する。
【0039】(第1の実施形態)本発明の第1実施形態
における利得制御装置を図1に示す。可変利得装置1の
利得制御端子Vc、Vcxには、利得制御電圧印加装置
2が接続されており、利得制御電圧印加装置2によって
利得制御電圧Vcdから変換された実利得制御電圧Vc
d0が与えられている。なお、可変利得装置1は図8の
可変利得装置と同一のものである。
における利得制御装置を図1に示す。可変利得装置1の
利得制御端子Vc、Vcxには、利得制御電圧印加装置
2が接続されており、利得制御電圧印加装置2によって
利得制御電圧Vcdから変換された実利得制御電圧Vc
d0が与えられている。なお、可変利得装置1は図8の
可変利得装置と同一のものである。
【0040】利得制御電圧印加装置2の回路例を図2に
示す。利得制御電圧Vcdにより制御される電圧制御電
流源13は、2出力カレントミラー回路11の入力端子IN
に接続されている。カレントミラー回路11の第1の出力
端子OUT1は、電流源14と温度係数補正用カレントミ
ラー回路12の出力端子OUTと抵抗16とに接続されてい
る。カレントミラー回路11の第2の出力端子OUT2
は、利得制御電圧Vcdにより制御される電圧制御電流
源15と温度係数補正用カレントミラー回路12の入力端子
INとに接続されている。抵抗16に発生する電圧が可変
利得装置1の実利得制御電圧Vcd0となる。
示す。利得制御電圧Vcdにより制御される電圧制御電
流源13は、2出力カレントミラー回路11の入力端子IN
に接続されている。カレントミラー回路11の第1の出力
端子OUT1は、電流源14と温度係数補正用カレントミ
ラー回路12の出力端子OUTと抵抗16とに接続されてい
る。カレントミラー回路11の第2の出力端子OUT2
は、利得制御電圧Vcdにより制御される電圧制御電流
源15と温度係数補正用カレントミラー回路12の入力端子
INとに接続されている。抵抗16に発生する電圧が可変
利得装置1の実利得制御電圧Vcd0となる。
【0041】次に、図2に示した回路の動作について説
明する。電圧制御電流源13は、利得制御電圧Vcdが入
力されると、(Vcdmax−Vcd)の電圧値に比例
し(VcdmaxはVcdの最大値)、かつ1/R比例
の電流を出力する。このような特性を持つ電流は、電圧
(Vcdmax−Vcd)を、温度特性をもつ抵抗に与
えることで容易に得ることができる。電圧制御電流源13
の電流値IRは、抵抗の温度係数を+α(α>0)とす
ると、常温での抵抗値をRA、常温からの温度変化を△
Tとすると、(式22)で表される。 IR=(Vcdmax−Vcd)/{RA(1+α△T)} (式22)
明する。電圧制御電流源13は、利得制御電圧Vcdが入
力されると、(Vcdmax−Vcd)の電圧値に比例
し(VcdmaxはVcdの最大値)、かつ1/R比例
の電流を出力する。このような特性を持つ電流は、電圧
(Vcdmax−Vcd)を、温度特性をもつ抵抗に与
えることで容易に得ることができる。電圧制御電流源13
の電流値IRは、抵抗の温度係数を+α(α>0)とす
ると、常温での抵抗値をRA、常温からの温度変化を△
Tとすると、(式22)で表される。 IR=(Vcdmax−Vcd)/{RA(1+α△T)} (式22)
【0042】電流源14は、常温で(Vcdmax/R
A)の電流源を持ち、かつ、VT/R比例の電流を出力
する。このような特性を持つ電流は、通称バンドギャッ
プ回路と呼ばれる回路により容易に得ることができる。
電流源14の電流値IVTRは、熱電圧の温度係数を+β
(β>0;約+3300ppm)とすると、(式23)
で表される。 IVTR={Vcdmax(1+β△T)}/{RA(1+α△T)} (式23)
A)の電流源を持ち、かつ、VT/R比例の電流を出力
する。このような特性を持つ電流は、通称バンドギャッ
プ回路と呼ばれる回路により容易に得ることができる。
電流源14の電流値IVTRは、熱電圧の温度係数を+β
(β>0;約+3300ppm)とすると、(式23)
で表される。 IVTR={Vcdmax(1+β△T)}/{RA(1+α△T)} (式23)
【0043】カレントミラー回路11の入力端子INに流
れる電流と第1の出力端子OUT1に流れる電流との比
を1に設定すれば、カレントミラー回路11の入力端子I
Nに電流値IRの電流が流れるので、カレントミラー回
路11の第1の出力端子OUT1からは電流値IRの電流
が流れる。よって、図2のA点から流れ出す電流IOU
TAの電流値は、(IVTR−IR)となり、(式2
2)、(式23)から(式24)で表される。 IOUTA=(Vcd+Vcdmax・β△T)/{RA(1+α△T)} (式24)
れる電流と第1の出力端子OUT1に流れる電流との比
を1に設定すれば、カレントミラー回路11の入力端子I
Nに電流値IRの電流が流れるので、カレントミラー回
路11の第1の出力端子OUT1からは電流値IRの電流
が流れる。よって、図2のA点から流れ出す電流IOU
TAの電流値は、(IVTR−IR)となり、(式2
2)、(式23)から(式24)で表される。 IOUTA=(Vcd+Vcdmax・β△T)/{RA(1+α△T)} (式24)
【0044】電圧制御電流源15は、利得制御電圧Vcd
が入力されると、(Vcdmax−Vcd)の電圧値に
比例し、かつ、温度に依存しない電力を出力する。この
ような特性を持つ電力は、電圧(Vcdmax−Vc
d)を温度特性を持たない抵抗に与えることで容易に得
ることができる。電圧制御電流源15の電流値I0は、抵
抗値をRAとすると、(式25)で表される。 I0=(Vcdmax−Vcd)/RA (式25)
が入力されると、(Vcdmax−Vcd)の電圧値に
比例し、かつ、温度に依存しない電力を出力する。この
ような特性を持つ電力は、電圧(Vcdmax−Vc
d)を温度特性を持たない抵抗に与えることで容易に得
ることができる。電圧制御電流源15の電流値I0は、抵
抗値をRAとすると、(式25)で表される。 I0=(Vcdmax−Vcd)/RA (式25)
【0045】カレントミラー回路11の入力端子INに流
れる電流と第2の出力端子OUT2に流れる電流との比
を1に設定すれば、カレントミラー回路11の入力端子I
Nに電流値IRの電流が流れるので、カレントミラー回
路11の第2の出力端子OUT2からは電流値IRの電流
が流れる。よって、図2のB点から流れ出す電流IOU
TBの電流値は、(I0−IR)となり、(式22)、
(式25)から(式26)で表される。 IOUTB={(Vcdmax−Vcd)α△T/{RA(1+α△T)} (式26)
れる電流と第2の出力端子OUT2に流れる電流との比
を1に設定すれば、カレントミラー回路11の入力端子I
Nに電流値IRの電流が流れるので、カレントミラー回
路11の第2の出力端子OUT2からは電流値IRの電流
が流れる。よって、図2のB点から流れ出す電流IOU
TBの電流値は、(I0−IR)となり、(式22)、
(式25)から(式26)で表される。 IOUTB={(Vcdmax−Vcd)α△T/{RA(1+α△T)} (式26)
【0046】温度係数補正用カレントミラー回路12の入
力端子INに流れる電流と出力端子OUTに流れる電流
との比を(β/α)に設定すれば、温度係数補正用カレ
ントミラー回路12の入力端子INに電流値IOUTBの
電流が流れるので、出力端子OUTから流れ出す電流I
OUTCの電流値は、(β/α)IOUTBとなり、
(式27)で表される。 IOUTC={(Vcdmax−Vcd)β△T/{RA(1+α△T)} (式27)
力端子INに流れる電流と出力端子OUTに流れる電流
との比を(β/α)に設定すれば、温度係数補正用カレ
ントミラー回路12の入力端子INに電流値IOUTBの
電流が流れるので、出力端子OUTから流れ出す電流I
OUTCの電流値は、(β/α)IOUTBとなり、
(式27)で表される。 IOUTC={(Vcdmax−Vcd)β△T/{RA(1+α△T)} (式27)
【0047】よって、抵抗16に流れ出す電流IOUTの
電流値は、(IOUTA−IOUTC)となり、(式2
4)、(式27)から(式28)で表される。 IOUT={Vcd(1+β△T)}/{RA(1+α△T)} (式28)
電流値は、(IOUTA−IOUTC)となり、(式2
4)、(式27)から(式28)で表される。 IOUT={Vcd(1+β△T)}/{RA(1+α△T)} (式28)
【0048】電流IOUTが抵抗16に流れることによっ
て得られる実利得制御電圧Vcd0は、抵抗16の温度係
数を+α(α>0)、常温での抵抗値をRAとすると、
抵抗16の抵抗値はRA(1+α△T)で表されるため、
(式29)で表される。 Vcd0=Vcd(1+β△T) (式29) よって、実利得制御電圧Vcd0をVT比例に設定する
ことができる。
て得られる実利得制御電圧Vcd0は、抵抗16の温度係
数を+α(α>0)、常温での抵抗値をRAとすると、
抵抗16の抵抗値はRA(1+α△T)で表されるため、
(式29)で表される。 Vcd0=Vcd(1+β△T) (式29) よって、実利得制御電圧Vcd0をVT比例に設定する
ことができる。
【0049】その結果、(式4)のMの温度依存性がほ
ぼ零になるため、このMの温度依存性によって支配され
る可変利得装置1の利得制御特性の温度依存性がほぼ零
になる。
ぼ零になるため、このMの温度依存性によって支配され
る可変利得装置1の利得制御特性の温度依存性がほぼ零
になる。
【0050】可変利得装置1(図8と同一)の回路定数
をI1=1mA、I2=0.1mA、RE1=100
Ω、RE2=1kΩ、RL=500Ωとし、実利得制御
電圧Vcd0を与えた場合の利得制御特性を図9に示し
ている。図12と比較して、利得制御特性の温度依存性
がほぼ零となり、大幅に改善されていることが分かる。
をI1=1mA、I2=0.1mA、RE1=100
Ω、RE2=1kΩ、RL=500Ωとし、実利得制御
電圧Vcd0を与えた場合の利得制御特性を図9に示し
ている。図12と比較して、利得制御特性の温度依存性
がほぼ零となり、大幅に改善されていることが分かる。
【0051】なお、ここでは抵抗の温度係数αを正の値
として説明したが、αが負の値であっても、IOUTの
電流値が(IOUTA+IOUTC)となるように回路
を構成すれば(カレントミラー回路を1つ追加するだけ
で容易である)、実利得制御電圧Vcd0をVT比例に
設定することができる。
として説明したが、αが負の値であっても、IOUTの
電流値が(IOUTA+IOUTC)となるように回路
を構成すれば(カレントミラー回路を1つ追加するだけ
で容易である)、実利得制御電圧Vcd0をVT比例に
設定することができる。
【0052】また、図2の利得制御電圧印加装置を集積
回路化した場合、電圧制御電流源15の電流値I0を、外
付けの抵抗を用いて発生させることになる。このとき、
集積回路内部の抵抗値(電圧制御電流源13の電流値IR
及び電圧制御電流源14の電流値IVTRを得るための抵
抗値)は±10%程度のバラツキがあるが、外付けの抵
抗値が、集積回路内部の抵抗値に一致すれば、利得制御
特性に温度依存性が見られなくなるため、外付けの抵抗
値を調整することで対処できる。
回路化した場合、電圧制御電流源15の電流値I0を、外
付けの抵抗を用いて発生させることになる。このとき、
集積回路内部の抵抗値(電圧制御電流源13の電流値IR
及び電圧制御電流源14の電流値IVTRを得るための抵
抗値)は±10%程度のバラツキがあるが、外付けの抵
抗値が、集積回路内部の抵抗値に一致すれば、利得制御
特性に温度依存性が見られなくなるため、外付けの抵抗
値を調整することで対処できる。
【0053】(第2の実施形態)本発明の第2の実施形
態における利得制御装置を図3に示す。可変利得装置1
が5段に継続接続され、各段の可変利得装置1の利得制
御端子Vc、Vcxには、利得制御電圧印加装置3とオ
フセット電圧印加装置4とによってオフセット接続用実
利制御電圧Vctn(nは1から5の整数)が与えられ
ている。このVctnは、利得制御電圧Vcdと、各段
の可変利得装置に与えられるオフセット電圧Voffn
とを加えた電圧から変換された電圧である。なお、各段
の可変利得装置1は図8の可変利得装置と同一のもので
ある。
態における利得制御装置を図3に示す。可変利得装置1
が5段に継続接続され、各段の可変利得装置1の利得制
御端子Vc、Vcxには、利得制御電圧印加装置3とオ
フセット電圧印加装置4とによってオフセット接続用実
利制御電圧Vctn(nは1から5の整数)が与えられ
ている。このVctnは、利得制御電圧Vcdと、各段
の可変利得装置に与えられるオフセット電圧Voffn
とを加えた電圧から変換された電圧である。なお、各段
の可変利得装置1は図8の可変利得装置と同一のもので
ある。
【0054】利得制御電圧印加装置3とオフセット電圧
印加装置4とをまとめた回路例を図4に示す。利得制御
電圧Vcdにより制御される電圧制御電流源21から25
は、それぞれ、オフセット電圧設定用電流源26から30及
び抵抗31から35に接続している。図3におけるオフセッ
ト接続用実利得制御電圧Vctnは、抵抗31から35に発
生する電圧として出力される。
印加装置4とをまとめた回路例を図4に示す。利得制御
電圧Vcdにより制御される電圧制御電流源21から25
は、それぞれ、オフセット電圧設定用電流源26から30及
び抵抗31から35に接続している。図3におけるオフセッ
ト接続用実利得制御電圧Vctnは、抵抗31から35に発
生する電圧として出力される。
【0055】次に、図4に示した回路の動作について説
明する。利得制御電圧Vcdにより制御される電圧制御
電流源21から25の電流値IOUTは、図2の利得制御電
圧印加装置のIOUTと等しくなるように設定する。
明する。利得制御電圧Vcdにより制御される電圧制御
電流源21から25の電流値IOUTは、図2の利得制御電
圧印加装置のIOUTと等しくなるように設定する。
【0056】オフセット電圧設定用電流源26から30の各
電流値Ioffn(nは1〜5の整数)は、常温で(V
offn/RA)の電流値を持ち、かつ、VT/R比例
の電流を出力する。このような特性を持つ電流は、通称
バンドギャップ回路と呼ばれる回路により、容易に得る
ことができる。オフセット電圧設定用電流源26から30の
各電流値Ioffnは、(式23)と同様にして、(式
30)で表される。 Ioffn={Voffn(1+β△T)}/{RA(1+α△T)} (式30)
電流値Ioffn(nは1〜5の整数)は、常温で(V
offn/RA)の電流値を持ち、かつ、VT/R比例
の電流を出力する。このような特性を持つ電流は、通称
バンドギャップ回路と呼ばれる回路により、容易に得る
ことができる。オフセット電圧設定用電流源26から30の
各電流値Ioffnは、(式23)と同様にして、(式
30)で表される。 Ioffn={Voffn(1+β△T)}/{RA(1+α△T)} (式30)
【0057】抵抗31から35に流れる電流値Icn(nは
1〜5の整数)は、(IOUT+Ioffn)となるた
め、(式28)、(式39)により(式31)で表され
る。 Icn={(Vcd+Voffn)・(1+β△T)} /{RA(1+α△T)} (式31)
1〜5の整数)は、(IOUT+Ioffn)となるた
め、(式28)、(式39)により(式31)で表され
る。 Icn={(Vcd+Voffn)・(1+β△T)} /{RA(1+α△T)} (式31)
【0058】電流Icnが抵抗31から35に流れることに
よって得られるオフセット接続用実利得制御電圧Vct
nは、抵抗31から35の温度係数を+α(α>0)、常温
での抵抗値をRAとすると、抵抗31から35の抵抗値はR
A(1+α△T)で表されるため、(式32)で表され
る。 Vctn=(Vcd+Voffn)・(1+β△T) (式32)
よって得られるオフセット接続用実利得制御電圧Vct
nは、抵抗31から35の温度係数を+α(α>0)、常温
での抵抗値をRAとすると、抵抗31から35の抵抗値はR
A(1+α△T)で表されるため、(式32)で表され
る。 Vctn=(Vcd+Voffn)・(1+β△T) (式32)
【0059】よって、実利得制御電圧Vcdとオフセッ
ト電圧Voffnとを加えた電圧、(Vcd+Voff
n)をVT比例に設定することができる。
ト電圧Voffnとを加えた電圧、(Vcd+Voff
n)をVT比例に設定することができる。
【0060】その結果、(式21)のMnの温度依存性
がほぼ零になり、可変利得装置の利得制御特性の温度依
存性がほぼ零になる。
がほぼ零になり、可変利得装置の利得制御特性の温度依
存性がほぼ零になる。
【0061】各段の可変利得装置1(図8と同一)にお
いて、回路定数をI1=1mA、I2=0.1mA、R
E1=100Ω、RE2=1kΩ、RL=500Ωとし
たものを5段継続接続し、各段のオフセット電圧Vof
fnを{0.1×(n−3)}V(nは1から5の整
数)とした場合の利得制御特性を図10に示している。
図14と比較して、利得制御特性の温度依存性がほぼ零
となり、大幅に改善されていることが分かる。
いて、回路定数をI1=1mA、I2=0.1mA、R
E1=100Ω、RE2=1kΩ、RL=500Ωとし
たものを5段継続接続し、各段のオフセット電圧Vof
fnを{0.1×(n−3)}V(nは1から5の整
数)とした場合の利得制御特性を図10に示している。
図14と比較して、利得制御特性の温度依存性がほぼ零
となり、大幅に改善されていることが分かる。
【0062】(第3の実施形態)第3の実施形態では、
図2の利得制御電圧印加装置に比して、近似的にではあ
るが、より簡潔に実利得制御電圧Vcd0をVT比例に
設定できる利得制御電圧印加装置の例を図5の回路図で
示す。
図2の利得制御電圧印加装置に比して、近似的にではあ
るが、より簡潔に実利得制御電圧Vcd0をVT比例に
設定できる利得制御電圧印加装置の例を図5の回路図で
示す。
【0063】トランジスタ41と42の各エミッタ、トラン
ジスタ43と44の各エミッタ、トランジスタ45と46の各エ
ミッタ、及びトランジスタ47と48の各エミッタは、それ
ぞれ同一の電流値をもった電流源51、電流源52、電流源
53、及び電流源54を介して接地されている。トランジス
タ41と42の各ベース間には利得制御電圧Vcdとオフセ
ット電圧3Vdとの差電圧(Vcd−3Vd)が与えら
れ、同様にして、トランジスタ43と44の各ベース間には
(Vcd−Vd)が与えられている。また、トランジス
タ45と46の各ベース間には利得制御電圧Vcdとオフセ
ット電圧Vdとの和電圧(Vcd+Vd)が与えられ、
同様にして、トランジスタ47と48の各ベース間には(V
cd+3Vd)が与えられている。トランジスタ41、4
3、45及び47の各コレクタは、抵抗49を介して電源に接
続されている。また、トランジスタ42、44、46及び48の
各コレクタは、抵抗50を介して電源に接続されている。
トランジスタ47、48の各コレクタ間から発生する電圧が
可変利得装置1の実利得制御電圧Vcd0となる。
ジスタ43と44の各エミッタ、トランジスタ45と46の各エ
ミッタ、及びトランジスタ47と48の各エミッタは、それ
ぞれ同一の電流値をもった電流源51、電流源52、電流源
53、及び電流源54を介して接地されている。トランジス
タ41と42の各ベース間には利得制御電圧Vcdとオフセ
ット電圧3Vdとの差電圧(Vcd−3Vd)が与えら
れ、同様にして、トランジスタ43と44の各ベース間には
(Vcd−Vd)が与えられている。また、トランジス
タ45と46の各ベース間には利得制御電圧Vcdとオフセ
ット電圧Vdとの和電圧(Vcd+Vd)が与えられ、
同様にして、トランジスタ47と48の各ベース間には(V
cd+3Vd)が与えられている。トランジスタ41、4
3、45及び47の各コレクタは、抵抗49を介して電源に接
続されている。また、トランジスタ42、44、46及び48の
各コレクタは、抵抗50を介して電源に接続されている。
トランジスタ47、48の各コレクタ間から発生する電圧が
可変利得装置1の実利得制御電圧Vcd0となる。
【0064】次に、図5に示した回路の動作について説
明する。電流源51は常温で(Vcd0a/RA)の電流
値を持ち、VT/R比例の電流を出力する。このような
特性をもつ電流は、通称バンドギャップ回路と呼ばれる
回路により、容易に得ることができる。電流源51の電流
値I51は(式23)と同様に、(式33)で与えられ
る。 I51=Vcd0a(1+β△T)/{RA(1+α△T)}(式33)
明する。電流源51は常温で(Vcd0a/RA)の電流
値を持ち、VT/R比例の電流を出力する。このような
特性をもつ電流は、通称バンドギャップ回路と呼ばれる
回路により、容易に得ることができる。電流源51の電流
値I51は(式23)と同様に、(式33)で与えられ
る。 I51=Vcd0a(1+β△T)/{RA(1+α△T)}(式33)
【0065】Vcd0は利得制御電圧Vcdに応じて、
電流源51から54の電流が分割され抵抗49、50に流れるこ
とで得られる。抵抗49、50の常温での抵抗値をそれぞれ
RAとすると、抵抗49、50の抵抗値はRA(1+α△
T)で与えられるため、Vcd0は(式34)のように
表される。 Vcd0=MT・Vcd0a(1+β△T) (式34) ただし、MTは、(式35)で表される。 MT={(M1−1)/(M1+1)+・・・+(M4−1)/(M4+1)} (式35) ここで、Mn(nは1から4の整数)は、(式36)で
表される。 Mn=exp〔{Vcd−(2n−5)Vd}/VT〕 (式36)
電流源51から54の電流が分割され抵抗49、50に流れるこ
とで得られる。抵抗49、50の常温での抵抗値をそれぞれ
RAとすると、抵抗49、50の抵抗値はRA(1+α△
T)で与えられるため、Vcd0は(式34)のように
表される。 Vcd0=MT・Vcd0a(1+β△T) (式34) ただし、MTは、(式35)で表される。 MT={(M1−1)/(M1+1)+・・・+(M4−1)/(M4+1)} (式35) ここで、Mn(nは1から4の整数)は、(式36)で
表される。 Mn=exp〔{Vcd−(2n−5)Vd}/VT〕 (式36)
【0066】ここで、可変利得装置を複数段に継続接続
し、各段の可変利得装置の利得制御電圧にオフセット電
圧を与えて、各段の利得制御幅を適当に重ね合わせるこ
とで、より広い利得制御幅を持たせたように、Vdの値
を適当な値(VT程度)に設定すると、MTはより広い
Vcdの範囲で、近似的にVcdに比例する。この範囲
は、図5に示した差動対の数を増やすことで、拡大可能
である。
し、各段の可変利得装置の利得制御電圧にオフセット電
圧を与えて、各段の利得制御幅を適当に重ね合わせるこ
とで、より広い利得制御幅を持たせたように、Vdの値
を適当な値(VT程度)に設定すると、MTはより広い
Vcdの範囲で、近似的にVcdに比例する。この範囲
は、図5に示した差動対の数を増やすことで、拡大可能
である。
【0067】MTがVcdに比例するならば、MTはk
・Vcdの形で表せるので、(式34)は(式37)の
ように書き表せる。 Vcd0=k・Vcd・Vcd0a(1+β△T) (式37) この式は、(式29)と本質的に等価であり、Vcd0
がVT比例に設定できていることが分かる。
・Vcdの形で表せるので、(式34)は(式37)の
ように書き表せる。 Vcd0=k・Vcd・Vcd0a(1+β△T) (式37) この式は、(式29)と本質的に等価であり、Vcd0
がVT比例に設定できていることが分かる。
【0068】この方法によれば、図2に示した利得制御
電圧印加装置と異なり、集積回路化した場合でも、外付
けの抵抗を必要とせず、かつ、集積回路内部の抵抗値の
バラツキを補償するために、外付けの抵抗値を調整する
ことも不必要となる。
電圧印加装置と異なり、集積回路化した場合でも、外付
けの抵抗を必要とせず、かつ、集積回路内部の抵抗値の
バラツキを補償するために、外付けの抵抗値を調整する
ことも不必要となる。
【0069】さらに、図4のオフセット電圧印加装置を
併用することで、図3に示すような複数段に継続接続し
た可変利得装置からなる利得制御装置を構成することも
可能である。
併用することで、図3に示すような複数段に継続接続し
た可変利得装置からなる利得制御装置を構成することも
可能である。
【0070】(第4の実施形態)本発明の第4の実施形
態における利得制御装置を図6に示す。可変利得装置1
の利得制御端子Vc、Vcxには、利得制御電圧印加装
置5が接続されており、利得制御電圧印加装置5によっ
てnビットのディジタル信号(D1〜Dn)から変換さ
れた実利得制御電圧Vcd0が与えられている。なお、
可変利得装置1は図8の可変利得装置と同一のものであ
る。
態における利得制御装置を図6に示す。可変利得装置1
の利得制御端子Vc、Vcxには、利得制御電圧印加装
置5が接続されており、利得制御電圧印加装置5によっ
てnビットのディジタル信号(D1〜Dn)から変換さ
れた実利得制御電圧Vcd0が与えられている。なお、
可変利得装置1は図8の可変利得装置と同一のものであ
る。
【0071】利得制御電圧印加装置5の回路例として、
ディジタル信号が4ビットの場合を図7に示す。トラン
ジスタ61と62の各エミッタは電流源71を介して接地さ
れ、トランジスタ63と64の各エミッタは電流源71の2倍
の電流値をもつ電流源72を介して接地され、トランジス
タ65と66の各エミッタは電流源71の4倍の電流値をもつ
電流源73を介して接地され、トランジスタ67と68の各エ
ミッタは電流源71の8倍の電流値をもつ電流源74を介し
て接地されている。トランジスタ62、64、66及び68の各
ベースにディジタル信号D1、D2、D3及びD4が与
えられ(D1が最下位ビット、D4が最上位ビットとす
る)、各コレクタは抵抗69を介して、電源に接続されて
いる。また、トランジスタ61、63、65及び67の各ベース
にスレショルド電圧VTHが与えられ、各コレクタは電
源に接続されている。抵抗69に発生する電圧が可変利得
装置1の実利得制御電圧Vcd0となる。
ディジタル信号が4ビットの場合を図7に示す。トラン
ジスタ61と62の各エミッタは電流源71を介して接地さ
れ、トランジスタ63と64の各エミッタは電流源71の2倍
の電流値をもつ電流源72を介して接地され、トランジス
タ65と66の各エミッタは電流源71の4倍の電流値をもつ
電流源73を介して接地され、トランジスタ67と68の各エ
ミッタは電流源71の8倍の電流値をもつ電流源74を介し
て接地されている。トランジスタ62、64、66及び68の各
ベースにディジタル信号D1、D2、D3及びD4が与
えられ(D1が最下位ビット、D4が最上位ビットとす
る)、各コレクタは抵抗69を介して、電源に接続されて
いる。また、トランジスタ61、63、65及び67の各ベース
にスレショルド電圧VTHが与えられ、各コレクタは電
源に接続されている。抵抗69に発生する電圧が可変利得
装置1の実利得制御電圧Vcd0となる。
【0072】次に、図7に示した回路の動作について説
明する。ディジタル信号(D1〜D4)は論理が“1”
のとき、電源電圧を出力し、論理が“0”のとき、0V
を出力するものとし、スレショルド電圧VTHを電源電
圧の1/2に設定したとする。電流源71は常温で(Vc
d0b/RA)の電流値を持ち、VT/R比例の電流を
出力する。このような特性を持つ電流は、通称バンドギ
ャップ回路と呼ばれる回路により、容易に得ることがで
きる。電流源71の電流値I71は(式23)と同様に、
(式38)で与えられる。 I71=Vcd0b(1+β△T)/{RA(1+α△T)}(式38) ここで、抵抗69の常温での抵抗値をRAとすると、抵抗
69の抵抗値はRA(1+α△T)で与えられるため、デ
ィジタル信号D1〜D4に応じて出力される実利得制御
電圧Vcd0は、抵抗R69に発生する電圧差として(式
39)のように表される。 Vcd0=(D1+2・D2+4・D3+8・D4)Vcd0b(1+β△T) (式39) ただし、ディジタル信号D1〜D4は0か1の値をとる
ものとする。
明する。ディジタル信号(D1〜D4)は論理が“1”
のとき、電源電圧を出力し、論理が“0”のとき、0V
を出力するものとし、スレショルド電圧VTHを電源電
圧の1/2に設定したとする。電流源71は常温で(Vc
d0b/RA)の電流値を持ち、VT/R比例の電流を
出力する。このような特性を持つ電流は、通称バンドギ
ャップ回路と呼ばれる回路により、容易に得ることがで
きる。電流源71の電流値I71は(式23)と同様に、
(式38)で与えられる。 I71=Vcd0b(1+β△T)/{RA(1+α△T)}(式38) ここで、抵抗69の常温での抵抗値をRAとすると、抵抗
69の抵抗値はRA(1+α△T)で与えられるため、デ
ィジタル信号D1〜D4に応じて出力される実利得制御
電圧Vcd0は、抵抗R69に発生する電圧差として(式
39)のように表される。 Vcd0=(D1+2・D2+4・D3+8・D4)Vcd0b(1+β△T) (式39) ただし、ディジタル信号D1〜D4は0か1の値をとる
ものとする。
【0073】よって、Vcd0はディジタル信号D1か
らD4に応じて、離散的(Vcd0b(1+β△T)ス
テップで16値)にではあるが、VT比例に設定するこ
とができる。
らD4に応じて、離散的(Vcd0b(1+β△T)ス
テップで16値)にではあるが、VT比例に設定するこ
とができる。
【0074】ところで、図1に示した利得制御装置にお
ける利得制御電圧Vcdは、実際にはDAコンバータ出
力により得られる電圧であることが多く、図6のような
構成をとることで、利得制御装置としての機能が損なわ
れることはない。また、利得制御電圧印加装置5は、図
2に使用される利得制御印加装置と異なり、ディジタル
信号により制御されるため、利得制御電圧印加装置出力
が素子バラツキの影響を受けにくいという利点がある。
ける利得制御電圧Vcdは、実際にはDAコンバータ出
力により得られる電圧であることが多く、図6のような
構成をとることで、利得制御装置としての機能が損なわ
れることはない。また、利得制御電圧印加装置5は、図
2に使用される利得制御印加装置と異なり、ディジタル
信号により制御されるため、利得制御電圧印加装置出力
が素子バラツキの影響を受けにくいという利点がある。
【0075】なお、図6ではディジタル信号のビット数
と同数の制御端子を必要としているが、ディジタル信号
をパラレル−シリアル変換することにより、制御端子を
1本にすることも可能である。
と同数の制御端子を必要としているが、ディジタル信号
をパラレル−シリアル変換することにより、制御端子を
1本にすることも可能である。
【0076】さらに、図4のオフセット電圧印加装置を
併用することで、図3に示すような複数段に継続接続し
た可変利得制御装置からなる利得制御装置を構成するこ
とも可能である。
併用することで、図3に示すような複数段に継続接続し
た可変利得制御装置からなる利得制御装置を構成するこ
とも可能である。
【0077】
【発明の効果】以上の説明から明らかなように、本発明
の複数段に継続接続した可変利得装置を具備する利得制
御装置は、広い利得制御幅を持ち、優れた直線性を持つ
とともに、温度依存性がほぼ零の利得制御特性を持つこ
とができる。
の複数段に継続接続した可変利得装置を具備する利得制
御装置は、広い利得制御幅を持ち、優れた直線性を持つ
とともに、温度依存性がほぼ零の利得制御特性を持つこ
とができる。
【0078】
【0079】また、利得制御電圧印加装置を完全に集積
回路化することで、外付け部品による調整が不要とな
る。
回路化することで、外付け部品による調整が不要とな
る。
【0080】また、利得制御電圧印加装置をディジタル
信号で制御できる構成にすることにより、素子バラツキ
などの影響を受けにくくなる。
信号で制御できる構成にすることにより、素子バラツキ
などの影響を受けにくくなる。
【0081】また、本発明の利得制御方法は、継続接続
した複数の可変利得装置から成る利得制御装置の利得制
御特性を、その温度依存性がほぼ零になるように制御す
ることができる。
した複数の可変利得装置から成る利得制御装置の利得制
御特性を、その温度依存性がほぼ零になるように制御す
ることができる。
【0082】また、この利得制御装置を装備した携帯端
末装置や基地局は、通信システムの厳しい温度特性の要
求に応えることができる。
末装置や基地局は、通信システムの厳しい温度特性の要
求に応えることができる。
【図1】本発明の第1の実施形態における利得制御装置
を示すブロック図、
を示すブロック図、
【図2】本発明の第1の実施形態における利得制御電圧
印加装置を示すブロック図、
印加装置を示すブロック図、
【図3】本発明の第2の実施形態における利得制御装置
を示すブロック図、
を示すブロック図、
【図4】本発明の第2の実施形態における利得制御電圧
印加装置及びオフセット電圧印加装置を示す回路図、
印加装置及びオフセット電圧印加装置を示す回路図、
【図5】本発明の第3の実施形態における利得制御電圧
印加装置を示す回路図、
印加装置を示す回路図、
【図6】本発明の第4の実施形態における利得制御装置
を示すブロック図、
を示すブロック図、
【図7】本発明の第4の実施形態における利得制御電圧
印加装置を示す回路図、
印加装置を示す回路図、
【図8】従来の利得制御装置に用いられる可変利得装置
の具体回路図、
の具体回路図、
【図9】本発明の第1の実施形態における利得制御特性
の温度特性、
の温度特性、
【図10】本発明の第2の実施形態における利得制御特
性の温度特性、
性の温度特性、
【図11】従来の利得制御装置に用いられる可変利得装
置の利得制御特性(常温)、
置の利得制御特性(常温)、
【図12】従来の利得制御装置に用いられる可変利得装
置の利得制御特性(温度特性)、
置の利得制御特性(温度特性)、
【図13】従来の利得制御装置に用いられる可変利得装
置を5段継続接続した場合の利得制御特性(常温)、
置を5段継続接続した場合の利得制御特性(常温)、
【図14】従来の利得制御装置に用いられる可変利得装
置を5段継続接続した場合の利得制御特性(温度特性)
である。
置を5段継続接続した場合の利得制御特性(温度特性)
である。
1 可変利得装置
2、3、5 利得制御電圧印加装置
4 オフセット電圧印加装置
11 2出力カレントミラー回路
12 温度係数補正用カレントミラー回路
13、15、21〜25 電圧制御電流源
14、51〜54、71〜74、181、182、191、192 電流源
16、31〜35、49、50、69、171、172、183、193 抵抗
26〜30 オフセット電圧設定用電流源
41〜48、61〜68、101〜106、111〜116 トランジスタ
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平8−46463(JP,A)
特開 平8−265068(JP,A)
特開 平6−188657(JP,A)
特開 平6−53748(JP,A)
特開 昭62−59407(JP,A)
特開 昭59−79617(JP,A)
(58)調査した分野(Int.Cl.7,DB名)
H03G 3/10
H03F 1/30
Claims (9)
- 【請求項1】 利得制御端子に与えられる利得制御電圧
により利得を可変する複数の可変利得装置と、前記複数
の可変利得装置の各利得制御端子に利得制御電圧を与え
る利得制御電圧印加装置と、前記複数の可変利得装置に
印加される各利得制御電圧に対して、互いに異なるオフ
セット電圧を与えるオフセット電圧印加装置とを備え、
前記複数の可変利得装置が継続接続されている利得制御
装置であって、前記利得制御電圧と前記オフセット電圧
とを加えた電圧は、外部の利得制御電圧で制御される電
圧制御電流源が出力する電流に、オフセット電圧を設定
するための電流源が出力する電流を加えた合成電流を抵
抗に流すことで発生させるものであり、前記合成電流が
熱電圧の温度係数に比例し、前記抵抗の温度係数に反比
例するように構成することで、前記利得制御電圧と前記
オフセット電圧とを加えた電圧が熱電圧と同等の温度係
数を持つことを特徴とする利得制御装置。 - 【請求項2】 利得制御電圧に応じて利得を可変する複
数の可変利得装置を継続接続した利得制御装置の利得制
御方法において、前記複数の可変利得装置の各々に、共
通の利得制御電圧と互いに異なるオフセット電圧とを加
えた電圧は、外部の利得制御電圧で制御される電圧制御
電流源から出力する電流に、オフセット電圧を設定する
ための電流源から出力する電流を加えた合成電流を前記
抵抗に流すことで発生させるものであり、前記合成電流
が熱電圧の温度係数に比例し、抵抗の温度係数に反比例
するように構成することで、前記利得制御電圧と前記オ
フセット電圧とを加えた電圧に熱電圧と同等の温度係数
を持たせて与えることを特徴とする利得制御方法。 - 【請求項3】 複数の差動増幅器の入力電圧に対して互
いに異なるオフセット電圧を与え、複数の差動増幅器の
出力電流を合成することで、前記電圧制御電流源を生成
することを特徴とする請求項1に記載の利得制御装置。 - 【請求項4】 複数の差動増幅器の入力電圧に対して互
いに異なるオフセット電圧を与え、複数の差動増幅器の
出力電流を合成することで、前記電圧制御電流源を生成
することを特徴とする請求項2に記載の利得制御方法。 - 【請求項5】 複数の差動増幅器の入力電圧をディジタ
ル信号により制御することで、前記電圧制御電流源を生
成することを特徴とする請求項1に記載の利 得制御装
置。 - 【請求項6】 複数の差動増幅器の入力電圧をディジタ
ル信号により制御することで、前記電圧制御電流源を生
成することを特徴とする請求項2に記載の利得制御方
法。 - 【請求項7】 請求項1、3または5のいずれかに記載
の利得制御装置を具備する携帯端末装置。 - 【請求項8】 請求項1、3または5のいずれかに記載
の利得制御装置を具備する基地局装置。 - 【請求項9】 請求項7の携帯端末装置と請求項8の基
地局装置とから成る通信システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23659898A JP3420946B2 (ja) | 1998-08-10 | 1998-08-10 | 利得制御装置及び利得制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23659898A JP3420946B2 (ja) | 1998-08-10 | 1998-08-10 | 利得制御装置及び利得制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000059157A JP2000059157A (ja) | 2000-02-25 |
JP3420946B2 true JP3420946B2 (ja) | 2003-06-30 |
Family
ID=17003026
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23659898A Expired - Fee Related JP3420946B2 (ja) | 1998-08-10 | 1998-08-10 | 利得制御装置及び利得制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3420946B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002003544A1 (fr) | 2000-06-30 | 2002-01-10 | Mitsubishi Denki Kabushiki Kaisha | Amplificateur haute frequence |
WO2002003543A1 (fr) * | 2000-06-30 | 2002-01-10 | Mitsubishi Denki Kabushiki Kaisha | Amplificateur haute frequence |
-
1998
- 1998-08-10 JP JP23659898A patent/JP3420946B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000059157A (ja) | 2000-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3748371B2 (ja) | 指数変換回路及びこれを用いた可変利得回路 | |
JP4291354B2 (ja) | デシベル−線形出力電圧を有する増幅段 | |
JPH1127068A (ja) | 利得制御増幅器及びその制御方法 | |
JP2948054B2 (ja) | 送受信機 | |
US5585795A (en) | D/A converter including output buffer having a controllable offset voltage | |
US7417499B2 (en) | Gain controlled amplifier and cascoded gain controlled amplifier based on the same | |
JPS63284912A (ja) | 可変オフセットを有する差動集積回路 | |
US5592167A (en) | Analog-digital converter using current controlled voltage reference | |
US7119611B2 (en) | On-chip calibrated source termination for voltage mode driver and method of calibration thereof | |
JP2006135933A (ja) | スイッチを用いた高線形プログラマブル利得増幅器 | |
US7403041B2 (en) | Techniques for enabling a 10BT active output impedance line driver using a low power supply | |
US5389893A (en) | Circuit for a controllable amplifier | |
JPH05175762A (ja) | 演算増幅器の利得調整回路 | |
JPH07193442A (ja) | 演算増幅器およびそれを用いたda変換装置と電圧比較器 | |
JPS609211A (ja) | 絶対ゲイン調整回路 | |
JP3420946B2 (ja) | 利得制御装置及び利得制御方法 | |
US7145389B2 (en) | Temperature controlled, log-linear gain control circuit for amplifiers | |
WO2008023530A1 (en) | Transconductance amplifier | |
KR100609683B1 (ko) | 온도 보상이 가능한 cmos지수함수 발생기 회로 | |
JP6072387B1 (ja) | 可変利得増幅器 | |
JPS6313572B2 (ja) | ||
US9374064B1 (en) | Micro-step resistance networks | |
JPH02223209A (ja) | 帰還形負荷を用いた増幅回路 | |
JPH11186859A (ja) | 電圧−電流変換回路 | |
US20060012434A1 (en) | Variable gain amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080418 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100418 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |