KR920010006B1 - 감쇠기 - Google Patents

Abstract

내용 없음.

Description

감쇠기

제1도는 본 발명의 1실시예에 따른 감쇠기를 나타낸 회로 구성도.

제2도는 제1도에 도시된 감쇠기의 주파수특성을 나타낸 그래프.

제3도 및 제4도는 본 발명의 다른 실시예에 따른 감쇠기를 나타낸 회로구성도.

제5도는 종래의 감쇠기의 회로구성도.

제6a도 및 제6b도는 제5도에 도시된 감소기의 부분등가회로도.

제7도는 제5도에 도시된 감쇠기의 특성을 나타낸 그래프.

제8도는 아나로그스위치어레이를 제어하는 쉬프트레지스터를 나타낸 회로구성도.

제9도는 제8도에 도시된 아나로그스위치어레이를 제어하는 플립플롭회로어레이를 나타낸 회로구성도이다.

* 도면의 주요부분에 대한 부호의 설명

R₁₁∼R₁₈: 직렬저항 R₁₉∼R₂₁: 병렬저항

11-1∼11-9 : 아나로그스위치 21 : 카운터

21-1∼21-9, 22-1∼22-5, 31-1∼31-n : 플립플롭

a∼h : 출력단자 ATT-IN : 신호입력단자

ATT-OUT : 신호출력단자 INT : 초기화신호

CK : 클럭신호 SW1∼Sn : 외부음량조정스위치

[산업상의 이용분야]

본 발명은 감쇠기(attenuator)에 관한 것으로 특히 오디오기기의 전자음량조정기로서 사용되는 반도체장치로 구성된 감쇠기에 관한 것이다.

[종래의 기술 및 그 문제점]

제5도는 디지탈처리기술의 사용에 따라 오디오기기의 음량조정기로서 사용되던 종래의 감쇠기를 나타낸 것으로, 이런 감쇠기는 직렬저항(R₁∼R₂)과 병렬저항(R₉∼R₁₀)으로 항 R₁₀과 저항 R₇+R₈이 병렬로 접속되어 있음을 의미하는 것이다. 이 경우에 감쇠기의 감쇠량은 R₁∼R₄와 R₉및 R₅,R₆,R₁₀의 저항비에 의해 결정된다.

제5도에서 1-1,1-2, …는 감쇠량을 결정하기 위해 선택적으로 차단되는 아나로그스위치를 나타내고, ATT-IN과 ATT-OUT는 신호입력단자와 신호출력단자를 각각 나타낸다.

아나로그스위치(1-1∼1-9; SOO∼S∞)에는 논리회로(쉬프트레지스터)로 부터 제어신호(S∞∼SOO)중 한 신호가 공급되는데, 단지 아나로그스위치(1-1∼1-9; SOO∼S∞)중 한 스위치만이 오디오기기의 음량을 조정하기 위해 턴온된다. 즉, 감쇠량을 결정하는 턴온된 아나로그스위치에 의해 하나의 레지스터가 선택된게 된다. 제8도의 논리회로는 도시되지 않은 오디오기기의 외부음량조정스위치에 의해 제어된다. 이 경우에 아나로그스위치(1-1; SOO)가 선택된 상태, 즉 감쇠가 전혀 없을때 최대음량이 얻어진다. 상기 아나로그스위치(1-2,1-3,…)가 순차적으로 스위칭될 때, 그때마다 감쇠가 커짐에 따라 음량이 적어지게 되어 아나로그스위치(1-9; S∞)가 선택된 상태, 즉 감쇠가 최대일때 음량이 최소로 된다.

종래의 회로구성에 있어서, 저항(R₅,R₆)의 접속노드에서 출력이 얻어지는 경우에 대하여 교류적으로 생각해 보며, 제6a도 및 (b)도에 나타낸 바와같이 핀간 용량 C와 출력단자로 부터 기준전위(접지)측의 합성저항「R₆+R₁₀//(R₇+R₈)」에 의해 고역필터가 형성된다. 이 경우, 저항 R₅는 고주파대역에서는 무시되므로 상기 필터의 주파수특성은 f=1/2πCR(R은 합성저항)인 차단주파수에 의해 결정되게 된다. 여기서 저항(R₄+R₅)의 접속노드에서의 R에 상당하는 저항값을 구하면 1.0KΩ이고, 마찬가지로 저항(R₅,R₆)의 접속노드에서의 R에 상당하는 저항값을 구해보면 3.16KΩ이 되어 전단에서의 합성저항보다 커지는(접지측에서 보았을 때)것을 알 수 있다.

그러나, 이 저항값의 관계에 의해 다음과 같은 문제가 발생하게 된다. 제7도는 스위치[1-2∼1-8(S10∼S70)]가 각각 선택될 때 감쇠기의 주파수특성을 나타낸 것으로, 이때 스위치[1-6(S50),1-8(S70)]의 주파수특성은 제7도의 그래프에 도시된 바와 같이 스위칭시간에 5KHz이상의 고주파대역에서 하이레벨로 과도하게 나타나는 바, 이와 같은 현상은 상술한 합성저항에 기인한다. 이런 주파수특성의 불평형은 음량조정영역이 좁아짐에도 불구하고 오디오기기에 있어서의 음량조절시간에 고역통과대역의 음량이 커지게 되는 문제를 야기시킨다. 따라서 제5도에 도시된 종래의 감쇠기는 저항 R₄∼R₁₀부분이 고주파대역에 적합하지 못하기 때문에 감쇠기로서 부적당하다.

더욱이, 가변저항의 변화하는 저항값이 일반적인 IC에 공급되면 관련회로의 일부에 변화가 발생하게 되므로 상기 IC에서의 저항값의 합계가 커지게 된다.

[발명의 목적]

이에 본 발명은 상기한 문제점을 해결하기 위해 발명된 것으로, 저항값의 합계가 커지는 일없이 고주파대역에서의 주파수특성의 불평형이 방지되어 감쇠비를 정확하고 쉽게 산출할 수 있도록 된 감쇠기를 제공하고자 함에 그 목적이 있다.

[발명의 구성 및 작용]

상기한 목적을 달성하기 위한 본 발명은, 한쪽단자가 기준전위(GND)에 접속된 제1저항(R₁₈)과, 이 제1저항(R₁₈)의 다른쪽단자에 직렬로 제2저항(R₁₇)이 접속되고, 상기 제1저항(R₁₈)과 제2저항(R₁₇)의 접속노드를 제1출력단자(a)로 하며, 상기 제1 및 제2저항(R₁₈,R₁₇)으로 된 직렬회로와 병렬로 제3저항(R₂₁)이 접속되는데 상기 제1, 제2 및 제3저항(R₁₈,R₁₇,R₂₁)으로 된 병렬회로의 합성저항값이 제1저항(R₁₈)의 값과 같아지도록 제3저항(R₂₁)의 값이 설정되고, 상기 제2, 제3저항(R₁₇,R₂₁)의 접속노드에 제4저항(R₁₆)이 접속되는데 이 제4저항(R₁₆)의 값이 상기 제2저항(R₁₇)의 값과 같게 설정되며, 이 제4저항(R₁₆)과 상기 제1, 제2 및 제3저항(R₁₈,R₁₇,R₂₁)으로 된 병렬회로간 접속노드를 제2출력단자(b)로 하고, 신호입력단자(ATT-IN)와 상기 제4저항(R₁₆)의 다른쪽단자간에 래더구조(ladder configuration)로 된 적어도 하나 이상의 조합저항(combination resistor)이 접속되는데 신호입력단자(ATT-IN)와 상기 조합저항(R₂₀,R₁₅,R₁₉,R₁₄)간에 형성된 접속노드를 출력단자(h)로 한 것을 특징으로 한다.

즉, 본 발명은 기준전위(GND)에서 가까운 부분에 래더구조로 된 적어도 하나 이상의 조합저항을 설치함으로써 고주파대역에서의 감쇠비의 불평형이 방지되도록 된 감쇠기를 제공할 수 있게 된다.

[실시예]

이하, 예시도면을 참조해서 본 발명의 실시예를 상세히 설명한다.

제1도는 본 발명의 1실시예에 따른 감쇠기를 나타낸 회로구성도로서, 한쪽단자가 접지(GND)에 접속된 저항(R₁₈)과 그 다른쪽단자에 접속되어 임의의 감쇠를 얻기 위한 저항비를 갖는 저항(R₁₈)을 직렬로 접속해서 저항(R₁₇,R₁₈)의 접속점을 출력단자(a)로하고, 저항(R₁₇,R₁₈)에 병렬로 저항(R₂₁)이 접속되며, 그 저항(R₂₁)과 저항(R₁₇,R₁₈)에 의한 병렬회로의 합성저항값이 저항(R₁₈)의 값과 같아지도록 설정한다. 저항(R₁₇)과 같은 값을 갖는 저항(R₁₆)을 저항(R₁₇,R₁₈,R₂₁)으로 된 병렬회로와 직렬로 접속해서 저항(R₁₇,R₁₈,R₂₁)으로 된 병렬회로와 저항(R₁₆)의 접속노드를 출력단자(b)로 하고, 접지단자(GND)로부터 신호입력단자(ATT-IN)까지 저항(R₂₀,R₁₅)으로 된 병렬회로와 저항(R₁₉,R₁₄)으로 된 병렬회로가 저항(R₂₀,R₁₅)의 접속 노드인 출력단자(C)와 저항(R₁₉,R₁₄)의 접속노드인 출력단자(d)에 래더구조로 접속된다.

상기 저항(R₁₉,R₁₄)으로 된 병렬회로로부터 신호입력단자(ATT-IN)까지 저항(R₁₃,R₁₂,R₁₁)으로 된 직렬회로가 (R₁₄,R₁₃)의 접속노드인 출력단자(e), 저항(R₁₃,R₁₂)의 접속노드인 출력단자(f) 및 저항(R₁₂,R₁₁)의 접속노드인 출력단자(g)에 순서대로 접속되고, 저항(R₁₁)의 한쪽단자(h)는 신호입력단자(ATT-IN)에 접속되며, 출력단자(a,…,h)들은 아나로그스위치(11-1,…11-9)를 매개해서 신호출력단자(ATT-OUT)에 공통접속된다.

여기서, 상기 래더구조는 예컨대 저항(R₂₄,R₁₅)과 저항(R₁₉,R₁₄)으로 되어 있는 바, 래더구조로 접속된 상기 저항들을 래더(접속)저항이라고 한다.

제1도에 있어서, 상기한 감쇠기의 합성저항이 100KΩ, 감쇠스템이 -10dB, 입력(ATT-IN)측으로부터 설정되는 전체의 감쇠량이 0dB∼70dB로 설정된 경우에 대하여 설명하면 다음과 같다.

R₁₁=68.4KΩ, R₁₂=21.6KΩ, R₁₃=6.84KΩ, R₁₄∼R₁₇=2.16KΩ, R₁₈=1.00KΩ, R₁₉∼₂₁=1.46KΩ으로 설정하면, 래더저항(R₁₄와 R₁₉,R₁₅와 R₂₀,R₁₆과 R₂₁)과 저항(R₁₇,R₁₈,R₂₁)으로 된 병렬회로의 합성저항값이 저항(R₁₈)의 값으로 설정된다.

제7도는 제5도에 도시된 회로에서 R₁=68.0KΩ, R₂=22.3KΩ, R₃=6.95KΩ, R₄∼=2.12KΩ, R₅=6.84KΩ, R₆=2.16KΩ, R₇=6.84KΩ, R₈=3.16KΩ, R₉=R₁₀=1.11KΩ로 설정한 경우의 시뮬레이션결과를 나타낸 그래프로서, 이 그래프에 나타낸 바와같이 -50dB, -70dB는 1.11KΩ이 접속되어 있는 저항(R_y,R₁₀)의 아랫쪽의 출력이다. 이것은 차단주파수(f=1/2π/CR)에 관계되는 고주파대역에서의 불평형을 나타낸다.

제2도는 제1도의 래더저항을 이용한 경우의 시뮬레이션 결과를 나타낸 그래프로서, 이 그래프를 보면 제7도에서 나타났던 -50dB, -70dB에 관계되는 고주파대역에서의 주파수특성의 불평형이 나타나지 않는다. 즉, 래더저항을 사용함으로써 차단주파수(f=1/2π/CR)의 R(b∼d점에서의 각각의 합성저항)이 같은 값(각각 R₁₈의 값)을 갖게 되기 때문에 주파수특성의 불평형과 같은 감쇠비의 변화가 발생하지 않게 된다.

또 합성저항은 제7도에 나타낸 경우에 있어서는 120.59KΩ, 제1도에 나타낸 경우에 있어서는 110.86KΩ이 되어 제1도의 경우가 더 작아진다.

제3도 및 제4도는 본 발명의 다른 실시예를 나타낸 것으로, 제3도의 실시예는 신호입력단자(ATT-IN)로부터 신호출력단자(ATT-IN)까지 래더저항(r₁,…,r₁)이 접속된 경우를 나타내고, 제4도의 실시예는 래더저항(r₂,…,r₂)과 저항(r₃,…,r₃)으로 된 직렬회로가 포함된 경우, 즉 감쇠 단계를 더 많이 한 경우의 실시예이다.

본 발명에 의하면, 저항갑의 합계를 비교적 작게 만듦으로써 IC 소자에서의 저항의 점유면적을 줄일 수 있게 되고, 또한 입력단자측과 기준전위측사이에 과도하게 큰 저항비가 발생하지 않게 되므로, 저항비가 크게 변하지 않도록 하기 위해서 예컨대 시이트저항을 사용하여 정확한 감쇠브를 얻을 수 있게 된다.

본 발명에 따른 감쇠기의 아나로그스위치에 공급되는 제어신호(S∞∼SOO)에 관하여 외부제어신호를 참조해서 설명한다.

제8도는 본 발명에 따른 감쇠기의 아나로그스위치에 제어신호(S∞∼SOO)를 공급하는 쉬프트레지스터(논리회로)를 나타낸 회로도로서, 상기 쉬프트레지스터는 도시되어 있지 않은 외부음량조정스위치로부터 신호(U/D)가 공급되는 플립플롭회로(21-1,…,21-9 및 22-1,…22-5)를 구비하여 구성된다. 제8도에 있어서, INT는 상기 쉬프트레지스터의 플립플롭의 리셋트단자(R)에 공급되는 초기화신호를 나타내고, CK는 상기 쉬프트레지스터의 플립플롭의 클럭단자(CP)에 공급되는 클럭신호를 나타내며, 카운터(21)의 출력신호(S∞∼SOO)에 제1도에 도시된 감쇠기의 아나로그스위치(11-1∼11-9)에 각각 공급된다.

상기 쉬프트레지스터는 외부음량조정스위치로부터 공급되는 펄스신호(U/D)를 검출해서 그것을 카운트하게 되는데, 펄스신호의 수에 따라 제어신호(S∞∼SOO)중 어느 한신호가 본 발명에 따른 감쇠기의 아나로그스위치(11-1∼11-9)를 제어하기 위한 출력신호로서 출력된다.

제9도는 아나로그스위치는 다른 형태를 나타낸 것으로, 이 경우에 외부음량조정스위치(SW1∼SWn)는 쉬프트레지스터의 플립플롭에 접속되고, 제어신호(S∞∼SOO)는 외부음량조정스위치로부터 직접 선택되어 감쇠기의 아나로그스의치(11-1∼11-9)를 제어하게 된다.

[발명의 효과]

상기한 바와같이 본 발명에 의하면, 저항값의 합계가 커지는 일없이 고주파대역에서의 주파수특성의 불평형이 방지되어 감쇠비를 정확하고 쉽게 산출할 수 있도록 된 감쇠기를 제공할 수 있게 된다.

Claims (16)

1. 신호입력단자(ATT-IN)와, 한쪽단자가 기준전위에 접속된 제1저항(R₁₈), 이 제1저항(R₁₈)의 다른쪽단자에 직렬로 제2저항(R₁₇)이 접속되고, 제1저항(R₁₈)과 제2저항(R₁₇)의 접속노드를 제1출력단자(a)로 하며, 상기 제1 및 제2저항(R₁₈,R₁₇)으로 된 직렬회로와 병렬로 제3저항(R₂₁)이 접속되는데 상기 제1, 제2 및 제3저항(R₁₈,R₁₇,R₂₁)로 된 병렬회로의 합성저항값이 제1저항(R₁₈)이 값과 같아지도록 제3저항(R₂₁)의 값이 설정되고, 상기 제2, 제3저항(R₁₇,R₂₁)의 접속노드에 제4저항(R₁₆)의 한쪽단자가 접속되는데 이 제4저항의 값은 상기 제2저항(R₁₇)의 값과 같게 설정되며, 이 제4저항(R₁₆)과 상기 제1, 제2 및 제3저항(R₁₈,R₁₇,R₂₁)으로 된 병렬회로의 접속노드를 제2출력단자(b)로 하고, 신호입력단자(ATT-IN)와 상기 제4저항(R₁₆)의 다른쪽단자간에 래더구조로 된 적어도 하나 이상의 조합저항(R₁₅,R₂₀,R₁₄,R₁₉)이 접속되는데 신호입력단자(ATT-IN)와 상기 조합저항(R₂₀,R₁₅,R₁₉,R₁₄)간에 형성된 접속노드를 제3출력단자(h)로 한 것을 특징으로 하는 감쇠기.
2. 제1항에 있어서, 상기 제3출력단자(h)가 스위치수단(11-1)을 매개해서 신호출력단자(ATT-OUT)에 접속된 것을 특징으로 하는 감쇠기.
3. 제2항에 있어서, 외부음량조정스위치로 부터 제어신호를 받아서 상기 스위치수단의 온/오프를 제어하는 논리회로수단이 더 접속된 것을 특징으로 하는 감쇠기.
4. 제3항에 있어서, 상기 논리회로수단이 다수의 플립플롭(31-1∼31-n)으로 이루어진 플립플롭회로와, 다수의 플립플롭(31-1∼31-n)에 접속되어 각각의 플립플롭을 셋팅시켜 주는 다수의 외부음량조정스위치(SW1∼SWn)로 구성된 것을 특징으로 하는 감쇠기.
5. 제3항에 있어서, 상기 논리회로수단이 다수의 플립플롭(21-1∼21-9, 22-1∼22-5)으로 이루어진 쉬프트레지스터를 포함하도록 된 것을 특징으로 하는 감쇠기.
6. 제5항에 있어서, 상기 논리회로수단이 상기 쉬프트레지스터를 동작시키기 위한 클럭신호(CK)를 수신하도록 된 것을 특징으로 하는 감쇠기.
7. 제5항에 있어서, 상기 논리수단이 상기 쉬프트레지스터의 쉬프트방향을 지시하기 위한 신호(U/D)를 수신하도록 된 것을 특징으로 하는 감쇠기.
8. 제5항에 있어서, 상기 쉬프트레지스터가 초기화신호(INT)에 의해 초기화되도록 된 것을 특징으로 하는 감쇠기.
9. 제1항에 있어서, 상기 신호입력단자(ATT-IN)와 래더구조로 된 적어도 하나 이상의 조합저항(R₁₅,R₂₀,R₁₄,R₁₉)간에 저항(R₁₁∼₁₃)으로 된 직렬회로가 저항(R₁₄,R₁₃)의 접속노드인 출력단자(e), 저항(R₁₃,R₁₂)의 접속노드인 출력단자(f), 저항(R₁₂,R₁₁)의 접속노드인 출력단자(g)에 순서대로 접속된 것을 특징으로 하는 감쇠기.
10. 제9항에 있어서, 상기 출력단자들(h,g,f,e)이 각각 스위치수단(11-1∼11-4)을 매개해서 신호출력단자(ATT-OUT)에 공통접속된 것을 특징으로 하는 감쇠기.
11. 제10항에 있어서, 외부음량조정스위치로 부터 제어신호를 받아서 상기 스위치수단의 온/오프를 제어하는 논리 회로수단이 더 접속된 것을 특징으로 하는 감쇠기.
12. 제11항에 있어서, 상기 논리회로수단이 다수의 플립플롭(31-1∼31-n)으로 이루어진 플립플롭회로와, 다수의 플립플롭(31-1∼31-n)에 접속되어 각각의 플립플롭을 셋팅시켜 주는 다수의 외부음량조정스위치(SW1∼SWn)로 구성된 것을 특징으로 하는 감쇠기.
13. 제11항에 있어서, 상기 논리회로수단이 다수의 플립플롭(21-1∼21-9, 22-1∼22-5)으로 이루어진 쉬프트레지스터를 포함하도록 된 것을 특징으로 하는 감쇠기.
14. 제13항에 있어서, 상기 논리수단이 상기 쉬프트레지스터를 동작시키기 위한 클럭신호(CK)를 수신하도록 된 것을 특징으로 하는 감쇠기.
15. 제13항에 있어서, 상기 논리수단이 상기 쉬프트레지스터의 쉬프트방향을 지시하기 위한 신호(U/D)를 수신하도록 된 것을 특징으로 하는 감쇠기.
16. 제13항에 있어서, 상기 쉬프트레지스터가 초기화신호(INT)에 의해 초기화되도록 된 것을 특징으로 하는 감쇠기.

Images