JPH11265979A - 制御されたインピーダンスを有する集積回路 - Google Patents

制御されたインピーダンスを有する集積回路

Info

Publication number
JPH11265979A
JPH11265979A JP10359877A JP35987798A JPH11265979A JP H11265979 A JPH11265979 A JP H11265979A JP 10359877 A JP10359877 A JP 10359877A JP 35987798 A JP35987798 A JP 35987798A JP H11265979 A JPH11265979 A JP H11265979A
Authority
JP
Japan
Prior art keywords
resistor
circuit
parallel
voltage
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10359877A
Other languages
English (en)
Inventor
Kozandaraman Makeshuwaa
コザンダラマン マケシュワー
E Warner Wayne
イー．ワーナー ウェイン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia of America Corp
Original Assignee
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lucent Technologies Inc filed Critical Lucent Technologies Inc
Publication of JPH11265979A publication Critical patent/JPH11265979A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/24—Frequency- independent attenuators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H04L25/0276—Arrangements for coupling common mode signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0298—Arrangement for terminating transmission lines

Abstract

(57)【要約】 【課題】 本発明は、制御されたオンチップインピーダ
ンス(on-chip impedance)を有する集積回路（ＩＣ）に
関し、特に、固定抵抗器よりも抵抗値が高い少なくとも
一つの切換え可能な抵抗器と並列に接続された固定抵抗
器からなる制御されたインピーダンスからなる集積回路
を提供する。 【解決手段】 本発明は、制御可能なインピーダンスを
有する集積回路であり、インピーダンスはある一定の材
料により形成され、表示値が所望の値よりも高い第１の
抵抗器（２０１）と、第１の抵抗器に対して切り換え可
能に並列接続されている第２の抵抗器（２０３、２０
４）とからなり、回路はさらに、第１の抵抗器を形成す
るのと同じ作製工程により一定の材料で形成されるトラ
ッキング抵抗器（３０８）と、トラッキング抵抗器が一
定の値よりも大きい値を有しているときには第２の抵抗
器を切り換えて第１の抵抗器に対して並列な状態にする
制御回路（図３）とからなることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の背景】
【発明の分野】本発明は、制御されたオンチップインピ
ーダンス(on-chip impedance)を有する集積回路（Ｉ
Ｃ）に関する。
【０００２】
【従来技術の説明】大抵の集積回路（ＩＣ）のオンチッ
プインピーダンス回路は、受動回路の場合に工程や温度
および電源電圧（例えば、Ｖdd）の変化に伴って、ある
いは、能動回路の場合にコモンモード電圧の変化に伴
い、その値が大きく変化する。高速信号回路の多くは、
伝送路の末端が低い終端インピーダンス（通常、〜５０
オーム）となるように配置されている。ある出願によれ
ば、低電圧差分信号（Ｌow Ｖoltage Ｄifferential Ｓ
ignaling：ＬＶＤＳ）が１００オームの終端インピーダ
ンスを必要とし、さらに、このインピーダンスは、広い
コモンモードの範囲にわたって動作（すなわち、線形を
維持）しなければならない。さらに、端子装置を組み立
てる際に、このような端子がチップ上に形成されること
が望ましい。またさらに、このようなインピーダンス
が、なるべく伝送路のインピーダンスに近くなるように
精密に制御されることが重要である。このようなインピ
ーダンスは、シート抵抗器(sheet resistors) を使用し
た場合に、工程や温度および電源の変動によって大きく
変化する。一方、能動回路の使用時には、入力信号のコ
モンモード電圧が変化したときに、著しい変化が見られ
る。能動回路および受動回路の利点を組み合わせた簡単
な方法を採ることが望ましい。
【０００３】インピーダンスを制御可能にするために、
例えば、所望の範囲の各値に設定可能なある一定の値を
有する抵抗器などの様々な従来技術がこれまでに発明さ
れてきた。従来技術の一つとして、図１に示されるよう
に、抵抗器（Ｒ１およびＲ２）が、直列に接続され、ス
イッチ（ＳＷ１およびＳＷ２）と並列に配置されるもの
があげられる。動作時は、ノード１０とノード１１の間
にある直列抵抗を小さくしたい場合、スイッチＳＷ１と
ＳＷ２のいずれかまたは両方を閉じることにより、抵抗
路から対応する抵抗を効果的に取り除くことができる。
このようにして、全部で０、Ｒ１、Ｒ２、Ｒ１＋Ｒ２の
抵抗が得られる。しかし、スイッチＳＷ１とＳＷ２が閉
じているときに、その抵抗値が、対応する抵抗器よりも
小さくない場合は、その値も考慮に入れなければならな
い。大抵の場合、この技法を有効に利用するためには、
各スイッチの抵抗を対応する抵抗器の値の１０％以下に
した方がよく、通常は５％以下にすることの方が多い。
伝送路の終端に用いるものとしては、所望のインピーダ
ンスを得るための並列ＭＯＳトランジスタも周知であ
る。例えば、米国特許第5,243,229号および第5,298,800
号に記載されている例を参照されたい。
【０００４】
【発明の概要】集積回路が、固定抵抗器よりも抵抗値が
高い少なくとも一つの切換え可能な抵抗器と並列に接続
された固定抵抗器からなる制御されたインピーダンスを
具備している。伝送路の終端インピーダンスとして本発
明技法の使用については、実施例に詳しく説明されてい
る。
【０００５】
【発明の詳細な記述】以下の詳細な説明は、固定抵抗器
よりも抵抗値の高い切換え可能な抵抗器と並列に接続さ
れた固定抵抗器を具備する制御されたインピーダンスを
備えた集積回路に関するものである。図２について説明
すると、本発明の代表実施例において、各シート抵抗器
（２０１乃至２１０）と各送信ゲート（２１１乃至２１
８）が配列されている。この配列の足の数(number of l
egs)は、インピーダンスに必要な精度によって決まる。
この配列の第１の足は固定抵抗器２０１および２０２か
らなり、各抵抗器は、通常、ドーピングが施された１枚
の蒸着ポリシリコンにより形成され、その値は所望の値
よりもわずかに（例えば、３５％）高く設定されてい
る。以下に説明されている制御回路は、接続パッド２１
９乃至２２０および２２０乃至２２１にかけて接続され
ている抵抗の値を動的に監視し、送信ゲート／抵抗器の
補足的な足をオン／オフに切り換えてインピーダンスを
精密に制御する。送信ゲートがすべてオフの場合は、接
続パッド２１９乃至２２０および２２０乃至２２１にか
けて見られるインピーダンスは、それぞれ抵抗器２０１
および２０２のインピーダンスに等しくなり、本実施例
の場合には６０オームとなる。配列の第２の足では、切
り換えられる抵抗器２０３、２０４、２０５、および２
０６の表示値がそれぞれ１６０オームであり、それぞれ
表示オン抵抗値が８０オームのＭＯＳトランジスタ２１
１、２１２、２１３、および２１４によって切り換えら
れる。また、この配列の第３の足では、切り換えられる
抵抗器２０７、２０８、２０９、および２１０の表示値
がそれぞれ８０オームであり、それぞれ表示オン抵抗値
が４０オームのＭＯＳトランジスタ２１５、２１６、２
１７、および２１８によって切り換えられる。
【０００６】この切り換えられる各抵抗器の値は、固定
抵抗器２０１、２０２に比べて高いことが明らかであ
る。さらに、本実施例の場合、対応するＭＯＳトランジ
スタのオン抵抗値が重要であり、場合によっては、固定
抵抗器２０１および２０２の値（６０オーム）よりも高
くなる（例えば、８０オーム）こともある。したがっ
て、本発明による技法は、固定抵抗器に対して直列な抵
抗器をオン／オフに切り換える代表的な従来型スキーム
とは対照をなすものである。そのような従来型スキーム
では、低い抵抗値が必要な場合は特に、並列に接続され
た抵抗器をオン／オフにするスキームに比べて適度に低
いスイッチのオン抵抗値を得るためには、比較的大きい
送信ゲートを必要とする。例えば、合計３足を有するポ
リシリコン製シート抵抗器と２つのデジタル制御信号
（Ｔ０、Ｔ１）によって生じる１００オームのインピー
ダンスで、最大の変動が９％という非常に低い値となる
ことがシミュレーションにより明らかである。
【０００７】動作時は、終端抵抗器の値が５０オーム±
１０％であることが望ましく、すなわち、本実施例にお
いては、４５乃至５５オームの範囲内の終端抵抗値とな
ることが望ましい。しかし、集積回路の作製工程では、
ポリシリコン抵抗器の抵抗を公称値よりも±２５％も変
えることが通常可能である。したがって、抵抗器２０１
および２０２では、４５から７５オームまで変化させる
ことができる。抵抗器２０１および２０２が４５オーム
の場合、終端抵抗は容認可能な範囲内にある。ところ
が、各抵抗器が５５オームよりも高い場合には、第１ま
たは第２の足のいずれか一方または両方の切り換え対象
となる各抵抗器がオンとなり、各接続パッドにかけて並
列な抵抗が発生する。これは、次のようにして行われ
る。
【０００８】（１）デジタル制御信号Ｔ０およびＴ１が
ローの場合、インバータ２２４および２２５は、ｐチャ
ネルのデバイス２１１、２１３、２１５、および２１７
の各ゲートに高い電圧を設定し、オフ（高インピーダン
ス）状態にする。同様に、インバータ２２６および２２
７は、ｎチャネルのデバイス２１２、２１４、２１６、
および２１８の各ゲートに低い電圧を設定し、同じくオ
フ状態にする。したがって、２０１と２０２に対して並
列な抵抗が付加されることはない。
【０００９】（２）デジタル制御信号Ｔ１がローとなっ
ている間にＴ０がハイになった場合、各インバータは、
第２の足に配置されているトランジスタ２１１、２１
２、２１３、および２１４をオンにする。これにより、
固定抵抗器２０１および２０２に対して並列な状態に置
かれる第１足の抵抗値が名目上４００オームとなる。
【００１０】（３）デジタル制御信号Ｔ０がローとなっ
ている間にＴ１がハイになった場合、各インバータは、
トランジスタ２１５、２１６、２１７、および２１８を
オンにする。これにより、固定抵抗器２０１および２０
２に対して並列な状態に置かれる第２足の抵抗値が名目
上２００オームとなる。
【００１１】（４）デジタル制御信号Ｔ０およびＴ１の
両方がハイとなっている場合は、第１および第２足の各
抵抗器が固定抵抗器２０１および２０２に対して並列な
状態に置かれる。
【００１２】Ｔ０およびＴ１のいずれかまたは両方がハ
イになると、各入力接続パッドにかけて見られる有効イ
ンピーダンスが、固定抵抗器によって得られるインピー
ダンスよりも低くなることがわかる。図示されている表
示抵抗値を用いた場合、適正な制御信号Ｔ０およびＴ１
を用いることにより、ポリシリコンシート抵抗に±２５
％の範囲にわたる変化が生じても、４５乃至５５オーム
の所望の範囲内にある有効終端抵抗が得られる。
【００１３】デジタル制御信号Ｔ０およびＴ１が、図３
に示される基準回路３００または他の手段により生成可
能なことは、当業者にとって明らかである。本実施例で
は、抵抗分割器３０２および３０３により、基準電圧Ｖ
REF がノード３０１に加えられる。また、希望により、
基準電圧を、バンドギャップ基準により生成されたとき
のように、電源電圧、温度、および集積回路の作製工程
における変化に対して一定になるようにしてもよい。し
かし、必ずしもその必要はなく、ＶREF を、多様なオン
チップまたは外部ソースにより生成してもよい。
【００１４】動作時は、演算増幅器３０４が入力反転時
にＶREF を受信して、第１の基準電流Ｉ1 がトランジス
タ３０５と基準抵抗器３０６に流れるようにする。基準
抵抗器３０６は、通常、基準回路３００が形成されてい
る集積回路の外部に配置され、温度や加工が抵抗値に与
える影響を比較的少なくしている。第２の基準電流Ｉ2
は、トランジスタ３０７とトラッキング抵抗器３０８に
より生成され、Ｉ2 の値は、トランジスタ３０７とトラ
ンジスタ３０５のサイズの比に応じてＩ1 に対して好ま
しい値が決められる。トラッキング抵抗器３０８は、回
路３００と同じ集積回路上に配置されており、図２に示
される固定抵抗器と同じ材料（本実施例ではドーピング
が施されたポリシリコン）で同じ加工工程により作製さ
れている。したがって、電流Ｉ2 により、トラッキング
抵抗器３０８の抵抗に見られる変化を反映した電圧Ｖ
COMPが生成され、この電圧ＶCOMPが、コンパレータ３０
９、３１０、および３１１の非反転入力に加えられる。
【００１５】さらに、基準電圧ＶREF は、演算増幅器３
１２の反転入力にも加えられ、増幅器出力電圧を発生さ
せて、トランジスタ３１３により電流Ｉ3 が抵抗器３１
４に流れるようにする。電流Ｉ3 は、トランジスタ３１
５によって決まり、これによって電流Ｉ4 が一連の抵抗
器３１６、３１７、３１８に流れ、ノード３１９、３２
０、および３２１にそれぞれ定められた基準電圧Ｖ1 、
Ｖ2 、Ｖ3 が発生する。この定められた基準電圧によ
り、集積回路の動作温度や集積回路の作製工程における
変化に伴ってＶREF をトラッキングさせるために、抵抗
器３１４、３１６、３１７、および３１８は、同じ種類
（例えば、ドーピングが施されたポリシリコン）のもの
であった方がよい。ＶCOMPがＶ1 、Ｖ2 、Ｖ3 よりも低
い場合、コンパレータ３０９、３１０、および３１１の
出力は低くなり、出力ノード３２７および３２８には、
それぞれ低い電圧信号Ｔ０およびＴ１が発生する。この
状態は、トラッキング抵抗器３０８の抵抗が低い場合に
発生し、前記した通り、固定抵抗器２０１および２０２
に対して並列な補足的抵抗器が接続されることはない。
トラッキング抵抗器３０８は、抵抗器２０１および２０
２と同じ材料（例えば、ドーピングが施された蒸着ポリ
シリコン層）により形成され、かつ同じリソグラフィお
よびエッチング工程によりパターン形成されていること
から、上記の固定抵抗器は、予想される許容範囲が比較
的低水準になることがわかる。したがって、固定抵抗器
に対して並列な補足的な抵抗器が全くない状態が適切で
ある。
【００１６】同様に、ＶCOMPがＶ1 よりも大きくＶ2 よ
りも小さいとき、コンパレータ３０９の出力は高く、コ
ンパレータ３１０および３１１の出力は低くなることか
ら、Ｔ０はハイに、Ｔ１はローになる。同じく、ＶCOMP
がＶ2 よりも大きくＶ3 よりも小さいとき、コンパレー
タ３０９および３１０の出力は共に高くなることから、
Ｔ１はハイに、Ｔ０はローとなる。最後に、ＶCOMPがＶ
3 よりも大きいとき、すべてのコンパレータの出力は高
くなり、論理ゲートによってＴ０およびＴ１は共に高い
電圧状態に置かれる。この最後の状態は、トラッキング
抵抗器３０８の抵抗がその範囲内の最高限度にあるとき
に発生することから、図２の切換え可能な抵抗器をすべ
て固定抵抗器に対して並列に配置することが望ましい。
ＶCOMPが温度や加工上の変化によりトラッキング抵抗器
３０８の抵抗の変化を反映することから、そのような変
化を相殺し所望の抵抗値が得られるように、制御回路に
よって切換え可能な抵抗器が固定終端抵抗器に対して並
列な状態に置かれることが明らかである。
【００１７】本発明は、終端抵抗器を必要とする多様な
用途に用いることができ、抵抗器トリミング等の高価な
技法を用いなくても正確なオンチップ抵抗が得られる。
例えば、二つの抵抗器を必要とする中央タップ形平衡終
端を図２に示したが、単一抵抗器による終端に本発明の
技法を用いても有利である。さらに、用途によっては、
外部装置によって直接接触されない正確な内部オンチッ
プ抵抗器を必要とする場合があるが、本発明は、そのよ
うな場合にも用いることができる。本回路の物理的なサ
イズは、インピーダンスを低くする（〜１００オーム）
場合でも小さくすることができる。また、本回路を用い
ると、外部終端抵抗器を一切使用せずにすむことから、
高速信号方式を採用しているチップのピン数を大幅に減
らすことができる。使用されている制御信号は、デジタ
ル方式であることから、接地回線を布設してノイズを遮
断する必要もない。本発明にこれ以外の様々な利点や用
途があることは、当業者にとって明らかであろう。
【図面の簡単な説明】
【図１】従来技術の制御された抵抗を示す図である。
【図２】本発明による制御された抵抗の一実施例を示す
図である。
【図３】図２の制御された抵抗と共に使用するのに適し
た制御回路の一実施例を示す図である。

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 制御可能なインピーダンスを有する集積
    回路において、該インピーダンスはある一定の材料によ
    り形成され、表示値が所望の値よりも高い第１の抵抗器
    （２０１）と、該第１の抵抗器に対して切り換え可能に
    並列接続されている第２の抵抗器（２０３、２０４）と
    からなり、 該回路はさらに、該第１の抵抗器を形成するのと同じ作
    製工程により該一定の材料で形成されるトラッキング抵
    抗器（３０８）と、該トラッキング抵抗器が一定の値よ
    りも大きい値を有しているときには該第２の抵抗器を切
    り換えて該第１の抵抗器に対して並列な状態にする制御
    回路（図３）とからなることを特徴とする集積回路。
  2. 【請求項２】 請求項１に記載の回路において、該制御
    回路は、該トラッキング抵抗器（３０８）の両端に発生
    する比較電圧（ＶCOMP）と第１抵抗器の電圧（Ｖ1）と
    を比較し、該比較電圧が該第１の基準電圧よりも大きい
    ときには、該第２の抵抗器を該第１の抵抗器と並列な状
    態に切り換える第１の制御信号（Ｔ０）を発生する第１
    のコンパレータ（３０９）からなることを特徴とする回
    路。
  3. 【請求項３】 請求項２に記載の回路において、該集積
    回路はさらに、該第１の抵抗器に対して並列に切り換え
    可能に接続されている第３の抵抗器からなり、該制御回
    路はさらに、該比較電圧（ＶCOMP）と第２の比較電圧
    （Ｖ2）とを比較して該比較電圧が該第２の基準電圧よ
    りも大きいときには該第３の抵抗器を該第１の抵抗器に
    対して並列な状態に切り換える第２の制御信号（Ｔ１）
    を発生する第２のコンパレータ（３１０）からなること
    を特徴とする回路。
  4. 【請求項４】 請求項３に記載の回路において、該制御
    回路がさらに、該比較電圧（ＶCOMP）と第３の基準電圧
    （Ｖ3）とを比較する第３のコンパレータ（３１１）か
    らなり、これにより、該制御回路は該第１の制御信号
    （Ｔ０）と該第２の制御信号（Ｔ１）を発生し、該比較
    電圧が該第３の基準電圧よりも大きいときには該第２の
    抵抗器と該第３の抵抗器を該第１の抵抗器に対して並列
    な状態に切り換えることを特徴とする回路。
  5. 【請求項５】 請求項１に記載の回路において、該制御
    回路は電流（Ｉ1）を該トラッキング抵抗器に流す電流
    源を含み、該電流は、集積回路の動作温度の変化や集積
    回路を形成する作製工程上の変化に対して比較的一定で
    あることを特徴とする回路。
  6. 【請求項６】 請求項５に記載の回路において、該電流
    源は、演算増幅器（３０４）からなり、該演算増幅器
    は、基準電圧（ＶREF）を受信するために接続された反
    転入力と、第１の電源電圧（ＶDD）に接続された第１の
    制御された端子と該演算増幅器の非反転入力とさらに外
    部抵抗器（３０６）を介して第２の電源電圧（ＶSS）と
    に接続された第２の制御された端子とを有する電流源ト
    ランジスタ（３０５）の制御端子に接続された出力とを
    有することを特徴とする回路。
JP10359877A 1997-12-18 1998-12-18 制御されたインピーダンスを有する集積回路 Pending JPH11265979A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/993,209 US6147520A (en) 1997-12-18 1997-12-18 Integrated circuit having controlled impedance
US08/993209 1997-12-19

Publications (1)

Publication Number Publication Date
JPH11265979A true JPH11265979A (ja) 1999-09-28

Family

ID=25539241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10359877A Pending JPH11265979A (ja) 1997-12-18 1998-12-18 制御されたインピーダンスを有する集積回路

Country Status (4)

Country Link
US (1) US6147520A (ja)
JP (1) JPH11265979A (ja)
KR (1) KR100304334B1 (ja)
TW (1) TW441076B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332175A (ja) * 2005-05-24 2006-12-07 Freescale Semiconductor Inc トリミング回路及び電子回路
JP2007017399A (ja) * 2005-07-11 2007-01-25 Seiko Epson Corp バンプを有する集積回路装置内の抵抗値測定方法及び抵抗値調整方法並びに集積回路装置及び電子機器
JP2007019186A (ja) * 2005-07-06 2007-01-25 Seiko Epson Corp 終端抵抗を備えたインターフェース回路並びにそれを内蔵した集積回路装置及び電子機器
JP2008289144A (ja) * 2007-05-07 2008-11-27 Natl Semiconductor Corp <Ns> ガラス上の差動信号に対する終端補償
JP2009238892A (ja) * 2008-03-26 2009-10-15 Seiko Epson Corp 集積回路装置、電気光学装置及び電子機器

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100308791B1 (ko) * 1999-09-07 2001-11-05 윤종용 반도체 장치의 프로그래머블 임피던스 콘트롤 출력회로 및 프로그래머블 임피던스 콘트롤 방법
DE10047647A1 (de) * 1999-12-03 2001-06-07 Fairchild Semiconductor Hochfrequenz-Mos-Schalter
US7167023B1 (en) 2001-08-29 2007-01-23 Altera Corporation Multiple data rate interface architecture
US6946872B1 (en) 2003-07-18 2005-09-20 Altera Corporation Multiple data rate interface architecture
US6603329B1 (en) 2001-08-29 2003-08-05 Altera Corporation Systems and methods for on-chip impedance termination
US7200769B1 (en) 2001-08-29 2007-04-03 Altera Corporation Self-compensating delay chain for multiple-date-rate interfaces
US6798237B1 (en) 2001-08-29 2004-09-28 Altera Corporation On-chip impedance matching circuit
US6806733B1 (en) 2001-08-29 2004-10-19 Altera Corporation Multiple data rate interface architecture
TW538602B (en) * 2001-10-24 2003-06-21 Realtek Semi Conductor Co Ltd Circuit and method for automatically changing matching resistance
US6812732B1 (en) 2001-12-04 2004-11-02 Altera Corporation Programmable parallel on-chip parallel termination impedance and impedance matching
US6836144B1 (en) 2001-12-10 2004-12-28 Altera Corporation Programmable series on-chip termination impedance and impedance matching
US7109744B1 (en) 2001-12-11 2006-09-19 Altera Corporation Programmable termination with DC voltage level control
US6812734B1 (en) 2001-12-11 2004-11-02 Altera Corporation Programmable termination with DC voltage level control
KR100446292B1 (ko) * 2001-12-22 2004-09-01 삼성전자주식회사 능동 종단저항값 교정회로와 이를 구비하는 메모리 칩과능동 종단저항 교정방법
US6683472B2 (en) * 2002-02-19 2004-01-27 Rambus Inc. Method and apparatus for selectably providing single-ended and differential signaling with controllable impedance and transition time
US6815980B2 (en) * 2003-02-27 2004-11-09 International Business Machines Corporation Termination circuit for a differential transmission line
TW586264B (en) * 2003-04-14 2004-05-01 Realtek Semiconductor Corp Amplifying circuit
TWI222271B (en) * 2003-06-16 2004-10-11 Realtek Semiconductor Corp Adjustable impedance circuit
US6888369B1 (en) 2003-07-17 2005-05-03 Altera Corporation Programmable on-chip differential termination impedance
US6859064B1 (en) 2003-08-20 2005-02-22 Altera Corporation Techniques for reducing leakage current in on-chip impedance termination circuits
US6888370B1 (en) * 2003-08-20 2005-05-03 Altera Corporation Dynamically adjustable termination impedance control techniques
US20050151576A1 (en) * 2003-09-23 2005-07-14 Chao-Cheng Lee Adjustable impedance circuit
US7234069B1 (en) 2004-03-12 2007-06-19 Altera Corporation Precise phase shifting using a DLL controlled, multi-stage delay chain
US7126399B1 (en) 2004-05-27 2006-10-24 Altera Corporation Memory interface phase-shift circuitry to support multiple frequency ranges
US7123051B1 (en) 2004-06-21 2006-10-17 Altera Corporation Soft core control of dedicated memory interface hardware in a programmable logic device
US7145359B2 (en) * 2004-06-28 2006-12-05 Silicon Laboratories Inc. Multiple signal format output buffer
JP4559151B2 (ja) * 2004-07-29 2010-10-06 富士通株式会社 終端回路、半導体装置、及び電子機器
US7030675B1 (en) 2004-08-31 2006-04-18 Altera Corporation Apparatus and method for controlling a delay chain
US7221193B1 (en) 2005-01-20 2007-05-22 Altera Corporation On-chip termination with calibrated driver strength
US7218155B1 (en) 2005-01-20 2007-05-15 Altera Corporation Techniques for controlling on-chip termination resistance using voltage range detection
JP4508001B2 (ja) * 2005-06-22 2010-07-21 株式会社デンソー 温度補正回路
US7679397B1 (en) 2005-08-05 2010-03-16 Altera Corporation Techniques for precision biasing output driver for a calibrated on-chip termination circuit
US7352207B2 (en) * 2005-09-30 2008-04-01 Silicon Laboratories Inc. Output driver with common mode feedback
US7439760B2 (en) * 2005-12-19 2008-10-21 Rambus Inc. Configurable on-die termination
US7508235B2 (en) * 2006-06-07 2009-03-24 Silicon Laboratories Inc. Differential line termination technique
US7688536B2 (en) * 2007-05-23 2010-03-30 International Business Machines Corporation Variable power write driver circuit
US8130029B2 (en) * 2007-11-19 2012-03-06 Analog Devices, Inc. Circuit for switchably connecting an input node and an output node
US7675354B2 (en) * 2007-11-19 2010-03-09 Analog Devices, Inc. Switching circuit for switchably connecting an input node and an output node
US7999523B1 (en) 2008-08-29 2011-08-16 Silicon Laboratories Inc. Driver with improved power supply rejection
US20100117703A1 (en) * 2008-11-13 2010-05-13 Zhipeng Zhu Multi-mode single-ended cmos input buffer
US8461880B2 (en) * 2009-04-02 2013-06-11 Silicon Labs Spectra, Inc. Buffer with an output swing created using an over-supply voltage
KR101715855B1 (ko) * 2010-12-10 2017-03-13 엘지디스플레이 주식회사 액정표시장치의 타이밍 콘트롤러
US8766701B1 (en) * 2013-03-08 2014-07-01 Xilinx, Inc. Analog multiplexing with independent power supplies
DE102014203429A1 (de) * 2014-02-26 2015-08-27 Siemens Aktiengesellschaft Redundierbare Eingangsschaltung, Eingangsschaltungseinheit mit mindestens einer Eingangsschaltung und Verfahren zum Betrieb einer solchen Eingangsschaltungseinheit
US9400511B1 (en) 2016-01-07 2016-07-26 International Business Machines Corporation Methods and control systems of resistance adjustment of resistors
US9960752B2 (en) * 2016-04-22 2018-05-01 Linear Technology Corporation Switchable termination with multiple impedance selections

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4237405A (en) * 1978-03-10 1980-12-02 Lear Siegler, Inc. Method and apparatus for conserving energy
JPH01273416A (ja) * 1988-04-26 1989-11-01 Matsushita Electric Ind Co Ltd レベル・シフト回路
US5243229A (en) * 1991-06-28 1993-09-07 At&T Bell Laboratories Digitally controlled element sizing
US5194765A (en) * 1991-06-28 1993-03-16 At&T Bell Laboratories Digitally controlled element sizing
JPH0851345A (ja) * 1994-08-05 1996-02-20 Nippon Steel Corp タイミング可変型入力回路
JP2697637B2 (ja) * 1994-10-26 1998-01-14 日本電気株式会社 半導体装置
FR2728689A1 (fr) * 1994-12-23 1996-06-28 Sgs Thomson Microelectronics Circuit d'etalonnage de resistances
US5721497A (en) * 1996-01-23 1998-02-24 Sun Microsystems, Inc. Cold termination for a bus

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006332175A (ja) * 2005-05-24 2006-12-07 Freescale Semiconductor Inc トリミング回路及び電子回路
JP2007019186A (ja) * 2005-07-06 2007-01-25 Seiko Epson Corp 終端抵抗を備えたインターフェース回路並びにそれを内蔵した集積回路装置及び電子機器
JP2007017399A (ja) * 2005-07-11 2007-01-25 Seiko Epson Corp バンプを有する集積回路装置内の抵抗値測定方法及び抵抗値調整方法並びに集積回路装置及び電子機器
JP4604887B2 (ja) * 2005-07-11 2011-01-05 セイコーエプソン株式会社 バンプを有する集積回路装置及び電子機器
JP2008289144A (ja) * 2007-05-07 2008-11-27 Natl Semiconductor Corp <Ns> ガラス上の差動信号に対する終端補償
JP2009238892A (ja) * 2008-03-26 2009-10-15 Seiko Epson Corp 集積回路装置、電気光学装置及び電子機器

Also Published As

Publication number Publication date
KR19990063141A (ko) 1999-07-26
TW441076B (en) 2001-06-16
KR100304334B1 (ko) 2001-11-02
US6147520A (en) 2000-11-14

Similar Documents

Publication Publication Date Title
JPH11265979A (ja) 制御されたインピーダンスを有する集積回路
US7078943B2 (en) Series terminated CMOS output driver with impedance calibration
US6087853A (en) Controlled output impedance buffer using CMOS technology
JP3788928B2 (ja) 抵抗可変器
JP2868716B2 (ja) 基準抵抗回路
JP2917877B2 (ja) 基準電流発生回路
JP4767386B2 (ja) 内部電圧発生回路
JP2002368581A (ja) 可変インピーダンス回路
WO1999043086A1 (en) Dynamic bias circuitry utilizing early voltage clamp and translinear techniques
US6885237B2 (en) Internal step-down power supply circuit
US20010052867A1 (en) Digital-to-analog converter
JP4109998B2 (ja) スイッチングポイント感知回路及びそれを用いた半導体装置
JPH06232707A (ja) しきい値制御された集積回路用入力回路
US7218169B2 (en) Reference compensation circuit
US6211712B1 (en) CMOS comparator with hysteresis
US6518797B2 (en) Current mode logic circuit with output common mode voltage and impedance control
JP2981279B2 (ja) 入出力回路
JP3461891B2 (ja) トランジスタ・スイッチング
JPH10107598A (ja) 遅延回路
JP2506524B2 (ja) 定電圧回路
KR0172342B1 (ko) 기준전압 발생회로
JP2024042582A (ja) アナログスイッチ回路、半導体装置
EP0385018A2 (en) MOS analog amplifier
JPH11149464A (ja) マイクロコンピュータ
JPS63251820A (ja) 定電流源回路