KR19990063141A - 제어가능한 임피던스를 구비한 집적 회로 - Google Patents

제어가능한 임피던스를 구비한 집적 회로 Download PDF

Info

Publication number
KR19990063141A
KR19990063141A KR1019980055568A KR19980055568A KR19990063141A KR 19990063141 A KR19990063141 A KR 19990063141A KR 1019980055568 A KR1019980055568 A KR 1019980055568A KR 19980055568 A KR19980055568 A KR 19980055568A KR 19990063141 A KR19990063141 A KR 19990063141A
Authority
KR
South Korea
Prior art keywords
resistor
parallel
integrated circuit
control
voltage
Prior art date
Application number
KR1019980055568A
Other languages
English (en)
Other versions
KR100304334B1 (ko
Inventor
마케쉬와르 코단다라만
웨인 이 웨르너
Original Assignee
보토스 알. 제이
루센트 테크놀러지스 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 보토스 알. 제이, 루센트 테크놀러지스 인크 filed Critical 보토스 알. 제이
Publication of KR19990063141A publication Critical patent/KR19990063141A/ko
Application granted granted Critical
Publication of KR100304334B1 publication Critical patent/KR100304334B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/24—Frequency- independent attenuators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H04L25/0276—Arrangements for coupling common mode signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0298—Arrangement for terminating transmission lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

처리 및 온도 변화에 대해 비교정 일정하게 유지되는 제어 임피던스를 갖는 집적 회로. 상기 제어 임피던스는, 고정 저항보다 큰 저항값을 갖는 하나 이상의 스위칭 가능한 저항기(203, 204, 207, 208)와 병렬인 고정 저항기(201)를 포함한다. 제어 회로(도 3)는 기준 전류 발생기를 포함한다. 상기 기준 전류는 상기 고정 저항기와 동일한 제조 과정에서 동일한 재료(예를 들어 도핑 폴리실리콘)로 형성된 트래킹 저항기(308)를 통해 흐른다. 비교기(309, 310, 311)는 상기 트래킹 저항기에 걸린 전압을 모니터링하고, 소망의 실효 저항을 얻기 위해 상기 스위칭 가능한 저항기의 스위칭을 제어하는데 사용된다. 실시예에서, 전송 라인단 임피던스를 제공하는 기술의 이용을 설명한다.

Description

제어가능한 임피던스를 구비한 집적 회로
본 발명은 제어 온칩 임피던스(controlled on-chip impedance)를 갖는 집적 회로(IC)에 관한 것이다.
대부분의 집적 회로 온칩 임피던스 회로는, 수동 소자일 경우, 처리, 온도 및 전원 전압(예를 들어, Vdd)의 변화에 따라, 값의 큰 변화를 나타내고, 능동 소자일 경우, 동상 전압의 변화에 따라, 값의 큰 변화를 나타낸다. 많은 고속 신호전송 회로는 전송 라인의 종단에 낮은 종단 임피던스(전형적으로 50옴)를 사용한다. 한 응용예에서, 저전압 차동 신호전송(Low Voltage Differential Signaling:LVDS)은, 100옴의 종단 임피던스를 필요로 하고, 또한 상기 임피던스는 넓은 동상 범위에서 작동할(즉, 선형을 유지할) 필요가 있다. 또한, 종단 장치를 구성할 경우, 칩 상에 상기 종단을 구성하는 것이 바람직하다. 또한, 상기 임피던스가 가능한 한 상기 전송 라인 임피던스에 밀접하게 정확하게 제어되는 것이 중요하다. 시트 저항기(sheet resistor)를 이용하여 실현할 때, 상기 임피던스는, 프로세스, 온도 및 전원 변동에 따라 크게 변화한다. 반면, 능동 회로가 사용될 때, 상기 입력 신호의 동상 전압이 변화하면, 큰 변화가 나타난다. 상기 능동 및 수동 해법의 이점을 조합한 간단한 방법이 바람직하다.
제어 가능한 임피던스를 얻기 위한 다양한 종래 기술이 안출되어 있다. 예를 들면, 일정 값을 갖는 저항기를 소망 범위의 값으로 설정한다. 도 1에 도시된 한 종래 기술에서, 저항기(R1 및 R2)는 서로 직렬로 접속되고, 스위치(SW1 및 SW2)가 병렬로 접속된다. 작동 시, 절점(10 및 11) 사이의 직렬 저항을 낮추는 것이 바람직할 때, 상기 스위치(SW1 및 SW2) 중 하나 또는 모두를 단락시키고, 따라서 상기 저항 경로로부터 관련 저항기를 효과적으로 제거할 수 있다. 상기 방법에서, 0, R1, R2, 또는 R1+R2의 총 저항을 얻을 수 있다. 그러나, 단락될 때, 상기 스위치(SW1 및 SW2)의 저항이 관련 저항기보다 작지 않을 경우를 반드시 고려해야 한다. 대부분의 경우, 상기 기술을 효율적으로 하기 위해, 상기 스위치의 저항을 관련 저항기 값의 10% 미만으로, 전형적으로는 5% 미만으로 하여야 한다. 또한, 소망의 임피던스를 얻기 위해, 전송 라인의 종단에 병렬 MOS 트랜지스터를 사용하는 것이, 예를 들어, 미국 특허 제 5,243,229 호 및 제 5,298,800 호(모두 본원에 참고 자료로 포함됨)에 공지되어 있다.
집적 회로는, 고정 저항기 및 상기 고정 저항기의 값보다 큰 저항값을 갖고 상기 고정 저항기와 병렬인 적어도 하나의 스위칭 가능한 저항기를 포함하는 제어된 임피던스를 갖는다. 전송 라인 종단 임피던스인 본 발명을 실시예로 설명한다.
도 1은 종래 기술의 제어 저항.
도 2는 본 발명의 실시예의 제어 저항.
도 3은 도 2의 제어 저항을 적절히 사용한 제어 회로의 실시예.
* 도면 주요 부분에 대한 부호의 설명 *
201, 202 : 고정 저항기 203 내지 210 : 스위칭 저항기
211 내지 218 : MOS 트랜지스터 T0, T1 : 디지털 제어 신호
300 : 기준 회로 304, 312 : 연산 증폭기
309 내지 311 : 비교기
이하의 상세한 설명은, 고정 저항 및 상기 고정 저항의 값보다 큰 저항값을 갖고 상기 고정 저항과 병렬인 적어도 하나의 스위칭 가능한 저항을 갖는 제어된 임피던스를 갖는 집적 회로에 관련된 것이다. 도 2를 참고로, 본 발명의 전형적인 실시예에서, 시트 저항기(201 내지 210)와 전송 게이트(211 내지 218)의 어레이가 형성된다. 상기 어레이의 레그(leg)의 수는 상기 임피던스의 소망의 정확성에 따른다. 상기 어레이의 제 1 레그는, 소망값보다 약간(예를 들어, 35%) 높게 설정한 값을 갖는, 적층된 폴리실리콘으로 도핑된 시트(sheet)로 전형적으로 형성된, 고정된 저항(201 및 202)을 포함한다. 이하에서 설명하지만, 제어 회로는 결합 패드(219-220 및 220-221) 사이의 저항값을 동적으로 모니터링하고, 전송 게이트/저항기의 레그를 턴 온/오프하여 임피던스를 정확히 제어한다. 모든 전송 게이트가 오프일 때, 결합 패드(219-220 및 220-221)에 걸린 임피던스는 각각, 실시예에서 60옴인, 저항기(201 및 202)와 같다. 상기 어레이의 제 2 레그에서, 스위칭 저항기(203, 204, 205, 206) 각각은 160옴의 공칭값을 갖고, 각각 80옴의 공칭 온 저항을 갖는 MOS 트랜지스터(211, 212, 213, 214)에 의해서 스위칭된다. 상기 어레이의 제 3 레그에서, 스위칭 저항기(207, 208, 209, 210)는 각각 80옴의 공칭값을 갖고, 각각 40옴의 공칭 온 저항을 갖는 MOS 트랜지스터(215, 216, 217, 218)에 의해 스위칭된다.
상기 스위칭 저항기의 값은 상기 고정 저항기(201, 202)에 비교해서 크다. 또한, 관련 MOS 트랜지스터의 온 저항의 값은 실시예에서 현저하고, 일부 경우 상기 고정 저항기(201, 202)(60옴)의 값보다 더 크다(예를 들어, 80옴). 따라서, 종래 기술에 비한 본 발명의 기술은 상기 고정 저항기에 직렬로 연결된 스위치 온/오프 저항기에 있다. 상기 종래 기술은, 소망의 저항의 값이 낮은 경우, 턴 온/오프 저항기와 병렬인 스위치의 적당히 낮은 온 저항을 얻기 위해 비교적 큰 전송 게이트를 필요로 한다. 예를 들어, 총 세 개의 폴리실리콘 시트 저항기의 레그와 두 디지털 제어 신호(T0, T1)를 사용하여 행해진 100옴 임피던스에서 9% 정도로 낮은 최대 변화가 얻어질 수 있다.
작동 시, 실시예의 종단 저항기의 소망값은 50옴±10%, 즉, 45옴 내지 55옴 범위의 종단 저항이 바람직하다. 그러나, 집적 회로 제조 과정은 전형적으로 상기 폴리실리콘 저항기의 저항을 공칭값으로부터 ±25% 정도 변화시킬 수 있다. 그러므로, 저항기(201 및 202)는 45옴 내지 75옴으로 변화할 수 있다. 만약 상기 저항기가 45옴이면, 종단 저항의 수용가능한 범위 내이다. 그러나, 상기 저항기가 55옴 이상이면, 상기 제 1 레그 또는 제 2 레그, 또는 모두의 스위칭 저항기는 턴온될 수 있어 상기 결합 패드 사이의 병렬 저항을 제공한다. 이는 다음과 같다.
(1) 상기 디지털 제어 신호(T0 및 T1)가 모두 로우일 경우, 인버터(224 및 225)는 p채널 디바이스(211, 213, 215, 217)의 게이트 상에 하이 전압을 제공하고, 상기 장치들을 오프(고 임피던스) 상태로 한다. 마찬가지로, 상기 인버터(226 및 227)가 n채널 디바이스(212, 214, 216, 218)의 게이트 상에 로우 전압을 제공하고, 상기 장치들을 오프 상태로 한다. 따라서, 아무런 부가적인 저항도 201 및 202과 병렬로 제공되지 않는다.
(2) 상기 디지털 제어 신호 중 T1이 계속 로우인 반면 T0가 하이로 되면, 상기 인버터는 상기 제 2 레그의 트랜지스터(211, 212, 213, 214)가 온이 되게 하고, 그 결과, 제 1 레그의 400옴의 저항은 상기 고정 저항기(201 및 202)와 병렬이 된다.
(3) 상기 디지털 제어 신호 중 T0가 계속 로우인 반면 T1이 하이로 되면, 상기 인버터는 트랜지스터(215, 216, 217, 218)가 온이 되게 하고, 그 결과, 제 2 레그의 200옴의 저항이 상기 고정 저항기(201 및 202)와 병렬이 된다.
(4) 상기 디지털 제어 신호(T0 및 T1)가 모두 하이이면, 상기 제 1 레그 및 제 2 레그 모두의 저항기는 상기 고정 저항기(201 및 202)와 병렬이 된다.
T0 및 T1이, 따로따로 또는 조합해서, 하이이면, 상기 입력 결합 패드에 걸린 유효 임피던스는 상기 고정 저항기에 의해 제공되는 것에 비교해서 감소한다. 적절한 제어 신호(T0 및 T1)를 인가하여, 공칭 저항값으로, 45옴 내지 55옴의 소망의 범위의 효과적인 종단 저항이 ±25%의 범위에서 상기 폴리실리콘 시트 저항의 변화에 관계없이 얻어진다.
상기 디지털 제어 신호(T0 및 T1)는 도 3에 도시된 기준 회로(300)나, 당업자에게 명백한 다른 수단에 의해 발생된다. 상기 실시예에서, 기준 전압(VREF)은 저항기 디바이더(302 및 303)에 의해 노드(301)에 인가된다. 상기 기준 전압은 원한다면, 밴드갭 기준에 의해 발생된 때의, 전원 전압, 온도, 및 집적 회로 제조 처리의 변화에 관해 일정할 수 있다. 그러나, 이는 필수적이지 않고, VREF는 온칩 또는 외부 소스의 변화에 의해 발생될 수도 있다.
작동 시, 연산 증폭기(304)는 그 반전 입력에서 VREF를 수신하고, 제 1 기준 전류(I1)를 트랜지스터(305) 및 기준 저항기(306)를 통해 흐르도록 한다. 상기 기준 저항기(306)는 통상적으로, 기준 회로(300)가 형성된 IC 외부에 위치하여, 그 저항과 비교적 독립적인 온도 및 처리 효과를 갖는다. 제 2 기준 전류(I2)는 트랜지스터(307) 및 트래킹 저항기(308)에 의해 발생되고, I2의 값은 트랜지스터(307) 대 트랜지스터(305)의 비에 따라 I1에 관한 소망의 값이다. 상기 트래킹 저항기(308)는, 상기 회로(300)로서, 동일 재료(상기 실시예에서 도핑된 폴리실리콘) 및 도 2에 도시된 고정 저항기와 같이 동일한 처리 단계로 제조된 동일 IC 상에 위치한다. 그러므로, 상기 전류(I2)는 트래킹 저항기(308)의 저항의 변화를 반영하는 전압(VCOMP)을 발생하고, 상기 전압(VCOMP)은 비교기(309, 310, 311)의 비반전 입력에 인가된다.
상기 기준 전압(VREF)은 또한, 연산 증폭기(312)의 반전 입력에 인가되어, 증폭기 출력 전압을 발생하여 저항기(314)를 통하는 전류(I3)가 트랜지스터(313)를 흐른다. 상기 전류(I3)는 트랜지스터(315)를 흘러, 저항기(316, 317, 318)의 줄을 통해 흘러 노드(319, 320, 321) 각각의 기준 전압(V1, V2, V3)을 발생하는 전류(I4)가 된다. 상기 저항기(314, 316, 317, 318)는 동일 유형(예를 들어, 도핑된 폴리실리콘)으로 되어, 상기 기준 전압을 IC 작동 온도의 변화 및 IC 제조 처리의 변화로 VREF를 트래킹한다. VCOMP가 V1, V2, V3보다 작으면, 비교기(309, 310, 311)의 출력은 로우이고, 각각 출력 노드(327 및 328) 상의 저 전압 신호(T0 및 T1)를 발생한다. 상기 상황은 상기 트래킹 저항기(308)의 저항이 비교적 낮을 때 발생되고, 따라서, 상기 기술한 바와 같이, 아무런 부가 저항기가 상기 고정 저항기(201 및 202)에 병렬로 제공되지 않는다. 상기 저항기 트래킹(308)이 동일 재료(예를 들어, 도핑된 폴리실리콘층)로 형성되고 동일 리소그래피 및 상기 저항기(201 및 202)를 형성하는 에칭 단계로 패터닝되며, 따라서 상기 고정 저항기가 예상한 허용 범위에 관해 비교적 낮다. 그러므로, 아무런 부가 저항기가 병렬로 제공되지 않는다.
동일한 방법으로, VCOMP가 V1보다 크고 V2보다 작을 때, 비교기(309)의 출력은 하이이고, 비교기(310)의 출력은 로우이며, T0는 하이이고 T1은 로우이다. 마찬가지로, VCOMP가 V2보다 크고 V3보다 작으면, 비교기(309 및 310)의 출력은 모두 하이이고, T1은 하이이고 T0는 로우이다. 끝으로, VCOMP가 V3보다 크면, 모든 비교기 출력이 하이이고, T0 및 T1 모두가 상기 논리 게이트에 의해 하이 전압 상태로 된다. 상기 세 번째 상태는 상기 트래킹 저항기(308)의 저항이 그 범위의 상한인 경우 일어나고, 도 2의 스위칭 가능한 저항기가 상기 고정 저항기와 병렬로 배치되는 것이 바람직하다. VCOMP가 온도 및 처리 변화에 기인한 상기 트래킹 저항기(308)의 저항의 변화를 반영하기 때문에, 상기 변화를 보상하고 소망의 저항을 얻기 위해, 상기 제어 회로는 상기 스위칭 가능한 저항기가 상기 고정 종단 저항기와 병렬로 배치될 수 있다.
본 발명은 종단 저항기를 필요로 하는 다양한 응용에 사용될 수 있고, 저항기 트리밍 등, 고비용의 기술을 사용하지 않고도 정확한 온칩 저항을 제공한다. 예를 들어, 두 저항기를 필요로 하는 평형 중앙탭 종단(balanced centertapped termination)이 도 2에 도시되지만, 단일 저항기 종단(single-resistor termination)도 본 발명에 유용하다. 또한, 일부 응용은 외부 장치에 간접으로 접한 정확한 내부 온칩 저항기를 필요로 하고, 본 발명은 상기 경우에도 사용할 수 있다. 상기 회로의 물리적 크기는, 저 저항( ∼ 100옴)을 실현할 때라도, 작을 수 있다. 상기 회로를 사용하면, 외부 종단 저항기를 필요로 하지 않기 때문에, 고속 신호전송을 사용하는 칩에서 핀 카운트를 실질적으로 감소시킨다. 디지털인, 상기 사용되는 제어 신호는, 레이아웃에서 접지선과 같이, 잡음으로부터 차폐할 필요는 없다. 당업자라면 본 발명의 다양한 이점 및 응용을 알 수 있을 것이다.

Claims (6)

  1. 소정의 물질로 제조되고 소망의 값보다 큰 공칭값을 갖는 제 1 저항기(201)와, 상기 제 1 저항기와 병렬로 스위칭 가능하게 연결된 제 2 저항기(203, 204)를 포함하는 제어가능한 임피던스를 갖는 집적 회로로서,
    상기 제 1 저항기를 형성하는 제조 처리와 동일한 제조 처리로 상기 소정의 물질로 제조된 트래킹 저항기(308)와, 상기 트래킹 저항기가 소정의 값보다 큰 값을 가질 때, 상기 제 2 저항기가 상기 제 1 저항기와 병렬로 스위칭되도록 하는 제어 회로(도 3)를 더 포함하는 집적 회로.
  2. 제 1 항에 있어서, 상기 제어 회로는, 상기 트래킹 저항기(308) 양단간의 비교 전압(VCOMP)을 제 1 기준 전압(V1)과 비교하여, 상기 비교 전압이 상기 제 1 기준 전압보다 크면, 상기 제 2 저항기가 상기 제 1 저항기와 병렬로 스위칭되도록 제 1 제어 신호(T0)를 발생하는 제 1 비교기(309)를 포함하는 집적 회로.
  3. 제 2 항에 있어서,
    상기 제 1 저항기와 병렬로 스위칭 가능하게 연결된 제 3 저항기를 더 포함하고,
    상기 제어 회로가, 상기 비교 전압(VCOMP)을 제 2 기준 전압(V2)과 비교하여, 상기 비교 전압이 상기 제 2 기준 전압보다 크면, 상기 제 3 저항기가 상기 제 1 저항기와 병렬로 스위칭되도록 제 2 제어 신호(T1)를 발생하는 제 2 비교기(310)를 더 포함하는 집적 회로.
  4. 제 3 항에 있어서, 상기 제어 회로는, 상기 비교 전압(VCOMP)을 제 3 기준 전압(V3)과 비교하는 제 3 비교기(311)를 더 포함하고, 그에 따라 상기 제어 회로가, 상기 제 1 제어 신호(T0) 및 상기 제 2 제어 신호(T1)를 발생하되, 상기 비교 전압이 상기 제 3 기준 전압보다 크면, 상기 제 1 및 제 2 제어 신호에 의해서 상기 제 2 저항기 및 상기 제 3 저항기 모두가 상기 제 1 저항기와 병렬로 스위칭되는 집적 회로.
  5. 제 1 항에 있어서, 상기 제어 회로는, 상기 트래킹 저항기를 통해 흐르는 전류(I1)를 야기하는 전류원을 포함하며, 상기 전류원은 집적 회로 동작 온도 변화 및 상기 집적 회로를 제조하기 위해 사용되는 제조 처리 시 변화에 관해 비교적 일정한 집적 회로.
  6. 제 5 항에 있어서, 상기 전류원은, 연산 증폭기(304)를 포함하되, 상기 연산 증폭기는, 기준 전압(VREF)을 수신하도록 연결된 반전 입력과, 제 1 전원 전압(VDD)에 연결된 제 1 제어 단자와 연산 증폭기의 비반전 입력에 연결된 제 2 제어 단자를 갖는 전류원 트랜지스터(305)의 제어 단자에 연결된 출력을 갖고, 외부 저항기(306)를 통해 제 2 전원 전압(VSS)에 연결되는 집적 회로.
KR1019980055568A 1997-12-18 1998-12-17 제어가능한 임피던스를 구비한 집적 회로 KR100304334B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US8/993,209 1997-12-18
US08/993,209 1997-12-18
US08/993,209 US6147520A (en) 1997-12-18 1997-12-18 Integrated circuit having controlled impedance

Publications (2)

Publication Number Publication Date
KR19990063141A true KR19990063141A (ko) 1999-07-26
KR100304334B1 KR100304334B1 (ko) 2001-11-02

Family

ID=25539241

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980055568A KR100304334B1 (ko) 1997-12-18 1998-12-17 제어가능한 임피던스를 구비한 집적 회로

Country Status (4)

Country Link
US (1) US6147520A (ko)
JP (1) JPH11265979A (ko)
KR (1) KR100304334B1 (ko)
TW (1) TW441076B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010062040A (ko) * 1999-12-03 2001-07-07 스테펀 스코트 고 주파 ｍｏｓ 스위치
KR100446292B1 (ko) * 2001-12-22 2004-09-01 삼성전자주식회사 능동 종단저항값 교정회로와 이를 구비하는 메모리 칩과능동 종단저항 교정방법

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100308791B1 (ko) * 1999-09-07 2001-11-05 윤종용 반도체 장치의 프로그래머블 임피던스 콘트롤 출력회로 및 프로그래머블 임피던스 콘트롤 방법
US6603329B1 (en) 2001-08-29 2003-08-05 Altera Corporation Systems and methods for on-chip impedance termination
US6798237B1 (en) 2001-08-29 2004-09-28 Altera Corporation On-chip impedance matching circuit
US7167023B1 (en) 2001-08-29 2007-01-23 Altera Corporation Multiple data rate interface architecture
US6806733B1 (en) 2001-08-29 2004-10-19 Altera Corporation Multiple data rate interface architecture
US7200769B1 (en) 2001-08-29 2007-04-03 Altera Corporation Self-compensating delay chain for multiple-date-rate interfaces
US6946872B1 (en) 2003-07-18 2005-09-20 Altera Corporation Multiple data rate interface architecture
TW538602B (en) * 2001-10-24 2003-06-21 Realtek Semi Conductor Co Ltd Circuit and method for automatically changing matching resistance
US6812732B1 (en) 2001-12-04 2004-11-02 Altera Corporation Programmable parallel on-chip parallel termination impedance and impedance matching
US6836144B1 (en) 2001-12-10 2004-12-28 Altera Corporation Programmable series on-chip termination impedance and impedance matching
US6812734B1 (en) 2001-12-11 2004-11-02 Altera Corporation Programmable termination with DC voltage level control
US7109744B1 (en) 2001-12-11 2006-09-19 Altera Corporation Programmable termination with DC voltage level control
US6683472B2 (en) * 2002-02-19 2004-01-27 Rambus Inc. Method and apparatus for selectably providing single-ended and differential signaling with controllable impedance and transition time
US6815980B2 (en) * 2003-02-27 2004-11-09 International Business Machines Corporation Termination circuit for a differential transmission line
TW586264B (en) * 2003-04-14 2004-05-01 Realtek Semiconductor Corp Amplifying circuit
TWI222271B (en) * 2003-06-16 2004-10-11 Realtek Semiconductor Corp Adjustable impedance circuit
US6888369B1 (en) * 2003-07-17 2005-05-03 Altera Corporation Programmable on-chip differential termination impedance
US6888370B1 (en) * 2003-08-20 2005-05-03 Altera Corporation Dynamically adjustable termination impedance control techniques
US6859064B1 (en) 2003-08-20 2005-02-22 Altera Corporation Techniques for reducing leakage current in on-chip impedance termination circuits
US20050151576A1 (en) * 2003-09-23 2005-07-14 Chao-Cheng Lee Adjustable impedance circuit
US7234069B1 (en) 2004-03-12 2007-06-19 Altera Corporation Precise phase shifting using a DLL controlled, multi-stage delay chain
US7126399B1 (en) 2004-05-27 2006-10-24 Altera Corporation Memory interface phase-shift circuitry to support multiple frequency ranges
US7123051B1 (en) 2004-06-21 2006-10-17 Altera Corporation Soft core control of dedicated memory interface hardware in a programmable logic device
US7145359B2 (en) * 2004-06-28 2006-12-05 Silicon Laboratories Inc. Multiple signal format output buffer
JP4559151B2 (ja) * 2004-07-29 2010-10-06 富士通株式会社 終端回路、半導体装置、及び電子機器
US7030675B1 (en) 2004-08-31 2006-04-18 Altera Corporation Apparatus and method for controlling a delay chain
US7218155B1 (en) 2005-01-20 2007-05-15 Altera Corporation Techniques for controlling on-chip termination resistance using voltage range detection
US7221193B1 (en) 2005-01-20 2007-05-22 Altera Corporation On-chip termination with calibrated driver strength
JP2006332175A (ja) * 2005-05-24 2006-12-07 Freescale Semiconductor Inc トリミング回路及び電子回路
JP4508001B2 (ja) * 2005-06-22 2010-07-21 株式会社デンソー 温度補正回路
JP4561504B2 (ja) * 2005-07-06 2010-10-13 セイコーエプソン株式会社 終端抵抗を備えたインターフェース回路並びにそれを内蔵した集積回路装置及び電子機器
JP4604887B2 (ja) * 2005-07-11 2011-01-05 セイコーエプソン株式会社 バンプを有する集積回路装置及び電子機器
US7679397B1 (en) 2005-08-05 2010-03-16 Altera Corporation Techniques for precision biasing output driver for a calibrated on-chip termination circuit
US7352207B2 (en) * 2005-09-30 2008-04-01 Silicon Laboratories Inc. Output driver with common mode feedback
US7439760B2 (en) * 2005-12-19 2008-10-21 Rambus Inc. Configurable on-die termination
US7508235B2 (en) * 2006-06-07 2009-03-24 Silicon Laboratories Inc. Differential line termination technique
US8253526B2 (en) * 2007-05-07 2012-08-28 Texas Instruments Incorporated Termination compensation for differential signals on glass
US7688536B2 (en) * 2007-05-23 2010-03-30 International Business Machines Corporation Variable power write driver circuit
US8130029B2 (en) * 2007-11-19 2012-03-06 Analog Devices, Inc. Circuit for switchably connecting an input node and an output node
US7675354B2 (en) * 2007-11-19 2010-03-09 Analog Devices, Inc. Switching circuit for switchably connecting an input node and an output node
JP4544326B2 (ja) * 2008-03-26 2010-09-15 セイコーエプソン株式会社 集積回路装置、電気光学装置及び電子機器
US7999523B1 (en) 2008-08-29 2011-08-16 Silicon Laboratories Inc. Driver with improved power supply rejection
US20100117703A1 (en) * 2008-11-13 2010-05-13 Zhipeng Zhu Multi-mode single-ended cmos input buffer
US8461880B2 (en) * 2009-04-02 2013-06-11 Silicon Labs Spectra, Inc. Buffer with an output swing created using an over-supply voltage
KR101715855B1 (ko) * 2010-12-10 2017-03-13 엘지디스플레이 주식회사 액정표시장치의 타이밍 콘트롤러
US8766701B1 (en) * 2013-03-08 2014-07-01 Xilinx, Inc. Analog multiplexing with independent power supplies
DE102014203429A1 (de) * 2014-02-26 2015-08-27 Siemens Aktiengesellschaft Redundierbare Eingangsschaltung, Eingangsschaltungseinheit mit mindestens einer Eingangsschaltung und Verfahren zum Betrieb einer solchen Eingangsschaltungseinheit
US9400511B1 (en) 2016-01-07 2016-07-26 International Business Machines Corporation Methods and control systems of resistance adjustment of resistors
US9960752B2 (en) * 2016-04-22 2018-05-01 Linear Technology Corporation Switchable termination with multiple impedance selections

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4237405A (en) * 1978-03-10 1980-12-02 Lear Siegler, Inc. Method and apparatus for conserving energy
JPH01273416A (ja) * 1988-04-26 1989-11-01 Matsushita Electric Ind Co Ltd レベル・シフト回路
US5194765A (en) * 1991-06-28 1993-03-16 At&T Bell Laboratories Digitally controlled element sizing
US5243229A (en) * 1991-06-28 1993-09-07 At&T Bell Laboratories Digitally controlled element sizing
JPH0851345A (ja) * 1994-08-05 1996-02-20 Nippon Steel Corp タイミング可変型入力回路
JP2697637B2 (ja) * 1994-10-26 1998-01-14 日本電気株式会社 半導体装置
FR2728689A1 (fr) * 1994-12-23 1996-06-28 Sgs Thomson Microelectronics Circuit d'etalonnage de resistances
US5721497A (en) * 1996-01-23 1998-02-24 Sun Microsystems, Inc. Cold termination for a bus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010062040A (ko) * 1999-12-03 2001-07-07 스테펀 스코트 고 주파 ｍｏｓ 스위치
KR100446292B1 (ko) * 2001-12-22 2004-09-01 삼성전자주식회사 능동 종단저항값 교정회로와 이를 구비하는 메모리 칩과능동 종단저항 교정방법

Also Published As

Publication number Publication date
JPH11265979A (ja) 1999-09-28
TW441076B (en) 2001-06-16
US6147520A (en) 2000-11-14
KR100304334B1 (ko) 2001-11-02

Similar Documents

Publication Publication Date Title
KR100304334B1 (ko) 제어가능한 임피던스를 구비한 집적 회로
KR100305492B1 (ko) 저전압 차동 스윙 상호 접속 버퍼 회로
US5939937A (en) Constant current CMOS output driver circuit with dual gate transistor devices
US6686772B2 (en) Voltage mode differential driver and method
US6593795B2 (en) Level adjustment circuit and data output circuit thereof
KR950010048B1 (ko) 기판 전위 검출 회로를 가진 반도체 집적 회로 장치
US6204692B1 (en) Driver circuit unit
US5162674A (en) Current-steering CMOS logic family
US20040169525A1 (en) Termination circuit for a differential transmission line
US4845388A (en) TTL-CMOS input buffer
JP2000236244A (ja) 広帯域で漏話を抑えた差動マルチプレクサ
US5864254A (en) Differential amplifier circuit with enlarged range for source voltage and semiconductor device using same
US20010052867A1 (en) Digital-to-analog converter
US20040000944A1 (en) Switching point detection circuit and semiconductor device using the same
US5136293A (en) Differential current source type d/a converter
US6720818B1 (en) Method and apparatus for maximizing an amplitude of an output signal of a differential multiplexer
CN115955226A (zh) 上电复位电路
US6262591B1 (en) SOI small signal terminated receiver
US6518797B2 (en) Current mode logic circuit with output common mode voltage and impedance control
JP3540401B2 (ja) レベルシフト回路
KR100206707B1 (ko) 반도체 메모리 장치의 지연회로
JP3461891B2 (ja) トランジスタ・スイッチング
KR100420689B1 (ko) 버퍼회로
US6259269B1 (en) Soi small signal terminated hysteresis receiver
US6356104B1 (en) CMOS small signal switchable, impedence and voltage adjustable terminator network

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee