KR20010062040A

KR20010062040A - 고 주파 ｍｏｓ 스위치

Info

Publication number: KR20010062040A
Application number: KR1020000072270A
Authority: KR
Inventors: 트레너에프.구델
Original assignee: 스테펀 스코트; 페어차일드 세미컨덕터 코포레이션
Priority date: 1999-12-03
Filing date: 2000-12-01
Publication date: 2001-07-07
Also published as: DE10047647A1; JP2001217701A

Abstract

본 발명은 MOS 통과 게이트 또는 전달 트랜지스터를 지닌 고 주파 스위치 회로에 관한 것이다. 본 발명의 스위치 회로는 전달 트랜지스터의 게이트와 연결된 제1 임피던스 요소와, 바람직하게는 상기 전달 트랜지스터의 벌크에 연결된 다른 제2 임피던스 요소를 포함한다. 상기 임피던스 요소중 하나 또는 둘은 사실상 고주파 동작아래 신호감쇠를 제어하는 전달 트랜지스터와 관련한 저-기생 션트 용량을 무시한다. 임피던스 요소는 사실상 그 통로의 임피던스를 증가시키기 위해 기생 용량과 직렬로 연결되며, 그에 의해 실제로 통과 가능한 대역폭이 증가한다. 임피던스 요소는 단순히 저항기가 될 수 있다.

Description

고 주파 ＭＯＳ 스위치{HIGH FREQUENCY MOS SWITCH}

1. 발명의 분야

본 발명은 전자 스위치에 관한 것이다. 특히 본 발명은 하나 이상의 금속-산화물-반도체 전계 효과 트랜지스터(MOSFET)로 형성된 반도체 스위치에 관한 것이다. 보다 구체적으로, 본 발명은 1 기가 헤르츠 정도의 주파수를 갖는 비교적 높은 주파수에서 스위칭할 수 있는 반도체 스위치에 관 한것이다.

2. 종래기술의 설명

반도체 기술에서 개발은 기계적 계전기(relay)를 효율적으로 실행하는 저렴하고, 높은 신뢰성의 스위치들을 생산하기 위한 능력을 창출해 왔다. 이러한 스위치들은 여기에 한정되지 않지만, 단극(single pole), 단투(single throw), 타이프 계전기(type relay)로서 실행될 때 특히 유용함을 발견하였다. 반도체 스위치는 오류없이 비교적 높은 전류를 전달하는데 유용한 높은 스위칭 속도와 능력으로 인해 종래의 기계적 계전기의 대체물로서 한층 더 이용되고 있다. 이들 스위치는 신호의 통과를 허용하거나 방지하기 위해 트랜지스터의 특성(대개 MOS 트랜지스터)을 이용할 경우 종종 전달 게이트 또는 통과 트랜지스터라고 부른다.

스위치들이 여러분야에 폭넓게 이용되고 있음은 잘 알고 있다. 이들 스위치는 자동차 및 홈 일레트로닉스에 한정되지 않고 이를 포함하여 대규모와 소규모의 다양한 소비자 제품에 모두 이용되고 있다. 이들 스위치는 아날로그 라우터, 게이트 및 계전기로서 이용이 가능하며 또한 이용되고 있다. 이들 스위치는 더군다나 디지털 멀티플랙서, 라우터, 및 게이트로서 이용되고 있다.

일반적인 P-형 MOS 트랜지스터 스위치는 도1에 나타내었다. 상기 스위치는 노드(A)와 노드(B)사이에서 신호 전송을 조정할 목적으로 노드(A)에 연결된 소오스와 노드(B)에 연결된 드레인을 지닌 본래의 PMOS 트랜지스터(M1)이다. 스위치(M1)의 제어 게이트는 외부 제어 회로로부터 인에이블-신호-입력 노드(EN)에 연결을 통해 인에이블된다. 일반적으로 EN은 인버터(IV1 및 IV2)와 같이 하나 이상의 인버터 쌍을 포함하는 인버터 체인을 통해 M1의 게이트에 연결된다. 인버터(IV1 및 IV2)는 Vcc로 식별되는 고-전압 전력 레일과 GND로 식별되는 저-전압 전력 레일에 의해 전력공급된다. 스위치 트랜지스터의 벌크는 고-전압 전력 레일에 연결된다. 동작시에, EN에서 인가된 논리 로우는 M1을 턴온하기 위해 인버터 체인을 통해 전달되며, 그에 의해 신호가 노드(A)와 노드(B)사이에서(노드A에서 노드B까지, 또는 노드B에서 노드A까지) 통과할 수 있다. EN에서 논리 하이는 M1을 턴오프하며, 그에의해 노드(A)와 노드(B)사이에서 신호 전송이 차단된다.

본 발명의 논의를 진행하기 위한 예시의 목적을 위하여, 라인 저항(R1 및 R2)은 기생 용량(C1, C2 및 C3)이 존재하는 것으로 나타내었다. 저항(R1 및 R2)은 트랜지스터 스위치 회로에 연결된 회로와 관련한 임피던스를 나타낸다. 상기 임피던스는 어떤 예상 값이 될 수 있으며; 예를들어 소정의 응용에서 저항(R1 및 R2)은 일반적으로 약 50 오옴의 크기로 있다. 그러나, 본 발명은 외부회로와 관련한 어떤 특정한 부하 임피던스에 한정되어 있지 않음을 주목하는 것이 중요하다.

도1과 관련한 논의를 계속하면, 캐패시턴스(C1)는 트랜지스터 구조의 게이트-소오스 인터페이스와 관련한 임피던스를 나타내며, 캐패시턴스(C2)는 트랜지스터 구조의 드레인-게이트 인터페이스와 관련한 임피던스를 나타내며, 또한 캐패시턴스(C3)는 트랜지스터 구조의 게이트-벌크 인터페이스(전형적으로 게이트 산화물 층)와 관련한 임피던스를 나타낸다. N-형 MOS 트랜지스터는 인버터 체인의 적절한 변경과 Vcc 대신 GND에 트랜지스터의 벌크를 연결하고 또한 NMOS와 PMOS 트랜지스터에 관하여 본 기술에 숙련된 사람에 의해 알고있는 어떤 차이를 명심하면서, PMOS 트랜지스터(M1)에 의해 제공된 것과 동일한 스위칭 기능을 수행하기 위해 이용될 수 있다.

MOS 트랜지스터는 동작하는데 매우 작은 전력을 소모하는 것이 바람직하다. 제작기술이 발전되어 있기때문에 그러한 구조에서 공급 전압과 스위칭 속도는 효과적으로 개선된 동작을 할 수 있다. 그럼에도 불구하고, 도1에 나타낸 방법으로 구성된 대부분의 MOS 트랜지스터 스위치는 A와 B사이에서 신호를 전달할때 상당한 어려움이 있으며 이때 신호는 400MHz 정도로서 전송 주파수를 초과한다. M1의 크기를 감소시킴으로서 이러한 특성을 개선시킬수 있지만, 트랜지스터의 온-저항의 증가를 포함하여 바람직스럽지 못한 절충(trade-off)이다. 트랜지스터의 온저항을 낮게 유지할 때 전반적인 관심은 별 문제로 하고, 구조의 전달 함수 값을 구할때 순수한 결과치는 주파수 성능에서 이득(gain)이 거의 없을 수도 있다.

도1에 나타낸 스위치 트랜지스터의 임피던스 해석은 상기 디바이스와 관련한 전송 주파수 한계를 이해할 수 있게 한다. 특히, 전달 신호 전송 주파수가 300MHz를 초과하기 때문에, 예를들어 상기 시스템의 특성과 관련한 임피던스는 저항(R1 및 R2)에 의해 간단히 확인되며, 또한 게이트-연결된 용량(C1,C2 및 C3)은 전달 함수를 조절하기 시작한다. 결과적으로, 그러한 주파수와 비교적 높은 주파수에서 션트 또는 쇼트(shunt or short)는 (M1을 인에이블하는 인버터IV2를 통해)Vcc에 연결된 트랜지스터의 벌크와 GND사이에서 설정된다. 그러한 주파수에서 조절되는 임피던스는 수용할 수 없는 신호의 감쇠가 통과되는 원인이다. 이미 논의한 바와 같이, 이것은 온저항이 바람직스럽지 못하게 증가하는 경우 M1의 게이트 크기를 감소시켜서 해결될 수 없다.

대부분의 계산을 적용하는 경우, MOS 트랜지스터 스위치의 주파수 한계는 거의 관심이 없다. 그러나, 이를테면 비디오 전송 분야에서 처럼 증가된 작동 대역폭 성능에 대한 구동이 증대될 때, 예컨데 최소한의 손실로서 비교적 높은 주파수 전송을 통과시킬 수 있는 MOS 트랜지스터 스위치에 대한 필요성이 더 크게 상존한다. 따라서 필요한 것은 디지털 및 아날로그 동작용 스위치로서 작동하는 반도체 회로이다. 또한 필요한 것은 예측된 공급 전압의 어레이를 통해 전달 게이트 또는 통과 게이트로서 동작할 수 있는 반도체 스위치 회로이다. 또한 필요한 것은 최소한의 감쇠로서 비교적 높은 주파수 신호를 전송할 수 있는 MOSFET-기저 스위치 회로이다. 또한 필요한 것은 트랜지스터 회로와 관련한 온-저항에 최소한의 영향을 주면서 고-주파 전달을 전송하는 그러한 스위치 회로이다.

본 발명의 목적은 디지털 및 아날로그 동작용 스위치로서 작동하는 반도체 회로를 제공하는 것이다. 또한 본 발명의 목적은 공급전압의 넓은 영역에 대해 작동할 수 있는 전달 게이트 또는 통과 게이트인 반도체 스위치를 제공하는 것이다.본 발명의 다른 목적은 최소한의 감쇠로서 비교적 고 주파수 신호를 전송할 수 있는 MOSFET-기저 스위치 회로를 제공하는 것이다. 본 발명의 또 다른 목적은 MOSFET-기저 통과게이트 구조와 관련한 온-저항에 최소한의 영향을 영향을 주면서고-주파 전달을 전송하는 그러한 스위치 회로를 제공하는 것이다.

도1은 전달 디바이스로서 단일 강화-모드 NMOS 트랜지스터를 지닌 종래의 전달 게이트를 단순화한 개략적인 다이어그램 도면.

도2는 확장된 회로에 모두 연결 가능한 한 쌍의 임피던스 요소와 연결된 PMOS 통과 게이트 트랜지스터를 나타내는 본 발명의 고-주파 스위치 회로를 단순화한 개략적인 블록 다이어그램 도면.

도3은 확장된 회로에 모두 연결 가능한 한 쌍의 임피던스 요소와 연결된 NMOS 통과 게이트 트랜지스터를 나타내는 본 발명의 고-주파 스위치 회로를 단순화한 개략적인 블록 다이어그램 도면.

도4는 제어 분로를 지닌 저항 요소로서 임피던스 요소를 나타내는 도2의 고-주파 스위치 회로의 제1 실시예를 단순화한 회로 다이어그램 도면.

도5는 제어분로를 지닌 다이오드 권선 MOS 구조로서 임피던스 요소를 나타내는 도2의 고주파 스위치 회로의 제2 실시예를 단순화한 회로 다이어그램도면.

도6은 도1의 종래 전달 회로의 주파수 응답과 비교하여 본 발명의 고주파 스위치 회로의 주파수 응답을 나타내는 보드(Bode) 곡선 도면.

이러한 목적 및 다른 목적은 본 발명에서 통과 게이트를 설정하는데 이용되는 현존하는 MOSFET 구조와 관련한 션팅 경로의 임피던스를 증가시킴으로서 달성된다. 특히, 저항성 디바이스, 용량성 디바이스, 또는 이의 결합과 같은 임피던스 요소는 통과 게이트 트랜지스터의 게이트와 공급 레일사이에서 연결된다. 임피던스 요소는 게이트 전압을 결정하는 공급 레일로부터 통과 게이트 트랜지스터의 게이트를 디커플하기 위해 제공된다. 부가적으로, 그러한 임피던스 요소는 특정 공급 레일로부터 통과 게이트 트랜지스터의 일부분을 다시 디커플하기 위해 통과 게이트 트랜지스터의 벌크와 상기 벌크가 연결되어 있는 공급 레일사이에 연결될 수 있다. PMOS 트랜지스터에 대하여, 상기 벌크는 보통 고-전압 레일에 바로 연결되며, 또한 NMOS 트랜지스터에 대하여, 상기 벌크는 보통 저-전압 레일에 연결된다. 통과 게이트 트랜지스터로 이용되는 종래의 MOS 트랜지스터 구조에 대하여, 시스템의 임피던스 보다 좀더 큰 임피던스는 본 발명의 회로를 통해 전송될 수 있는 실제의 비감쇠된 신호 주파수를 최소한 2배로 하는 것이 바람직하다는 것이 확정되었다. 물론, 이용된 특정 임피던스는 다른 요소들 사이에서 통과 게이트의 특성 함수, 관심있는 동작 주파수, 및 회로상의 예견된 부하로서 선택될 수 있다. 부가적으로, 임의의 넌제로 임피던스 보충은 스위치의 응답 성능을 개선할 수 있음을 주목해야 한다.

본 발명의 임피던스 요소는 통과 게이트 트랜지스터의 기생 용량 경로와 직렬로 연결되어 이들 경로의 전체 임피던스를 증가시킨다. 결과적으로 기생 용량 경로가 설정되어 있는 종래의 션트는 특히 비교적 높은 주파수의 전송이 관심으로 있는 조건하에서 사실상 무시된다. 다른 모든 관점에서 본 발명의 통과 게이트 트랜지스터 회로는 종래의 상보형 MOS(CMOS) 스위치 디바이스에 대해 예상된 데로 신호 전달을 허용한다. 본 발명의 이들 목적과 다른 이점은 본 발명의 실시예, 첨부 도면, 및 부가된 청구항의 다음 상세한 설명을 검토할때 명확해질 것이다.

실시예

본 발명의 고-주파 스위치 회로(10)는 도2에 나타내었다. 회로(10)는 도1에 나타낸 종래의 스위치에서 처럼 인버터(IV1 및 IV2)와 PMOS 통과 게이트 트랜지스터(M1)로 바람직하게 형성된 인버터 스테이지(20)를 포함한다. 물론, 인버터 스테이지(20)는 다수의 인버터 쌍, 또는 인에이블 신호 전송 메카니즘의 어떤 다른 형태로 형성될 수 있다. 또한 회로(10)는 제1 임피던스 요소(30)와 제2 임피던스 요소(40)를 포함하는데, 요소(30)는 인버터 스테이지(20)의 출력과 M1의 게이트사이에 연결되며 또한 요소(40)는 M1의 벌크와 고-전압 전력 레일(Vcc)사이에 연결된다. 출력 인에이블 노드(EN)에 의해 제어회로(도시하지 않음)로 부터 나오는 인에이블 신호는 인버터 스테이지(20)의 입력에 바람직하게 연결되어 그의 게이트에 의해서 트랜지스터(M1)의 동작 제어를 사실상 한정한다. 인버터(IV1 및 IV2)는 고-전압 레일(Vcc)과 저-전압 레일(GND)에 의해 전형적으로 전력 공급된다. 제1 임피던스 요소(3)는 이것이 공급 레일로부터 상기 게이트를 디커플하기 위해 동작할 경우 다른 방법으로 M1의 게이트에 연결될 수 있음을 주목해야 한다. 동일한 것은 제2 임피더스 요소(40)의 커플링을 고려하여 언급될 수 있다.

트랜지스터(M1)는 노드(A)와 노드(B)사이의 신호 전송에 대한 최초의 조정기이다. 노드(A) 또는 노드(B)중 하나는 2개의 노드에 연결된 외부회로사이에서 통과하는 신호의 방향에 따라 입력 노드이거나 출력노드가 될 수 있다. 요소(30 및 40)는 M1의 게이트와 스테이지(20)의 출력 그리고 M1의 벌크와 Vcc사이에 각각 직렬 임피던스를 제공하기 위해 설계된다. 그 결과는 350MHz 또는 그 이상의 비교적 높은 주파수에서 달리 조정할 수 있는 트랜지스터(M1)의 기생 용량에 의하여 미리 특징지워지는 비교적 높은 임피던스 경로이다.

등가의 고-주파 스위치 회로(100)는 NMOS 통과 게이트 트랜지스터(M2)에 대하여 도3에 나타내었다. 회로(100)는 인버터 스테이지(IV1)와 NMOS 통과 게이트 트랜지스터(M2)로 바람직하게 형성된 인버터 스테이지(120)를 포함한다. 물론 인버터 스테이지(120)는 다수의 기수 인버터 또는 인에이블 신호 전송 메카니즘의 어떤 다른 형태로 형성될 수 있다. 부가적으로, 회로(100)는 제1 임피던스 요소(130)와 제2 임피던스 요소(140)를 포함하는데, 요소(130)는 인버터 스테이지(12)의 출력과 M2의 게이트사이에 연결되며 또한 요소(140)는 M1의 벌크와 GND사이에 연결된다. 출력 인에이블 노드(EN)에 의해 제어회로(도시하지 않음)로 부터 나오는 인에이블 신호는 트랜지스터(M2)의 동작 제어를 그의 게이트로 사실상 한정하기 위해인버터 스테이지(12)의 입력에 바람직하게 연결된다. Vcc와 GND는 전형적으로 인버터(IV1)를 전력 공급한다. 트랜지스터(M2)는 노드(A)와 노드(B)사이의 신호전송에 대한 최초의 조정기이다. 노드(A) 또는 노드(B)중 하나는 2개 노드에 연결된 외부회로사이를 통과하는 신호의 방향에 따라 입력 노드 또는 출력 노드가 될 수 있다. 요소(130 또는 140)는 M2의 게이트와 스테이지(120)의 출력 그리고 M2의 벌크와 GND사이에 각각 직렬 임피던스를 제공하기 위해 설계된다. 그 결과는 350MHz 또는 그 이상의 비교적 높은 주파수에서 달리 조정할 수 있는 트랜지스터(M2)의 기생 용량에 의하여 미리 특징지워지는 비교적 높은 임피던스 경로이다.

도4는 도2에 나타낸 PMOS-기저 고주파 스위치 회로의 양호한 일실시예를 예시한다. 회로(10')는 인버터 스테이지(20), 제1 임피던스 요소(30), 제2 임피던스 요소(40), 및 통과 게이트 트랜지스터(M1)를 포함한다. 임피던스 요소(30)는 IV2의 출력에 연결된 고-전압 노드와 M1의 게이트에 연결된 저-전압 노드를 지닌 저항기(R3)를 포함한다. 또한 요소(30)는 인버터(IV1)의 출력에 연결된 그의 게이트, Vcc에 연결된 그의 소오스, 및 M1의 게이트에 연결된 그의 드레인을 지닌 PMOS 션팅 제어 트랜지스터(M3)를 포함한다. 임피던스 요소(40)는 Vcc에 연결된 고-전압 노드와 M1의 벌크에 연결된 저-전압 노드를 지닌 저항기(R4)를 포함한다. 또한 요소(40)는 인버터(IV1)의 출력에 연결된 그의 게이트, Vcc에 연결된 그의 소오스, 및 M1의 게이트에 연결된 그의 드레인을 지닌 PMOS 션팅 제어 트랜지스터(M4)를 포함한다. 저항기(R3 및 R4)는 각각 약 1 킬로오옴의 저항을 바람직하게 지닌다.

동작시에, 도4의 회로(10')는 이미 존재하지 않는 게이트와 M1의 벌크에 비교적 높은 임피던스 경로를 제공한다. 예시된 구조는 도1의 종래 회로에 의해 설정된 것과 비교하여 회로(10')의 주파수 응답에서 상당한 변화를 초래한다. 특히, 논리 로우가 EN에 인가될 경우 논리 하이는 IV1의 출력에 의해 트랜지스터(M3 및 M4)의 게이트에 인가되며, 그에 의해 트랜지스터가 턴 오프되고 또한 신호 경로가 게이트와 M1의 벌크에 고정된다. EN에서 로우는 통과 게이트 트랜지스터가 온이도록 각각 저항기(R3)와 저항기(R4)를 통해 GND에 M1의 벌크 및 게이트의 커플링을 초래한다. R3 또는 R4 양단의 전압 강하에 대한 기준인 트랜지스터(M1) 내지 GND에서 션팅 기생 임피던스 경로를 개선함이 없이 신호가 노드(A)와 노드(B)사이에 전송될 수 있도록 게이트와 벌크의 전압차가 M1을 유지하는데 충분하다는 것을 보장하기 위해 저항(R3 및 R4)이 바람직하게 설정된다.

도4의 회로(10')의 동작 설명을 완성하는 것으로서 논리 하이가 EN에 인가될 경우, 논리 로우는 IV1의 출력에 의해 트랜지스터(M3 및 M4)의 게이트에 인가되며, 그에 의해 트랜지스터가 턴온되며 또한 M1의 게이트와 벌크까지의 신호 경로는 Vcc의 전압에 고정된다. EN에서 하이는 통과 게이트 트랜지스터가 오프이도록 각각 트랜지스터(M3)와 트랜지스터(M4)를 통해 Vcc로 M1의 게이트와 벌크의 커플링을 초래한다. 트랜지스터(M3 및 M4)가 온이므로 비교적 낮은 임피던스를 지닌 경로일때 트랜지스터(M1)는 오프 상태가 된다.

도2에 도시한 본 발명의 고-주파 스위치 회로의 제2 양호한 실시예는 도5에서 회로(10")로 나타내었다. 회로(10")는 이미 나타낸바와 같이 인버터 스테이지(20), 제1 임피던스 요소(30), 제2 임피던스 요소(40), 및 통과 게이트 트랜지스터(M1)를 포함한다. 임피던스 요소(30)는 트랜지스터(M5)뿐아니라, 도4의 회로(10')에 관하여 이미 기술된 방법으로 연결된 PMOS 션팅 제어 트랜지스터(M3)를 포함한다. NMOS 트랜지스터(M5)는 인버터(IV1)의 출력에 연결된 게이트, M1의 게이트에 연결된 소오스, 및 GND에 연결된 드레인 및 벌크를 포함한다. 임피던스 요소(40)는 트랜지스터(M6)뿐아니라, 도4의 회로(10')에 관하여 이미 기술된 방법으로 연결된 PMOS 션팅 제어 트랜지스터(M4)를 포함한다. PMOS 트랜지스터(M6)는 인버터(IV2)의 출력에 연결된 게이트, M1의 벌크에 연결된 드레인, 및 Vcc에 연결된 소오스 및 벌크를 포함한다.

동작시에, 도5의 회로(10")는 이미 존재하지 않는 M1의 게이트 및 벌크에 비교적 높은 임피던스 경로를 제공한다. 예시된 구조는 도1의 종래 회로에 의해 설정된 것과 비교하여 회로(10")의 주파수 응답에서 상당한 변화를 초래한다. 특히, 논리 로우가 EN에 인가될 경우 논리 하이는 IV1의 출력에 의해 트랜지스터(M3, M4 및 M5)의 게이트에 인가되며, 그에 의해 트랜지스터(M3 및 M4)가 턴오프되고 또한 트랜지스터(M5)는 턴온된다. EN에서 로우는 트랜지스터(M5)를 통해 GND로 M1의 게이트의 커플링을 초래한다. 부가적으로, M1의 벌크가 통과 게이트 트랜지스터(M1)가 온임을 보장하는 Vcc에 연결되도록 인버터(IV2)의 출력에서 로우는 트랜지스터(M6)를 턴온한다. 션팅 기생 임피던스 경로를 개선함이 없이 노드(A)와 노드(B)사이에 신호가 전송될 수 있도록 게이트와 벌크의 전압차가 M1을 유지하는데 충분한지를 보장하기 위해 트랜지스터(M5 및 M6)와 관련한 용량이 충분한 임피던스를 제공한다.

도5의 회로(10")의 동작 설명을 완성하는 것으로서, 논리 하이가 EN에 인가될 경우, 논리 로우는 IV1의 출력에 의해 트랜지스터(M3, M4 및 M5)의 게이트에 인가되며, 그에 의해 트랜지스터(M3 및 M4)가 턴온되고 또한 트랜지스터(M5)는 턴오프된다. EN에서 하이는 통과 게이트 트랜지스터가 오프이도록 트랜지스터(M3)를 통해 Vcc에 M1의 게이트의 커플링을 초래한다. 부가적으로 M1의 벌크가 통과 게이트 트랜지스터(M1)가 오프임을 보장하는 Vcc에 연결되도록 인버터(IV2)의 출력에서 하이는 트랜지스터(M6)를 턴오프한다. 트랜지스터(M3 및 M4)가 턴온이므로, 비교적 낮은 임피던스를 지닌 경로로 있을때 트랜지스터(M1)는 오프상태로 있다.

도2의 임피던스 요소(30 및 40)의 도입과 관련한 이점은 도6에 도시한 파형에 관련하여 명확히 알수 있다. 도6은 주파수 변화에 관하여 통과 게이트 회로를 통해 전송되는 신호 전압에서 대수적인 드롭-오프(drop-off)를 나타내는 보드(Boad) 다이어그램이다. 파형(200)은 도1의 종래 스위치 회로와 관련한 주파수 응답을 나타내며, 한편 파형(300)은 도5의 고-주파 스위치 회로(10")와 관련한 주파수 응답을 나타낸다. 도면은 -3 dB 드롭-오프 레벨을 나타낸다. 이 드롭-오프 레벨은 시스템의 사용가능한 통과 대역을 기술하기위해 이용되는 일반적인 가치의 상징이다. 파형(200)에 의해 나타낸 종래의 회로에 대하여, 관련한 -3dB 주파수는 약 350MHz 이다. 본 발명의 스위치 회로(10")에 대하여, -3dB 주파수는 약 2.5 배 이상의 향상으로 약 900MHz 보다 약간 크다. 본 발명의 스위치 회로는 종래의 MOS-기저 통과 게이트 디바이스에 의해 이용할 수 있는 것보다 사실상 더 큰 통과 주파수 대역폭을 지닌 종래의 통과 게이트 디바이스로서 이용될 수 있다. 이것은Vcc 또는 GND에 저-임피던스 경로를 통해 연결되는 것보다 오히려 A 또는 B에서 입력 신호에 따라 변화하도록 트랜지스터(M1)의 게이트 및 벌크 전압을 허용한다.

본 발명은 통과 게이트를 설정하는데 이용되는 MOSFET 구조와 관련한 션팅 경로의 임피던스를 증가시킴으로서, 디지털 및 아날로그 동작용 스위치로서 작동하는 반도체 회로를 제공하며 또한 공급전압의 넓은 영역에 대해 작동할 수있는 전달 게이트 또는 통과 게이트인 반도체 스위치를 제공하며, 또한 최소한의 감쇠로서 비교적 고 주파수 신호를 전송할 수 있는 MOSFET-기저 스위치 회로를 제공하며 또한 MOSFET-기저 통과게이트 구조와 관련한 온-저항에 최소한의 영향을 영향을 주면서 고-주파 전달을 전송하는 그러한 스위치 회로를 제공하게 된다.

본 발명은 특정 실시예에 관하여 기술하였지만, 모든 변형, 변경 및 등가물은 다음의 부가된 청구항의 범위내에 있는 것으로 간주하는 것은 당연하다.

Claims

전기 신호가 제1 노드에서 제2 노드로 또는 제2 노드에서 제1 노드로 전달될 수 있으며 또한 고-주파 스위치 회로가 고-전압 공급 레일과 저-전압 공급 레일에 의해 전력 공급될 수 있는 경우 상기 제1 노드와 상기 제2 노드사이에서 전기 신호의 전달을 조정하는 고-주파 스위치 회로에 있어서,

a. 스위치 회로 동작 신호를 수신하는 인에이블 신호 노드;

b. 상기 제1 노드에 연결된 소오스와 상기 제2 노드에 연결된 드레인을 지닌 MOS 전달 트랜지스터; 및

c. 상기 인에이블 신호 노드와 상기 MOS 전달 트랜지스터의 게이트사이에 연결된 임피던스 요소를 포함하는 것을 특징으로 하는 고-주파 스위치 회로.
제1항에 있어서,

상기 MOS 전달 트랜지스터의 벌크와 상기 공급 레일중 한 레일 사이에 연결된 제2 임피던스 요소를 더 포함하는 것을 특징으로 하는 고-주파 스위치 회로.
제2항에 있어서,

상기 MOS 전달 트랜지스터는 NMOS 트랜지스터이며 또한 상기 제2 임피던스 요소는 상기 MOS 전달 트랜지스터의 벌크와 저-전압 공급 레일사이에 연결되는 것을 특징으로 하는 고-주파 스위치 회로.
제2항에 있어서,

상기 MOS 전달 트랜지스터는 PMOS 트랜지스터이며 또한 상기 제2 임피던스 요소는 상기 MOS 전달 트랜지스터의 벌크와 상기 고-전압 공급 레일사이에 연결되는 것을 특징으로 하는 고-주파 스위치 회로.
제4항에 있어서,

상기 인에이블 신호 노드와 상기 임피던스 요소사이에 연결된 하나이상의 인버터 쌍으로 형성된 인버터 스테이지를 더 포함하는 것을 특징으로하는 고-주파 스위치 회로.
제5항에 있어서,

상기 임피던스 요소는 상기 인버터 스테이지의 출력에 연결된 고-전압 노드와 상기 PMOS 전달 트랜지스터의 게이트에 연결된 저-전압 노드를 지닌 저항기를 포함하는 것을 특징으로하는 고-주파 스위치 회로.
제6항에 있어서,

상기 임피던스의 저항기는 1 킬로오옴 또는 그 이상의 저항을 지닌 것을 특징으로 하는 고-주파 스위치 회로.
제6항에 있어서,

상기 인버터 스테이지는 입력과 출력을 각각 지닌 제2 인버터와 직렬로 연결된 제1 인버터를 포함하는데, 상기 인에이블 신호 노드는 상기 제1 인버터의 입력에 연결되며 또한 상기 제2 인버터의 출력은 상기 저항기의 고-전압 노드에 연결되고, 상기 임피던스 요소는 상기 제1 인버터의 출력에 연결된 게이트, 상기 고-전압 공급 레일에 연결된 소오스, 및 상기 PMOS 전달 트랜지스터의 게이트에 연결된 드레인을 지닌 임피던스 PMOS 트랜지스터를 더 포함하는 것을 특징으로 하는 고-주파 스위치 회로.
제5항에 있어서,

상기 제2 임피던스 요소는 상기 고-전압 공급 레일에 연결된 고-전압 노드와 상기 PMOS 전달 트랜지스터의 벌크에 연결된 저-전압 노드를 지닌 제2 저항기인 것을 특징으로 하는 고-주파 스위치 회로.
제9항에 있어서,

상기 제2 임피던스 요소의 제2 저항기는 1 킬로오옴 또는 그 이상의 저항을 지닌 것을 특징으로 하는 고-주파 스위치 회로.
제9항에 있어서,

상기 인버터 스테이지는 입력과 출력을 각각 지닌 제2 인버터와 직렬로 연결된 제1 인버터를 포함하는데, 상기 인에이블 신호 노드는 상기 제1 인버터의 입력에 연결되며 또한 상기 제2 인버터의 출력은 상기 임피던스 요소의 저항기의 고-전압 노드에 연결되고, 상기 제2 임피던스 요소는 상기 제1 인버터의 출력에 연결된 게이트, 상기 고-전압 공급 레일에 연결된 소오스, 및 상기 PMOS 전달 트랜지스터의 벌크에 연결된 드레인을 지닌 임피던스 PMOS 트랜지스터를 더 포함하는 것을 특징으로 하는 고-주파 스위치 회로.
제5항에 있어서,

상기 임피던스 요소는 상기 인버터 스테이지의 출력에 연결된 게이트, 상기 PMOS 전달 트랜지스터의 게이트에 연결된 드레인 및 상기 저-전압 공급 레일에 연결된 소오스 및 벌크를 지닌 임피던스 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 고-주파 스위치 회로.
제12항에 있어서,

상기 인버터 스테이지는 입력과 출력을 각각 지닌 제2 인버터와 직렬로 연결된 제1 인버터를 포함하는데, 상기 인에이블 신호 노드는 상기 제1 인버터의 입력에 연결되며 또한 상기 제1 인버터의 출력은 상기 임피던스 NMOS 트랜지스터의 게이트에 연결되고, 상기 임피던스 요소는 상기 제1 인버터의 출력에 연결된 게이트, 상기 고-전압 공급 레일에 연결된 소오스, 및 상기 PMOS 전달 트랜지스터의 게이트에 연결된 드레인을 지닌 임피던스 PMOS 트랜지스터를 더 포함하는 것을 특징으로하는 고-주파 스위치 회로.
제5항에 있어서,

상기 제2 임피던스 요소는 상기 인버터 스테이지의 출력에 연결된 게이트, 상기 고-전압 공급 레일에 연결된 소오스 및 벌크, 및 상기 PMOS 전달 트랜지스터의 벌크에 연결된 드레인을 지닌 임피던스 PMOS 트랜지스터를 포함하는 것을 특징으로 하는 고-주파 스위치 회로.
제14항에 있어서,

상기 인버터 스테이지는 입력과 출력을 각각 지닌 제2 인버터와 직렬로 연결된 제1 인버터를 포함하는데, 상기 인에이블 신호 노드는 상기 제1 인버터의 입력에 연결되며 또한 상기 제2 인버터의 출력은 상기 제2 임피던스 요소의 임피던스 PMOS 트랜지스터의 게이트에 연결되고, 상기 제2 임피던스 요소는 상기 제1 인버터의 출력에 연결된 게이트, 상기 고-전압 공급 레일에 연결된 소오스, 및 상기 PMOS 전달 트랜지스터의 벌크에 연결된 드레인을 지닌 제2 임피던스 PMOS 트랜지스터를 더 포함하는 것을 특징으로 하는 고-주파 스위치 회로.
전기 신호가 제1 노드에서 제2 노드로 또는 제2 노드에서 제1 노드로 전달될 수 있으며 또한 고-주파 스위치 회로가 고-전압 공급 레일과 저-전압 공급 레일에 의해 전력 공급될 수 있는 경우 상기 제1 노드와 상기 제2 노드사이에서 전기 신호의 전달을 조정하는 고-주파 스위치 회로에 있어서,

a. 상기 제1 노드에 연결된 소오스 및 상기 제2 노드에 연결된 드레인을 지닌 MOS 전달 트랜지스터; 및

b. 상기 MOS 전달 트랜지스터의 게이트에 연결된 임피던스 요소를 포함하며, 상기 임피던스 요소는 상기 공급 레일중 어느 한 레일로부터 상기 게이트를 디커플하기 위해 제공되는 것을 특징으로 하는 고-주파 스위치 회로.