JP2001217701A - 高周波ｍｏｓスイッチ - Google Patents
高周波ｍｏｓスイッチInfo
- Publication number
- JP2001217701A JP2001217701A JP2000367483A JP2000367483A JP2001217701A JP 2001217701 A JP2001217701 A JP 2001217701A JP 2000367483 A JP2000367483 A JP 2000367483A JP 2000367483 A JP2000367483 A JP 2000367483A JP 2001217701 A JP2001217701 A JP 2001217701A
- Authority
- JP
- Japan
- Prior art keywords
- coupled
- node
- switch circuit
- inverter
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0018—Special modifications or use of the back gate voltage of a FET
Landscapes
- Electronic Switches (AREA)
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
Abstract
(57)【要約】
【課題】 最小の減衰で比較的高周波の信号を伝搬させ
ることができるＭＯＳＦＥＴベースのスイッチ回路を提
供すること。 【解決手段】 転送トランジスタ（Ｍ１）のゲートに結
合された第１のインピーダンス要素と、転送トランジス
タのバルクに結合された第２のインピーダンス要素とを
含む高周波スイッチ回路（１０）である。インピーダン
ス要素の一方又は両方が、高周波での動作時に信号の減
衰を制御する転送トランジスタに付随する低い寄生シャ
ント・キャパシタンスを実質的に排除する。インピーダ
ンス要素は、寄生キャパシタンスと直列に結合され、そ
の経路のインピーダンスを増加させ、それによって、通
過可能な帯域幅を拡張する。
ることができるＭＯＳＦＥＴベースのスイッチ回路を提
供すること。 【解決手段】 転送トランジスタ（Ｍ１）のゲートに結
合された第１のインピーダンス要素と、転送トランジス
タのバルクに結合された第２のインピーダンス要素とを
含む高周波スイッチ回路（１０）である。インピーダン
ス要素の一方又は両方が、高周波での動作時に信号の減
衰を制御する転送トランジスタに付随する低い寄生シャ
ント・キャパシタンスを実質的に排除する。インピーダ
ンス要素は、寄生キャパシタンスと直列に結合され、そ
の経路のインピーダンスを増加させ、それによって、通
過可能な帯域幅を拡張する。
Description
【０００１】
【発明の属する技術分野】本発明は、電子スイッチに関
する。特に、本発明は、半導体スイッチに関し、１つ又
は複数の金属酸化物半導体電界効果トランジスタ（ＭＯ
ＳＦＥＴ）によって構成されるものを含む。更に詳しく
は、本発明は、１ギガヘルツのオーダーの周波数を含む
比較的高周波でのスイッチングが可能な半導体スイッチ
に関する。
する。特に、本発明は、半導体スイッチに関し、１つ又
は複数の金属酸化物半導体電界効果トランジスタ（ＭＯ
ＳＦＥＴ）によって構成されるものを含む。更に詳しく
は、本発明は、１ギガヘルツのオーダーの周波数を含む
比較的高周波でのスイッチングが可能な半導体スイッチ
に関する。
【０００２】
【従来の技術】半導体技術の発展により、機械式リレー
を効果的に代替する低コストで信頼性の高いスイッチを
作成することができるようになっている。そのようなス
イッチは、１極１投型のリレーとして実現されるときに
特に有用であることがわかっているが、それに限定され
ることはない。半導体スイッチは、従来の機械式リレー
に代わるものとしてますます用いられている。これは、
半導体スイッチを用いることによって得られる高いスイ
ッチング速度や、故障なく比較的多くの電流を移動させ
ることができる能力による。これらのスイッチは、転送
ゲート（transfergate）又は通過トランジスタ（pass t
ransistor）と称されることが多い。というのは、信号
の通過を許可又は阻止するというトランジスタ（通常は
ＭＯＳトランジスタ）の特性がそこで用いられているか
らである。
を効果的に代替する低コストで信頼性の高いスイッチを
作成することができるようになっている。そのようなス
イッチは、１極１投型のリレーとして実現されるときに
特に有用であることがわかっているが、それに限定され
ることはない。半導体スイッチは、従来の機械式リレー
に代わるものとしてますます用いられている。これは、
半導体スイッチを用いることによって得られる高いスイ
ッチング速度や、故障なく比較的多くの電流を移動させ
ることができる能力による。これらのスイッチは、転送
ゲート（transfergate）又は通過トランジスタ（pass t
ransistor）と称されることが多い。というのは、信号
の通過を許可又は阻止するというトランジスタ（通常は
ＭＯＳトランジスタ）の特性がそこで用いられているか
らである。
【０００３】スイッチが多くの分野において用いられて
いることは広く知られている。スイッチは、非常に多様
な大型及び小型の製品で用いられており、例えば、これ
らに限定されるのではないが、自動車や家庭用電子製品
などがその例である。スイッチは、アナログのルータ、
ゲート及びリレーとして用いることができ、現にそのよ
うなものとして用いられている。また、デジタルのマル
チプレクサ、ルータ及びゲートとしても用いられてい
る。
いることは広く知られている。スイッチは、非常に多様
な大型及び小型の製品で用いられており、例えば、これ
らに限定されるのではないが、自動車や家庭用電子製品
などがその例である。スイッチは、アナログのルータ、
ゲート及びリレーとして用いることができ、現にそのよ
うなものとして用いられている。また、デジタルのマル
チプレクサ、ルータ及びゲートとしても用いられてい
る。
【０００４】一般的なＰ型ＭＯＳトランジスタ・スイッ
チが、図１に示されている。このスイッチは、基本的
に、ノードＡに結合されたソースとノードＢに結合され
たドレインとを有しノードＡとノードＢとの間での信号
伝送を制御しているＰＭＯＳトランジスタＭ１である。
スイッチＭ１の制御ゲートは、外部制御回路からのイネ
ーブル信号入力ノードＥＮによってイネーブルされる。
ＥＮは、一般に、インバータＩＶ１及びＩＶ２などの１
つ又は複数のインバータ対を含むインバータ列によって
Ｍ１のゲートに結合される。インバータＩＶ１及びＩＶ
２は、高電位電力レールＶｃｃと低電位電力レールＧＮ
Ｄとによって給電される。スイッチ・トランジスタのバ
ルク（bulk）は、高電位電力レールに結合される。動作
の際は、ＥＮに与えられる論理ローがインバータ列を伝
搬してＭ１をオンさせ、それによって、信号がノードＡ
とノードＢとの間を通過することが可能になる。この場
合、ＡからＢでも、ＢからＡでもよい。ＥＮに論理ハイ
が与えられるとＭ１がオフになり、それによって、ノー
ドＡとノードＢとの間の信号伝搬が阻止される。
チが、図１に示されている。このスイッチは、基本的
に、ノードＡに結合されたソースとノードＢに結合され
たドレインとを有しノードＡとノードＢとの間での信号
伝送を制御しているＰＭＯＳトランジスタＭ１である。
スイッチＭ１の制御ゲートは、外部制御回路からのイネ
ーブル信号入力ノードＥＮによってイネーブルされる。
ＥＮは、一般に、インバータＩＶ１及びＩＶ２などの１
つ又は複数のインバータ対を含むインバータ列によって
Ｍ１のゲートに結合される。インバータＩＶ１及びＩＶ
２は、高電位電力レールＶｃｃと低電位電力レールＧＮ
Ｄとによって給電される。スイッチ・トランジスタのバ
ルク（bulk）は、高電位電力レールに結合される。動作
の際は、ＥＮに与えられる論理ローがインバータ列を伝
搬してＭ１をオンさせ、それによって、信号がノードＡ
とノードＢとの間を通過することが可能になる。この場
合、ＡからＢでも、ＢからＡでもよい。ＥＮに論理ハイ
が与えられるとＭ１がオフになり、それによって、ノー
ドＡとノードＢとの間の信号伝搬が阻止される。
【０００５】本発明についての説明を進めるために、ラ
イン抵抗Ｒ１及びＲ２が示され、また、規制キャパシタ
ンスＣ１、Ｃ２及びＣ３も示されている。抵抗Ｒ１及び
Ｒ２は、トランジスタ・スイッチ回路に結合された回路
に関連するインピーダンスを表す。このインピーダンス
は何らかの予測される値を有しているのであるが、例え
ば、ある応用例では、抵抗Ｒ１及びＲ２は、一般に、約
５０オームのオーダーである。しかし、本発明が外部回
路に関連するどのような特定の負荷インピーダンスにも
限定されないことに注意すべきである。
イン抵抗Ｒ１及びＲ２が示され、また、規制キャパシタ
ンスＣ１、Ｃ２及びＣ３も示されている。抵抗Ｒ１及び
Ｒ２は、トランジスタ・スイッチ回路に結合された回路
に関連するインピーダンスを表す。このインピーダンス
は何らかの予測される値を有しているのであるが、例え
ば、ある応用例では、抵抗Ｒ１及びＲ２は、一般に、約
５０オームのオーダーである。しかし、本発明が外部回
路に関連するどのような特定の負荷インピーダンスにも
限定されないことに注意すべきである。
【０００６】更に図１に関する考察を続けるが、キャパ
シタンスＣ１はトランジスタ構造のゲート・ソース間の
インターフェースに関連するインピーダンスを表し、キ
ャパシタンスＣ２はトランジスタ構造のドレイン・ゲー
ト間のインターフェースに関連するインピーダンスを表
し、キャパシタンスＣ３はトランジスタ構造のゲート・
バルク間のインターフェース（典型的には、ゲート酸化
物層）に関連するインピーダンスを表す。Ｎ型のＭＯＳ
を用いて、ＰＭＯＳトランジスタＭ１によって与えられ
るのと同じスイッチング機能を相補的に実行することが
できることに注意すべきである。ただしその際には、イ
ンバータ列を適切に修正し、トランジスタのバルクはＶ
ｃｃにではなくＧＮＤに結合される。ＮＭＯＳ及びＰＭ
ＯＳトランジスタに関係する技術分野の当業者であれ
ば、このような差異を理解している。
シタンスＣ１はトランジスタ構造のゲート・ソース間の
インターフェースに関連するインピーダンスを表し、キ
ャパシタンスＣ２はトランジスタ構造のドレイン・ゲー
ト間のインターフェースに関連するインピーダンスを表
し、キャパシタンスＣ３はトランジスタ構造のゲート・
バルク間のインターフェース（典型的には、ゲート酸化
物層）に関連するインピーダンスを表す。Ｎ型のＭＯＳ
を用いて、ＰＭＯＳトランジスタＭ１によって与えられ
るのと同じスイッチング機能を相補的に実行することが
できることに注意すべきである。ただしその際には、イ
ンバータ列を適切に修正し、トランジスタのバルクはＶ
ｃｃにではなくＧＮＤに結合される。ＮＭＯＳ及びＰＭ
ＯＳトランジスタに関係する技術分野の当業者であれ
ば、このような差異を理解している。
【０００７】ＭＯＳトランジスタは、動作電力が極めて
小さいという点で望ましい。製造技術が進歩するにつれ
て、これらの構造が有効に動作する際の供給電位やスイ
ッチング速度は改善されている。しかし、図１に示され
ているように構成されたほとんどのシリコンＭＯＳトラ
ンジスタ・スイッチでは、信号の伝送周波数が４００Ｍ
Ｈｚのオーダーを超えると、ＡＢ間での信号伝搬に困難
が生じることがわかっている。Ｍ１のサイズを縮小する
ことによってこの特性を改善することができるように考
えられるかもしれないが、トランジスタのオン抵抗値
（on-resistance）が増加することを含む望ましくない
トレードオフが存在する。トランジスタのオン抵抗値を
低く維持するという観点を別としても、この構造の伝達
関数を評価する際の正味の結果は、周波数パフォーマン
スに関して僅かなゲインしか存在しない、又は、ゲイン
が全く存在しないというものである。
小さいという点で望ましい。製造技術が進歩するにつれ
て、これらの構造が有効に動作する際の供給電位やスイ
ッチング速度は改善されている。しかし、図１に示され
ているように構成されたほとんどのシリコンＭＯＳトラ
ンジスタ・スイッチでは、信号の伝送周波数が４００Ｍ
Ｈｚのオーダーを超えると、ＡＢ間での信号伝搬に困難
が生じることがわかっている。Ｍ１のサイズを縮小する
ことによってこの特性を改善することができるように考
えられるかもしれないが、トランジスタのオン抵抗値
（on-resistance）が増加することを含む望ましくない
トレードオフが存在する。トランジスタのオン抵抗値を
低く維持するという観点を別としても、この構造の伝達
関数を評価する際の正味の結果は、周波数パフォーマン
スに関して僅かなゲインしか存在しない、又は、ゲイン
が全く存在しないというものである。
【０００８】図１に示されたスイッチ・トランジスタの
インピーダンスを解析すると、このデバイスに付随する
伝搬周波数の限界を理解することができる。特に、例え
ば、伝送信号の伝搬周波数が３００ＭＨｚを超えると、
抵抗Ｒ１及びＲ２とゲート結合されたキャパシタンスＣ
１、Ｃ２及びＣ３とによって単純に識別されるシステム
の特性に関連するインピーダンスが、伝達関数を支配し
始める。結果的に、そのような周波数又はそれよりも高
い周波数では、Ｖｃｃに結合されたトランジスタのバル
クとＧＮＤとの間に（Ｍ１をイネーブルするインバータ
ＩＶ２を介して）シャントすなわち短絡が生じる。上述
したように、これは、オン抵抗値を望ましくない程度ま
で上昇させるＭ１のゲート・サイズを縮小することによ
っては、解決することができない。
インピーダンスを解析すると、このデバイスに付随する
伝搬周波数の限界を理解することができる。特に、例え
ば、伝送信号の伝搬周波数が３００ＭＨｚを超えると、
抵抗Ｒ１及びＲ２とゲート結合されたキャパシタンスＣ
１、Ｃ２及びＣ３とによって単純に識別されるシステム
の特性に関連するインピーダンスが、伝達関数を支配し
始める。結果的に、そのような周波数又はそれよりも高
い周波数では、Ｖｃｃに結合されたトランジスタのバル
クとＧＮＤとの間に（Ｍ１をイネーブルするインバータ
ＩＶ２を介して）シャントすなわち短絡が生じる。上述
したように、これは、オン抵抗値を望ましくない程度ま
で上昇させるＭ１のゲート・サイズを縮小することによ
っては、解決することができない。
【０００９】コンピューティングに関するほとんどの応
用例では、ＭＯＳトランジスタ・スイッチの周波数の限
界は、ほとんど関心の対象にはならない。しかし、例え
ば、ビデオ伝送フィールドなど、動作帯域幅に関する要
求が大きくなると、損失を最小に維持しながら比較的高
周波での伝送を通過させることができるＭＯＳトランジ
スタ・スイッチに対する要求が大きくなる。従って、必
要であるのは、デジタル及びアナログ動作に対するスイ
ッチとして機能する半導体回路である。やはり必要であ
るのは、予測される供給電位のアレイ上で転送ゲート又
は通過ゲートとして動作することができる半導体スイッ
チである。更に、必要であるのは、最小の減衰で比較的
高周波の信号を伝搬することができるＭＯＳＦＥＴベー
スのスイッチ回路である。更に必要であるのは、トラン
ジスタ回路に関連するオン抵抗値への影響が最小となる
ように高周波伝送を伝搬するようなスイッチ回路であ
る。
用例では、ＭＯＳトランジスタ・スイッチの周波数の限
界は、ほとんど関心の対象にはならない。しかし、例え
ば、ビデオ伝送フィールドなど、動作帯域幅に関する要
求が大きくなると、損失を最小に維持しながら比較的高
周波での伝送を通過させることができるＭＯＳトランジ
スタ・スイッチに対する要求が大きくなる。従って、必
要であるのは、デジタル及びアナログ動作に対するスイ
ッチとして機能する半導体回路である。やはり必要であ
るのは、予測される供給電位のアレイ上で転送ゲート又
は通過ゲートとして動作することができる半導体スイッ
チである。更に、必要であるのは、最小の減衰で比較的
高周波の信号を伝搬することができるＭＯＳＦＥＴベー
スのスイッチ回路である。更に必要であるのは、トラン
ジスタ回路に関連するオン抵抗値への影響が最小となる
ように高周波伝送を伝搬するようなスイッチ回路であ
る。
【００１０】
【発明の概要】本発明の目的は、デジタル及びアナログ
動作に対するスイッチとして機能する半導体回路を提供
することである。本発明の別の目的は、広い範囲の供給
電位で動作可能な転送ゲート又は通過ゲートである半導
体スイッチを提供することである。本発明の別の目的
は、最小の減衰で比較的高周波の信号を伝搬させること
ができるＭＯＳＦＥＴベースのスイッチ回路を提供する
ことである。本発明の別の目的は、ＭＯＳＦＥＴベース
の通過ゲート構造に関連するオン抵抗値への影響が最小
となるように高周波伝送を伝搬させるようなスイッチ回
路を提供することである。
動作に対するスイッチとして機能する半導体回路を提供
することである。本発明の別の目的は、広い範囲の供給
電位で動作可能な転送ゲート又は通過ゲートである半導
体スイッチを提供することである。本発明の別の目的
は、最小の減衰で比較的高周波の信号を伝搬させること
ができるＭＯＳＦＥＴベースのスイッチ回路を提供する
ことである。本発明の別の目的は、ＭＯＳＦＥＴベース
の通過ゲート構造に関連するオン抵抗値への影響が最小
となるように高周波伝送を伝搬させるようなスイッチ回
路を提供することである。
【００１１】以上の及びそれ以外の目的は、本発明にお
いて、通過ゲートを確立するのに用いられる既存のＭＯ
ＳＦＥＴ構造に関連するシャント経路のインピーダンス
を増加させることによって達成される。特に、抵抗素
子、容量性素子又はその組合せなどのインピーダンス要
素が、通過ゲート・トランジスタのゲートと供給レール
との間に結合される。インピーダンス要素は、通過ゲー
ト・トランジスタのゲートをゲート電位を決定する供給
レールから切り離すように機能する。更に、このような
インピーダンス要素は、通過ゲート・トランジスタのバ
ルクとそのバルクが結合されている供給レールとの間に
結合して、やはり、通過ゲート・トランジスタのその部
分をその特定の供給レールから切り離すこともできる。
ＰＭＯＳトランジスタでは、バルクは高電位レールに直
接に結合されるが通常であり、ＮＭＯＳトランジスタで
は、バルクは低電位レールに結合されるのが通常であ
る。通過ゲート・トランジスタとして用いられる従来型
のＭＯＳトランジスタ構造では、本発明の回路を通過し
て伝搬する実質的に減衰されていない信号周波数を少な
くとも２倍にするためには、システム自体のインピーダ
ンスよりも大きなインピーダンスが好ましいことがわか
っている。もちろん、用いられる特定のインピーダンス
は、通過ゲート、関心対象である動作周波数、回路に対
する予測される負荷及びそれ以外のファクタの特定の特
性の関数として選択することができる。更に、ゼロでな
いインピーダンスが補完されれば、それによってスイッ
チの応答性能を向上させることができる。
いて、通過ゲートを確立するのに用いられる既存のＭＯ
ＳＦＥＴ構造に関連するシャント経路のインピーダンス
を増加させることによって達成される。特に、抵抗素
子、容量性素子又はその組合せなどのインピーダンス要
素が、通過ゲート・トランジスタのゲートと供給レール
との間に結合される。インピーダンス要素は、通過ゲー
ト・トランジスタのゲートをゲート電位を決定する供給
レールから切り離すように機能する。更に、このような
インピーダンス要素は、通過ゲート・トランジスタのバ
ルクとそのバルクが結合されている供給レールとの間に
結合して、やはり、通過ゲート・トランジスタのその部
分をその特定の供給レールから切り離すこともできる。
ＰＭＯＳトランジスタでは、バルクは高電位レールに直
接に結合されるが通常であり、ＮＭＯＳトランジスタで
は、バルクは低電位レールに結合されるのが通常であ
る。通過ゲート・トランジスタとして用いられる従来型
のＭＯＳトランジスタ構造では、本発明の回路を通過し
て伝搬する実質的に減衰されていない信号周波数を少な
くとも２倍にするためには、システム自体のインピーダ
ンスよりも大きなインピーダンスが好ましいことがわか
っている。もちろん、用いられる特定のインピーダンス
は、通過ゲート、関心対象である動作周波数、回路に対
する予測される負荷及びそれ以外のファクタの特定の特
性の関数として選択することができる。更に、ゼロでな
いインピーダンスが補完されれば、それによってスイッ
チの応答性能を向上させることができる。
【００１２】本発明のインピーダンス要素は、通過ゲー
ト・トランジスタの寄生キャパシタンス経路と直列に結
合され、それによって、これらの経路の全体的なインピ
ーダンスが増加する。結果的に、これらのキャパシタン
ス経路が確立していた従来のシャントは実質的に否定さ
れる。特に、高周波での伝搬が関心対象であるような状
況では、特にそうである。それ以外のすべての点では、
本発明による通過ゲート・トランジスタ回路によると、
従来型の相補的ＭＯＳ（ＣＭＯＳ）スイッチ・デバイス
に対して予測される信号伝送が可能である。本発明のこ
れらの及びそれ以外の効果は、本発明の実施例に関する
以下の詳細な説明、添付の図面及び冒頭の特許請求の範
囲を検討することによって、明らかになろう。
ト・トランジスタの寄生キャパシタンス経路と直列に結
合され、それによって、これらの経路の全体的なインピ
ーダンスが増加する。結果的に、これらのキャパシタン
ス経路が確立していた従来のシャントは実質的に否定さ
れる。特に、高周波での伝搬が関心対象であるような状
況では、特にそうである。それ以外のすべての点では、
本発明による通過ゲート・トランジスタ回路によると、
従来型の相補的ＭＯＳ（ＣＭＯＳ）スイッチ・デバイス
に対して予測される信号伝送が可能である。本発明のこ
れらの及びそれ以外の効果は、本発明の実施例に関する
以下の詳細な説明、添付の図面及び冒頭の特許請求の範
囲を検討することによって、明らかになろう。
【００１３】
【発明の実施の形態】本発明による高周波スイッチ回路
１０が図２に示されている。回路１０は、好ましくは、
インバータＩＶ１及びＩＶ２とＰＭＯＳ通過ゲート・ト
ランジスタＭ１とで形成されており、これは、図１に示
されている従来技術によるスイッチと相当に類似してい
る。もちろん、インバータ段２０は、複数のインバータ
対や、それ以外の形態のイネーブル信号伝搬機構を用い
て形成することもできる。回路１０は、また、第１のイ
ンピーダンス要素３０と第２のインピーダンス要素４０
とを含んでおり、要素３０はインバータ段２０の出力と
Ｍ１のゲートとの間に結合されており、要素４０はＭ１
のバルクと高電位電力レールＶｃｃとの間に結合されて
いる。出力イネーブル・ノードＥＮによる制御回路（図
３に図示せず）からのイネーブル信号は、好ましくは、
インバータ段２０の入力に結合されて、そのゲートによ
るトランジスタＭ１の動作制御を実質的に決定する。イ
ンバータＩＶ１及びＩＶ２は、典型的には、高電位レー
ルＶｃｃと低電位レールＧＮＤとによって給電される。
第１のインピーダンス要素３０と別の態様でＭ１のゲー
トに結合することもできるが、それは、ゲートを供給レ
ールから切り離すように機能する場合である。第２のイ
ンピーダンス要素４０の結合に関しても同じことがいえ
る。
１０が図２に示されている。回路１０は、好ましくは、
インバータＩＶ１及びＩＶ２とＰＭＯＳ通過ゲート・ト
ランジスタＭ１とで形成されており、これは、図１に示
されている従来技術によるスイッチと相当に類似してい
る。もちろん、インバータ段２０は、複数のインバータ
対や、それ以外の形態のイネーブル信号伝搬機構を用い
て形成することもできる。回路１０は、また、第１のイ
ンピーダンス要素３０と第２のインピーダンス要素４０
とを含んでおり、要素３０はインバータ段２０の出力と
Ｍ１のゲートとの間に結合されており、要素４０はＭ１
のバルクと高電位電力レールＶｃｃとの間に結合されて
いる。出力イネーブル・ノードＥＮによる制御回路（図
３に図示せず）からのイネーブル信号は、好ましくは、
インバータ段２０の入力に結合されて、そのゲートによ
るトランジスタＭ１の動作制御を実質的に決定する。イ
ンバータＩＶ１及びＩＶ２は、典型的には、高電位レー
ルＶｃｃと低電位レールＧＮＤとによって給電される。
第１のインピーダンス要素３０と別の態様でＭ１のゲー
トに結合することもできるが、それは、ゲートを供給レ
ールから切り離すように機能する場合である。第２のイ
ンピーダンス要素４０の結合に関しても同じことがいえ
る。
【００１４】トランジスタＭ１は、ノードＡとノードＢ
との間での信号転送に関する基本的な制御装置（regula
tor）である。これらの２つのノードに結合された外部
回路の間で信号がどちらの方向に流れるかに応じて、ノ
ードＡ又はノードＢのいずれか一方が、入力ノード又は
出力ノードにすることができる。要素３０及び４０は、
Ｍ１のゲートと段２０の出力との間、そして、Ｍ１のバ
ルクとＶｃｃとの間、のそれぞれに直列のインピーダン
スを提供するように設計されている。結果的に得られる
のは、比較的高周波である３５０ＭＨｚ以上で支配的で
あったトランジスタＭ１の寄生キャパシタンスによって
従来は特徴付けられていた、比較的高インピーダンスの
経路である。
との間での信号転送に関する基本的な制御装置（regula
tor）である。これらの２つのノードに結合された外部
回路の間で信号がどちらの方向に流れるかに応じて、ノ
ードＡ又はノードＢのいずれか一方が、入力ノード又は
出力ノードにすることができる。要素３０及び４０は、
Ｍ１のゲートと段２０の出力との間、そして、Ｍ１のバ
ルクとＶｃｃとの間、のそれぞれに直列のインピーダン
スを提供するように設計されている。結果的に得られる
のは、比較的高周波である３５０ＭＨｚ以上で支配的で
あったトランジスタＭ１の寄生キャパシタンスによって
従来は特徴付けられていた、比較的高インピーダンスの
経路である。
【００１５】同様の高周波スイッチ回路１００が、ＮＭ
ＯＳ通過ゲート・トランジスタＭ２について図３に示さ
れている。回路１００は、好ましくは、インバータＩＶ
１とＮＭＯＳ通過ゲート・トランジスタＭ２とで形成さ
れている。もちろん、インバータ段１２０は、奇数であ
る複数のインバータや、それ以外の形態のイネーブル信
号伝搬機構を用いて形成することもできる。回路１００
は、また、第１のインピーダンス要素１３０と第２のイ
ンピーダンス要素１４０とを含んでおり、要素１３０は
インバータ段１２０の出力とＭ２のゲートとの間に結合
されており、要素１４０はＭ２のバルクとＧＮＤとの間
に結合されている。出力イネーブル・ノードＥＮによる
制御回路（図３に図示せず）からのイネーブル信号は、
好ましくは、インバータ段１２０の入力に結合されて、
そのゲートによるトランジスタＭ２の動作制御を実質的
に決定する。インバータＩＶ１は、典型的には、Ｖｃｃ
及びＧＮＤによって給電される。トランジスタＭ２は、
ノードＡとノードＢとの間での信号転送に関する基本的
な制御装置である。これらの２つのノードに結合された
外部回路の間で信号がどちらの方向に流れるかに応じ
て、ノードＡ又はノードＢのいずれか一方が、入力ノー
ド又は出力ノードにすることができる。要素１３０及び
１４０は、Ｍ２のゲートと段１２０の出力との間、そし
て、Ｍ２のバルクとＧＮＤとの間、のそれぞれに直列の
インピーダンスを提供するように設計されている。結果
的に得られるのは、比較的高周波である３５０ＭＨｚ以
上で支配的であったトランジスタＭ２の寄生キャパシタ
ンスによって従来は特徴付けられていた、比較的高イン
ピーダンスの経路である。
ＯＳ通過ゲート・トランジスタＭ２について図３に示さ
れている。回路１００は、好ましくは、インバータＩＶ
１とＮＭＯＳ通過ゲート・トランジスタＭ２とで形成さ
れている。もちろん、インバータ段１２０は、奇数であ
る複数のインバータや、それ以外の形態のイネーブル信
号伝搬機構を用いて形成することもできる。回路１００
は、また、第１のインピーダンス要素１３０と第２のイ
ンピーダンス要素１４０とを含んでおり、要素１３０は
インバータ段１２０の出力とＭ２のゲートとの間に結合
されており、要素１４０はＭ２のバルクとＧＮＤとの間
に結合されている。出力イネーブル・ノードＥＮによる
制御回路（図３に図示せず）からのイネーブル信号は、
好ましくは、インバータ段１２０の入力に結合されて、
そのゲートによるトランジスタＭ２の動作制御を実質的
に決定する。インバータＩＶ１は、典型的には、Ｖｃｃ
及びＧＮＤによって給電される。トランジスタＭ２は、
ノードＡとノードＢとの間での信号転送に関する基本的
な制御装置である。これらの２つのノードに結合された
外部回路の間で信号がどちらの方向に流れるかに応じ
て、ノードＡ又はノードＢのいずれか一方が、入力ノー
ド又は出力ノードにすることができる。要素１３０及び
１４０は、Ｍ２のゲートと段１２０の出力との間、そし
て、Ｍ２のバルクとＧＮＤとの間、のそれぞれに直列の
インピーダンスを提供するように設計されている。結果
的に得られるのは、比較的高周波である３５０ＭＨｚ以
上で支配的であったトランジスタＭ２の寄生キャパシタ
ンスによって従来は特徴付けられていた、比較的高イン
ピーダンスの経路である。
【００１６】図４は、図２に示されているＰＭＯＳベー
スの高周波スイッチ回路の１つの好適実施例を図解して
いる。回路１０’は、インバータ段２０と、第１のイン
ピーダンス要素３０と、第２のインピーダンス要素４０
と、通過ゲート・トランジスタＭ１とを含む。インピー
ダンス要素３０は、ＩＶ２の出力に結合された高電位ノ
ードとＭ１のゲートに結合された低電位ノードとを有す
る抵抗Ｒ３を含む。要素３０は、更に、そのゲートがイ
ンバータＩＶ１の出力に結合され、そのソースがＶｃｃ
に結合され、そのドレインがＭ１のゲートに結合された
ＰＭＯＳシャント制御トランジスタＭ３を含む。インピ
ーダンス要素４０は、Ｖｃｃに結合された高電位ノード
とＭ１のバルクに結合された低電位ノードとを有する抵
抗Ｒ４を含む。要素４０は、更に、そのゲートがインバ
ータＩＶ１の出力に結合され、そのソースがＶｃｃに結
合され、そのドレインがＭ１のバルクに結合されたＰＭ
ＯＳシャント制御トランジスタＭ３を含む。抵抗Ｒ３及
びＲ４は、好ましくは、それぞれが、約１００キロオー
ムの抵抗値を有する。
スの高周波スイッチ回路の１つの好適実施例を図解して
いる。回路１０’は、インバータ段２０と、第１のイン
ピーダンス要素３０と、第２のインピーダンス要素４０
と、通過ゲート・トランジスタＭ１とを含む。インピー
ダンス要素３０は、ＩＶ２の出力に結合された高電位ノ
ードとＭ１のゲートに結合された低電位ノードとを有す
る抵抗Ｒ３を含む。要素３０は、更に、そのゲートがイ
ンバータＩＶ１の出力に結合され、そのソースがＶｃｃ
に結合され、そのドレインがＭ１のゲートに結合された
ＰＭＯＳシャント制御トランジスタＭ３を含む。インピ
ーダンス要素４０は、Ｖｃｃに結合された高電位ノード
とＭ１のバルクに結合された低電位ノードとを有する抵
抗Ｒ４を含む。要素４０は、更に、そのゲートがインバ
ータＩＶ１の出力に結合され、そのソースがＶｃｃに結
合され、そのドレインがＭ１のバルクに結合されたＰＭ
ＯＳシャント制御トランジスタＭ３を含む。抵抗Ｒ３及
びＲ４は、好ましくは、それぞれが、約１００キロオー
ムの抵抗値を有する。
【００１７】動作の際には、図４の回路１０’は、従来
は存在していなかったＭ１のゲートとバルクとにおいて
比較的高インピーダンスの経路を提供する。図解されて
いる構成によると、図１の従来技術による回路によって
確立される場合と比較して、回路１０’の周波数応答が
著しく変化する。特に、論理ローがＥＮに与えられる
と、論理ハイがＩＶ１の出力によってトランジスタＭ３
及びＭ４のゲートに与えられ、それによって、これらの
トランジスタをオフさせ、Ｍ１のゲート及びバルクへの
信号経路を固定する。ＥＮにローが与えられる結果とし
て、抵抗Ｒ３及びＲ４を介してＭ１のゲート及びバルク
からＧＮＤへの結合がそれぞれ生じ、それによって、通
過ゲート・トランジスタがオンになる。Ｒ３及びＲ４の
抵抗値は、好ましくは、ゲートとバルクとにおける電位
差が、Ｍ１をオンに保つことにより、トランジスタＭ１
においてＧＮＤまでのシャント寄生インピーダンス経路
を生じさせずに信号がノードＡとノードＢとの間を伝搬
されることを可能にすることを保証するように、決定さ
れる。ここで、ＧＮＤは、Ｒ３又はＲ４の両端での電圧
降下に対する基準である。
は存在していなかったＭ１のゲートとバルクとにおいて
比較的高インピーダンスの経路を提供する。図解されて
いる構成によると、図１の従来技術による回路によって
確立される場合と比較して、回路１０’の周波数応答が
著しく変化する。特に、論理ローがＥＮに与えられる
と、論理ハイがＩＶ１の出力によってトランジスタＭ３
及びＭ４のゲートに与えられ、それによって、これらの
トランジスタをオフさせ、Ｍ１のゲート及びバルクへの
信号経路を固定する。ＥＮにローが与えられる結果とし
て、抵抗Ｒ３及びＲ４を介してＭ１のゲート及びバルク
からＧＮＤへの結合がそれぞれ生じ、それによって、通
過ゲート・トランジスタがオンになる。Ｒ３及びＲ４の
抵抗値は、好ましくは、ゲートとバルクとにおける電位
差が、Ｍ１をオンに保つことにより、トランジスタＭ１
においてＧＮＤまでのシャント寄生インピーダンス経路
を生じさせずに信号がノードＡとノードＢとの間を伝搬
されることを可能にすることを保証するように、決定さ
れる。ここで、ＧＮＤは、Ｒ３又はＲ４の両端での電圧
降下に対する基準である。
【００１８】図４の回路１０’の動作説明の最後とし
て、論理ハイがＥＮに与えられると、論理ローがＩＶ１
の出力によってトランジスタＭ３及びＭ４のゲートに与
えられ、それによって、これらのトランジスタをオンさ
せ、Ｍ１のゲート及びバルクへの信号経路をＶｃｃの電
位に固定する。ＥＮにハイが与えられる結果として、ト
ランジスタＭ３及びＭ４を介してＭ１のゲート及びバル
クからＶｃｃへの結合がそれぞれ生じ、それによって、
通過ゲート・トランジスタがオフになる。トランジスタ
Ｍ３及びＭ４がオンであると、トランジスタＭ１はオフ
のままであるが、これは、それがインピーダンスがより
低い経路であるからである。
て、論理ハイがＥＮに与えられると、論理ローがＩＶ１
の出力によってトランジスタＭ３及びＭ４のゲートに与
えられ、それによって、これらのトランジスタをオンさ
せ、Ｍ１のゲート及びバルクへの信号経路をＶｃｃの電
位に固定する。ＥＮにハイが与えられる結果として、ト
ランジスタＭ３及びＭ４を介してＭ１のゲート及びバル
クからＶｃｃへの結合がそれぞれ生じ、それによって、
通過ゲート・トランジスタがオフになる。トランジスタ
Ｍ３及びＭ４がオンであると、トランジスタＭ１はオフ
のままであるが、これは、それがインピーダンスがより
低い経路であるからである。
【００１９】図２に示されている本発明による高周波ス
イッチ回路の第２の好適実施例が図５の回路１０’’と
して示されている。回路１０’’は、前の実施例の場合
のように、インバータ段２０と、第１のインピーダンス
要素３０と、第２のインピーダンス要素４０と、通過ゲ
ート・トランジスタＭ１とを含む。インピーダンス要素
３０は、図４の回路１０’に関して先に説明した態様で
結合されたＰＭＯＳシャント制御トランジスタＭ３とト
ランジスタＭ５とを含む。ＮＭＯＳトランジスタＭ５
は、ゲートがインバータＩＶ１の出力に結合され、ソー
スがＭ１のゲートに結合され、そのドレイン及びバルク
がＧＮＤに結合されている。インピーダンス要素４０
は、図４の回路１０’に関して先に説明した態様で結合
されたＰＭＯＳシャント制御トランジスタＭ４とトラン
ジスタＭ６とを含む。ＰＭＯＳトランジスタＭ６は、ゲ
ートがインバータＩＶ２の出力に結合され、ドレインが
Ｍ１のバルクに結合され、ソース及びバルクがＶｃｃに
結合されている。
イッチ回路の第２の好適実施例が図５の回路１０’’と
して示されている。回路１０’’は、前の実施例の場合
のように、インバータ段２０と、第１のインピーダンス
要素３０と、第２のインピーダンス要素４０と、通過ゲ
ート・トランジスタＭ１とを含む。インピーダンス要素
３０は、図４の回路１０’に関して先に説明した態様で
結合されたＰＭＯＳシャント制御トランジスタＭ３とト
ランジスタＭ５とを含む。ＮＭＯＳトランジスタＭ５
は、ゲートがインバータＩＶ１の出力に結合され、ソー
スがＭ１のゲートに結合され、そのドレイン及びバルク
がＧＮＤに結合されている。インピーダンス要素４０
は、図４の回路１０’に関して先に説明した態様で結合
されたＰＭＯＳシャント制御トランジスタＭ４とトラン
ジスタＭ６とを含む。ＰＭＯＳトランジスタＭ６は、ゲ
ートがインバータＩＶ２の出力に結合され、ドレインが
Ｍ１のバルクに結合され、ソース及びバルクがＶｃｃに
結合されている。
【００２０】動作の際には、図５の回路１０’’は、従
来は存在していなかったＭ１のゲートとバルクとにおい
て比較的高インピーダンスの経路を提供する。図解され
ている構成によると、図１の従来技術による回路によっ
て確立される場合と比較して、回路１０’’の周波数応
答が著しく変化する。特に、論理ローがＥＮに与えられ
ると、論理ハイがＩＶ１の出力によってトランジスタＭ
３、Ｍ４及びＭ５のゲートに与えられ、それによって、
トランジスタＭ３及びＭ４をオフさせ、トランジスタＭ
５をオンにする。ＥＮにローが与えられる結果として、
Ｍ１のゲートがトランジスタＭ５を介してＧＮＤに結合
される。更に、インバータＩＶ２の出力にローが与えら
れることによって、トランジスタＭ６がオンになり、Ｍ
１のバルクがＶｃｃに結合され、通過ゲート・トランジ
スタＭ１がオンであることが保証される。トランジスタ
Ｍ５及びＭ６に関連するキャパシタンスは、ゲートとバ
ルクとにおける電位差が、Ｍ１をオンに保つことによ
り、シャント寄生インピーダンス経路を生じさせずに信
号がノードＡとノードＢとの間を伝搬されることを可能
にすることを保証するのに十分なインピーダンスを提供
する。
来は存在していなかったＭ１のゲートとバルクとにおい
て比較的高インピーダンスの経路を提供する。図解され
ている構成によると、図１の従来技術による回路によっ
て確立される場合と比較して、回路１０’’の周波数応
答が著しく変化する。特に、論理ローがＥＮに与えられ
ると、論理ハイがＩＶ１の出力によってトランジスタＭ
３、Ｍ４及びＭ５のゲートに与えられ、それによって、
トランジスタＭ３及びＭ４をオフさせ、トランジスタＭ
５をオンにする。ＥＮにローが与えられる結果として、
Ｍ１のゲートがトランジスタＭ５を介してＧＮＤに結合
される。更に、インバータＩＶ２の出力にローが与えら
れることによって、トランジスタＭ６がオンになり、Ｍ
１のバルクがＶｃｃに結合され、通過ゲート・トランジ
スタＭ１がオンであることが保証される。トランジスタ
Ｍ５及びＭ６に関連するキャパシタンスは、ゲートとバ
ルクとにおける電位差が、Ｍ１をオンに保つことによ
り、シャント寄生インピーダンス経路を生じさせずに信
号がノードＡとノードＢとの間を伝搬されることを可能
にすることを保証するのに十分なインピーダンスを提供
する。
【００２１】図５の回路１０’’の動作説明の最後とし
て、論理ハイがＥＮに与えられると、論理ローがＩＶ１
の出力によってトランジスタＭ３、Ｍ４及びＭ５のゲー
トに与えられ、それによって、トランジスタＭ３及びＭ
４をオンさせ、トランジスタＭ５をオフにする。ＥＮに
ハイが与えられる結果として、トランジスタＭ１のゲー
トからトランジスタＭ３を介してＶｃｃへの結合が生
じ、それによって、通過ゲート・トランジスタがオフに
なる。更に、インバータＩＶ２の出力にハイが与えられ
ると、トランジスタＭ６がオフになり、それによって、
Ｍ１のバルクがＶｃｃに結合されて、通過ゲート・トラ
ンジスタＭ１がオフであることが保証される。トランジ
スタＭ３及びＭ４がオンであると、トランジスタＭ１は
オフのままであるが、これは、それがインピーダンスが
より低い経路であるからである。
て、論理ハイがＥＮに与えられると、論理ローがＩＶ１
の出力によってトランジスタＭ３、Ｍ４及びＭ５のゲー
トに与えられ、それによって、トランジスタＭ３及びＭ
４をオンさせ、トランジスタＭ５をオフにする。ＥＮに
ハイが与えられる結果として、トランジスタＭ１のゲー
トからトランジスタＭ３を介してＶｃｃへの結合が生
じ、それによって、通過ゲート・トランジスタがオフに
なる。更に、インバータＩＶ２の出力にハイが与えられ
ると、トランジスタＭ６がオフになり、それによって、
Ｍ１のバルクがＶｃｃに結合されて、通過ゲート・トラ
ンジスタＭ１がオフであることが保証される。トランジ
スタＭ３及びＭ４がオンであると、トランジスタＭ１は
オフのままであるが、これは、それがインピーダンスが
より低い経路であるからである。
【００２２】図２のインピーダンス要素３０及び４０を
導入することによる効果は、図６に示された波形におい
て明らかに見ることができる。図６は、周波数の変化を
横軸にとった場合の、通過ゲート回路を通って伝搬する
信号電位の対数的な降下を示しているボーデ（Bode）図
である。波形２００は、図１の従来技術によるスイッチ
回路に伴う周波数応答を表しており、波形３００は、図
５の高周波スイッチ回路１０’’に伴う周波数応答を表
している。この図は、−３ｄＢの低下レベルを示す。こ
の低下レベルは、システムの使用可能な通過帯域を記述
するのに用いられる。波形２００によって表される従来
技術による回路では、関連する−３ｄＢの周波数は、約
３５０ＭＨｚである。本発明によるスイッチ回路１
０’’では、−３ｄＢの周波数は約９００ＭＨｚを僅か
に超える値にまでなり、これは、約２．５倍以上の改善
であるといえる。本発明によるスイッチ回路は、従来の
ＭＯＳベースの通過ゲート・デバイスの場合よりもかな
り大きな通過周波数帯域を有する従来型の通過ゲート・
デバイスとして用いることができることがわかる。これ
によって、トランジスタＭ１のゲート及びバルク電位
が、Ｖｃｃ又はＧＮＤへの低インピーダンス経路を介し
て結合されるのではなく、Ａ又はＢにおける入力信号に
応じて変化することが可能になる。
導入することによる効果は、図６に示された波形におい
て明らかに見ることができる。図６は、周波数の変化を
横軸にとった場合の、通過ゲート回路を通って伝搬する
信号電位の対数的な降下を示しているボーデ（Bode）図
である。波形２００は、図１の従来技術によるスイッチ
回路に伴う周波数応答を表しており、波形３００は、図
５の高周波スイッチ回路１０’’に伴う周波数応答を表
している。この図は、−３ｄＢの低下レベルを示す。こ
の低下レベルは、システムの使用可能な通過帯域を記述
するのに用いられる。波形２００によって表される従来
技術による回路では、関連する−３ｄＢの周波数は、約
３５０ＭＨｚである。本発明によるスイッチ回路１
０’’では、−３ｄＢの周波数は約９００ＭＨｚを僅か
に超える値にまでなり、これは、約２．５倍以上の改善
であるといえる。本発明によるスイッチ回路は、従来の
ＭＯＳベースの通過ゲート・デバイスの場合よりもかな
り大きな通過周波数帯域を有する従来型の通過ゲート・
デバイスとして用いることができることがわかる。これ
によって、トランジスタＭ１のゲート及びバルク電位
が、Ｖｃｃ又はＧＮＤへの低インピーダンス経路を介し
て結合されるのではなく、Ａ又はＢにおける入力信号に
応じて変化することが可能になる。
【００２３】以上では本発明を特定の実施例を個別的に
参照しながら説明したが、本発明の修正、変更及び均等
は、すべて、冒頭の特許請求の範囲に含まれるものと理
解すべきである。
参照しながら説明したが、本発明の修正、変更及び均等
は、すべて、冒頭の特許請求の範囲に含まれるものと理
解すべきである。
【図１】転送デバイスとしてエンハンスメント・モード
のＮＭＯＳトランジスタを１つ有する従来技術による転
送ゲートの簡略化された回路図である。
のＮＭＯＳトランジスタを１つ有する従来技術による転
送ゲートの簡略化された回路図である。
【図２】本発明による高周波スイッチ回路の簡略化され
た回路図であり、１対のインピーダンス要素に結合され
たＰＭＯＳ通過ゲート・トランジスタが示されており、
これらはすべて、拡張された回路に対して結合可能であ
る。
た回路図であり、１対のインピーダンス要素に結合され
たＰＭＯＳ通過ゲート・トランジスタが示されており、
これらはすべて、拡張された回路に対して結合可能であ
る。
【図３】本発明による高周波スイッチ回路の簡略化され
た回路図であり、１対のインピーダンス要素に結合され
たＮＭＯＳ通過ゲート・トランジスタが示されており、
これらはすべて、拡張された回路に対して結合可能であ
る。
た回路図であり、１対のインピーダンス要素に結合され
たＮＭＯＳ通過ゲート・トランジスタが示されており、
これらはすべて、拡張された回路に対して結合可能であ
る。
【図４】図２の高周波スイッチ回路の第１の実施例の簡
略化された回路図であり、インピーダンス要素が制御シ
ャントを伴う抵抗要素として示されている。
略化された回路図であり、インピーダンス要素が制御シ
ャントを伴う抵抗要素として示されている。
【図５】図２の高周波スイッチ回路の第２の実施例の簡
略化された回路図であり、インピーダンス要素が制御シ
ャントを伴うダイオード・ワイアードのＭＯＳ構造とし
て示されている。
略化された回路図であり、インピーダンス要素が制御シ
ャントを伴うダイオード・ワイアードのＭＯＳ構造とし
て示されている。
【図６】本発明の高周波スイッチ回路の周波数応答を示
すボーデ・プロットであり、図１の従来技術による転送
回路の周波数応答と比較されている。
すボーデ・プロットであり、図１の従来技術による転送
回路の周波数応答と比較されている。
Claims (16)
- 【請求項１】 第１のノードと第２のノードとの間での
電気信号の転送を規制する高周波スイッチ回路であっ
て、前記電気信号は、前記第１のノードから前記第２の
ノードまで、又は、前記第２のノードから前記第１のノ
ードまで転送されることができ、高電位供給レールと低
電位供給レールとによって給電される高周波スイッチ回
路において、 ａ）スイッチ回路付勢信号を受け取るイネーブル信号ノ
ードと、 ｂ）前記第１のノードに結合されたソースと前記第２の
ノードに結合されたドレインとを有するＭＯＳ転送トラ
ンジスタと、 ｃ）前記イネーブル信号ノードと前記ＭＯＳ転送トラン
ジスタのゲートとの間に結合されたインピーダンス要素
と、を備えていることを特徴とする高周波スイッチ回
路。 - 【請求項２】 請求項１記載のスイッチ回路において、
前記ＭＯＳ転送トランジスタのバルクと前記供給レール
の一方との間に結合された第２のインピーダンス要素を
更に備えていることを特徴とするスイッチ回路。 - 【請求項３】 請求項２記載のスイッチ回路において、
前記ＭＯＳ転送トランジスタはＮＭＯＳトランジスタで
あり、前記第２のインピーダンス要素は前記ＭＯＳ転送
トランジスタの前記バルクと前記低電位供給レールとの
間に結合されていることを特徴とするスイッチ回路。 - 【請求項４】 請求項２記載のスイッチ回路において、
前記ＭＯＳ転送トランジスタはＰＭＯＳトランジスタで
あり、前記第２のインピーダンス要素は前記ＭＯＳ転送
トランジスタの前記バルクと前記高電位供給レールとの
間に結合されていることを特徴とするスイッチ回路。 - 【請求項５】 請求項４記載のスイッチ回路において、
前記イネーブル信号ノードと前記インピーダンス要素と
の間に結合された１つ又は複数のインバータ対で形成さ
れたインバータ段を更に備えていることを特徴とするス
イッチ回路。 - 【請求項６】 請求項５記載のスイッチ回路において、
前記インピーダンス要素は、前記インバータ段の出力に
結合された高電位ノードと前記ＰＭＯＳ転送トランジス
タの前記ゲートに結合された低電位ノードとを有する抵
抗を含むことを特徴とするスイッチ回路。 - 【請求項７】 請求項６記載のスイッチ回路において、
前記インピーダンス要素の前記抵抗は１キロオーム以上
の抵抗値を有することを特徴とするスイッチ回路。 - 【請求項８】 請求項６記載のスイッチ回路において、
前記インバータ段はそれぞれが入力と出力とを有する第
２のインバータと直列に結合された第１のインバータを
含み、前記イネーブル信号ノードは前記第１のインバー
タの前記入力に結合され、前記第２のインバータの前記
出力は前記抵抗の前記高電位ノードに結合され、前記イ
ンピーダンス要素は前記第１のインバータの前記出力に
結合されたゲートと前記高電位供給レールに結合された
ソースと前記ＰＭＯＳ転送トランジスタの前記ゲートに
結合されたドレインとを有するインピーダンスＰＭＯＳ
トランジスタを更に備えていることを特徴とするスイッ
チ回路。 - 【請求項９】 請求項５記載のスイッチ回路において、
前記第２のインピーダンス要素は、高電位供給レールに
結合された高電位ノードと前記ＰＭＯＳ転送トランジス
タの前記バルクに結合された低電位ノードとを有する第
２の抵抗であることを特徴とするスイッチ回路。 - 【請求項１０】 請求項９記載のスイッチ回路におい
て、前記第２のインピーダンス要素の前記第２の抵抗は
１キロオーム以上の抵抗値を有することを特徴とするス
イッチ回路。 - 【請求項１１】 請求項９記載のスイッチ回路におい
て、前記インバータ段はそれぞれが入力と出力とを有す
る第２のインバータと直列に結合された第１のインバー
タを含み、前記イネーブル信号ノードは前記第１のイン
バータの前記入力に結合され、前記第２のインバータの
前記出力は前記インピーダンス要素の前記抵抗の前記高
電位ノードに結合され、前記第２のインピーダンス要素
は前記第１のインバータの前記出力に結合されたゲート
と前記高電位供給レールに結合されたソースと前記ＰＭ
ＯＳ転送トランジスタの前記バルクに結合されたドレイ
ンとを有するＰＭＯＳトランジスタを更に備えているこ
とを特徴とするスイッチ回路。 - 【請求項１２】 請求項５記載のスイッチ回路におい
て、前記インピーダンス要素は、前記インバータ段の出
力に結合されたゲートと前記ＰＭＯＳ転送トランジスタ
の前記ゲートに結合されたドレインと前記低電位供給レ
ールに結合されたソース及びバルクとを有するインピー
ダンスＮＭＯＳトランジスタを含むことを特徴とするス
イッチ回路。 - 【請求項１３】 請求項１２記載のスイッチ回路におい
て、前記インバータ段はそれぞれが入力と出力とを有す
る第２のインバータと直列に結合された第１のインバー
タを含み、前記イネーブル信号ノードは前記第１のイン
バータの前記入力に結合され、前記第１のインバータの
前記出力は前記インピーダンスＮＭＯＳトランジスタの
ゲートに結合され、前記インピーダンス要素は前記第１
のインバータの前記出力に結合されたゲートと前記高電
位供給レールに結合されたソースと前記ＰＭＯＳ転送ト
ランジスタの前記ゲートに結合されたドレインとを有す
るＰＭＯＳトランジスタを更に備えていることを特徴と
するスイッチ回路。 - 【請求項１４】 請求項５記載のスイッチ回路におい
て、前記第２のインピーダンス要素は、前記インバータ
段の出力に結合されたゲートと前記高電位供給レールに
結合されたソース及びバルクと前記ＰＭＯＳ転送トラン
ジスタの前記バルクに結合されたドレインとを有するイ
ンピーダンスＰＭＯＳトランジスタを含むことを特徴と
するスイッチ回路。 - 【請求項１５】 請求項１４記載のスイッチ回路におい
て、前記インバータ段はそれぞれが入力と出力とを有す
る第２のインバータと直列に結合された第１のインバー
タを含み、前記イネーブル信号ノードは前記第１のイン
バータの前記入力に結合され、前記第２のインバータの
前記出力は前記第２のインピーダンス要素の前記インピ
ーダンスＰＭＯＳトランジスタのゲートに結合され、前
記第２のインピーダンス要素は前記第１のインバータの
前記出力に結合されたゲートと前記高電位供給レールに
結合されたソースと前記ＰＭＯＳ転送トランジスタの前
記バルクに結合されたドレインとを有する第２のインピ
ーダンスＰＭＯＳトランジスタを更に備えていることを
特徴とするスイッチ回路。 - 【請求項１６】 第１のノードと第２のノードとの間で
の電気信号の転送を規制する高周波スイッチ回路であっ
て、前記電気信号は、前記第１のノードから前記第２の
ノードまで、又は、前記第２のノードから前記第１のノ
ードまで転送されることができ、高電位供給レールと低
電位供給レールとによって給電される高周波スイッチ回
路において、 ａ）前記第１のノードに結合されたソースと前記第２の
ノードに結合されたドレインとを有するＭＯＳ転送トラ
ンジスタと、 ｃ）前記前記ＭＯＳ転送トランジスタのゲートに結合さ
れており、前記ゲートを前記供給レールのどちらからも
切り離すように機能するインピーダンス要素と、 を備えていることを特徴とする高周波スイッチ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US45470999A | 1999-12-03 | 1999-12-03 | |
| US09/454709 | 1999-12-03 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001217701A true JP2001217701A (ja) | 2001-08-10 |
Family
ID=23805749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000367483A Pending JP2001217701A (ja) | 1999-12-03 | 2000-12-01 | 高周波ｍｏｓスイッチ |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2001217701A (ja) |
| KR (1) | KR20010062040A (ja) |
| DE (1) | DE10047647A1 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007189507A (ja) * | 2006-01-13 | 2007-07-26 | Nec Corp | 高周波スイッチ回路 |
| WO2011104800A1 (ja) * | 2010-02-26 | 2011-09-01 | パナソニック株式会社 | 利得調整機能付き演算回路 |
| JP2013501429A (ja) * | 2009-07-30 | 2013-01-10 | クゥアルコム・インコーポレイテッド | 均一電圧分布のためバイアス抵抗器を備えるスイッチ |
| WO2019008639A1 (ja) * | 2017-07-03 | 2019-01-10 | 三菱電機株式会社 | 高周波スイッチ |
| US10211830B2 (en) | 2017-04-28 | 2019-02-19 | Qualcomm Incorporated | Shunt termination path |
| US10693231B2 (en) | 2017-09-11 | 2020-06-23 | Qualcomm Incorporated | Transmit/receive switching circuit |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5243229A (en) * | 1991-06-28 | 1993-09-07 | At&T Bell Laboratories | Digitally controlled element sizing |
| JPH06112799A (ja) * | 1992-05-22 | 1994-04-22 | Nec Corp | 半導体集積回路 |
| JPH0613868A (ja) * | 1992-06-25 | 1994-01-21 | Toshiba Corp | バイ−ｃｍｏｓ出力回路 |
| US5883541A (en) * | 1997-03-05 | 1999-03-16 | Nec Corporation | High frequency switching circuit |
| JP3109458B2 (ja) * | 1997-08-11 | 2000-11-13 | 日本電気株式会社 | Ｈブリッジ回路における誤動作防止回路 |
| JP3335886B2 (ja) * | 1997-09-01 | 2002-10-21 | 株式会社東芝 | プログラマブル・インピーダンス回路 |
| US6147520A (en) * | 1997-12-18 | 2000-11-14 | Lucent Technologies, Inc. | Integrated circuit having controlled impedance |
-
2000
- 2000-09-26 DE DE10047647A patent/DE10047647A1/de not_active Withdrawn
- 2000-12-01 KR KR1020000072270A patent/KR20010062040A/ko not_active IP Right Cessation
- 2000-12-01 JP JP2000367483A patent/JP2001217701A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007189507A (ja) * | 2006-01-13 | 2007-07-26 | Nec Corp | 高周波スイッチ回路 |
| JP2013501429A (ja) * | 2009-07-30 | 2013-01-10 | クゥアルコム・インコーポレイテッド | 均一電圧分布のためバイアス抵抗器を備えるスイッチ |
| WO2011104800A1 (ja) * | 2010-02-26 | 2011-09-01 | パナソニック株式会社 | 利得調整機能付き演算回路 |
| US10211830B2 (en) | 2017-04-28 | 2019-02-19 | Qualcomm Incorporated | Shunt termination path |
| WO2019008639A1 (ja) * | 2017-07-03 | 2019-01-10 | 三菱電機株式会社 | 高周波スイッチ |
| US11088685B2 (en) | 2017-07-03 | 2021-08-10 | Mitsubishi Electric Corporation | High-frequency switch |
| US10693231B2 (en) | 2017-09-11 | 2020-06-23 | Qualcomm Incorporated | Transmit/receive switching circuit |
| US10910714B2 (en) | 2017-09-11 | 2021-02-02 | Qualcomm Incorporated | Configurable power combiner and splitter |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10047647A1 (de) | 2001-06-07 |
| KR20010062040A (ko) | 2001-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4230704B2 (ja) | 高周波ｍｏｓｆｅｔスイッチ | |
| US6459322B1 (en) | Level adjustment circuit and data output circuit thereof | |
| US7342420B2 (en) | Low power output driver | |
| JPH01305616A (ja) | 半導体集積回路の出力回路 | |
| JP3038094B2 (ja) | 半導体集積回路装置の出力回路 | |
| JP2783183B2 (ja) | 出力回路 | |
| JP2000174605A (ja) | 差動トライステート発生方法及び差動トライステート回路 | |
| EP1717955B1 (en) | Buffer circuit | |
| US7570079B2 (en) | Level-restoring buffers for programmable interconnect circuits and method for building the same | |
| JP2000236244A (ja) | 広帯域で漏話を抑えた差動マルチプレクサ | |
| JP2001217701A (ja) | 高周波ｍｏｓスイッチ | |
| US6281702B1 (en) | CMOS small signal terminated hysteresis receiver | |
| US6359465B1 (en) | CMOS small signal switchable adjustable impedence terminator network | |
| JP2748865B2 (ja) | 出力回路 | |
| US6380644B1 (en) | Switching circuitry providing improved signal performance at high frequencies and method of operation thereof | |
| US20020177266A1 (en) | Selectable output edge rate control | |
| US5949265A (en) | Soft latch circuit having sharp-cornered hysteresis characteristics | |
| KR100579045B1 (ko) | 슬루율 제어가 가능한 전송선 드라이버 및 전송선 구동방법 | |
| US6259269B1 (en) | Soi small signal terminated hysteresis receiver | |
| JPH11317652A (ja) | 出力回路 | |
| US6356104B1 (en) | CMOS small signal switchable, impedence and voltage adjustable terminator network | |
| JPS6121619A (ja) | 相補型３ステ−トｍｉｓゲ−ト回路 | |
| JP2024042582A (ja) | アナログスイッチ回路、半導体装置 | |
| JP2009188790A (ja) | 出力バッファ回路 | |
| JPH0435118A (ja) | ３ステート出力回路 |