JP2000236244A - 広帯域で漏話を抑えた差動マルチプレクサ - Google Patents

広帯域で漏話を抑えた差動マルチプレクサ

Info

Publication number
JP2000236244A
JP2000236244A JP11330476A JP33047699A JP2000236244A JP 2000236244 A JP2000236244 A JP 2000236244A JP 11330476 A JP11330476 A JP 11330476A JP 33047699 A JP33047699 A JP 33047699A JP 2000236244 A JP2000236244 A JP 2000236244A
Authority
JP
Japan
Prior art keywords
terminal
node
input
transistor
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11330476A
Other languages
English (en)
Inventor
William H Davenport
エッチ．ダヴェンポート ウィリアム
Andy Turudic
トゥルーディッチ アンディ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qorvo US Inc
Original Assignee
Triquint Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Triquint Semiconductor Inc filed Critical Triquint Semiconductor Inc
Publication of JP2000236244A publication Critical patent/JP2000236244A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/04—Distributors combined with modulators or demodulators
    • H04J3/047—Distributors with transistors or integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
    • H03K17/6257—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several inputs only combined with selecting means
    • H03K17/6264—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several inputs only combined with selecting means using current steering means

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Electronic Switches (AREA)

Abstract

(57)【要約】 （修正有） 【課題】入力相互間の漏話を抑えるとともに出力スルー
レートを最大にしたマルチプレクサを提供する。 【解決方法】二入力差動マルチプレクサ１０は、それぞ
れ互いに相補のこの論理レベル入力信号ＩＮ１およびＮ
ＩＮ１およびＩＮ２およびＮＩＮ２とを受ける。また、
互いに相補の選択信号ＳＥＬおよびＮＳＥＬを受けて、
信号ＩＮ１およびＮＩＮ１または信号ＩＮ２およびＮＩ
Ｎ２をその出力に選択的に導く。ＩＮ１およびＮＩＮ１
をトランジスタ１２および１４のゲートに、加えてＳＥ
Ｌをトランジスタ１６のゲートに加えると、電流源１８
が通じて、出力はそれぞれトランジスタ４０，４２のゲ
ートに、従って電源４８，５０が接続され、出力ノード
５２，５４から出力されることになる。ＩＮ２，ＮＩＮ
２が選択された場合も同様であるが、電圧源３８は選択
信号ＳＥＬおよびＮＳＥＬに応答して異なるレベルの電
圧を供給する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は信号経路選択に関
し、特に広帯域で漏話を低く抑えた差動マルチプレクサ
に関する。
【０００２】
【発明が解決しようとする課題】信号経路選択、すなわ
ちルーチングでは、二つ以上の信号の多重化が必要にな
ることが多い。通常のマルチプレクサでは、二つ以上の
入力信号と一つの選択信号とを受ける。その選択信号の
指示した入力信号をバッファ経由でマルチプレクサの出
力に送るのである。
【０００３】マルチプレクサでは入力信号チャネル相互
間の漏話を減らしまたは除去する必要がある。また、高
速信号経路選択では、マルチプレクサが最高データ速度
で信号忠実度を維持するようにマルチプレクサの出力ス
ルーレートを最大にする必要がある。
【０００４】したがって、従来技術の上述の問題点を解
消したマルチプレクサに対する需要が高まっている。特
に、広帯域で漏話を減らしたマルチプレクサが必要とさ
れている。
【０００５】
【課題を解決するための手段】この発明の一つの実施例
では、第１の入力信号および第１の選択信号を受ける第
１の入力デバイスをマルチプレクサに備える。その第１
の選択信号が第１の状態を有するとき、第１の入力デバ
イスは第１の入力信号に応答して第１のノードに第１の
電圧を発生する。第１の選択信号が第２の状態を有する
とき、第１の入力デバイスは第１のノードに第１の基準
電圧を発生する。第２の入力デバイスは第２の入力信号
と前記第１の選択信号に関連した第２の選択信号とを受
ける。第２の選択信号が第１の状態を有するとき、第２
の入力デバイスは第２の入力信号に応答して第２のノー
ドに第２の電圧を発生する。第２の選択信号が第２の状
態を有するとき、第２の入力デバイスは第２のノードに
第２の基準電圧を発生する。第１の出力バッファは第１
のノードに接続した入力端子と、出力ノードに接続した
出力端子とを備える。第１の出力バッファは出力端子で
第１の電圧を追跡し、第１の基準電圧が第１のノードに
生じたとき出力端子を高インピーダンスにする。第２の
出力バッファは第２のノードに接続した入力端子と、出
力ノードに接続した出力端子とを備える。第２の出力バ
ッファは出力端子で第２の電圧を追跡し、第２の基準電
圧が第２のノードに生じたとき出力端子を高インピーダ
ンスにする。
【０００６】この発明の利点はマルチプレクサ入力が互
いに分離されており、入力信号チャネル相互間の漏話を
低減または除去していることである。この発明のもう一
つの利点は、内部スルーレートが高まり、それによって
マルチプレクサの出力スルーレートを上げ、マルチプレ
クサの周波数帯域性能を最大にしていることである。
【０００７】
【発明の実施の形態】この発明の好ましい実施例および
それらの利点は図面の図１を参照することによってより
よく理解されよう。この図には二入力差動マルチプレク
サ１０が示してある。マルチプレクサ１０は、第１の対
の互いに相補の論理レベル入力信号ＩＮ１およびＮＩＮ
１と第２の対の互いに相補の論理レベル入力信号ＩＮ２
およびＮＩＮ２とを受ける。また、マルチプレクサ１０
は互いに相補の選択信号ＳＥＬおよびＮＳＥＬを受け
て、信号ＩＮ１およびＮＩＮ１または信号ＩＮ２および
ＮＩＮ２をその出力に選択的に導く。この発明を三つ以
上の入力対の場合も実働化できることは理解されよう。
【０００８】入力信号ＩＮ１およびＮＩＮ１をトランジ
スタ１２および１４のゲートにそれぞれ供給する。選択
信号ＳＥＬをトランジスタ１６、すなわちトランジスタ
１２および１４のソースにドレーンを、電流Ｉ１の電流
源１８にソースをそれぞれ接続したトランジスタ１６の
ゲートに加える。したがって、選択信号ＳＥＬに応答し
てトランジスタ１６はトランジスタ１２および１４と電
流源１８との間に開いた回路または閉じた回路を形成す
る。
【０００９】同様に、入力信号ＩＮ２およびＮＩＮ２を
トランジスタ２０および２２のゲートにそれぞれ供給す
る。トランジスタ２０および２２のソースは互いに結合
する。相補選択信号ＮＳＥＬはトランジスタ２４、すな
わちトランジスタ２０および２２のソースにドレーン
を、電流源１８にソースをそれぞれ接続したトランジス
タ２４のゲートに加える。したがって、相補選択信号Ｎ
ＳＥＬに応答してトランジスタ２４はトランジスタ２０
および２２と電流源１８との間に開いた回路または閉じ
た回路を形成する。
【００１０】トランジスタ１２のドレーンはノード２５
に接続する。抵抗値Ｒの抵抗器２６をノード２５と電圧
Ｖ１の電圧源ノード２８との間に接続する。同様に、ト
ランジスタ１８のドレーンをノード２９に接続する。抵
抗値Ｒの抵抗器３０をノード２９と電圧源ノード２８と
の間に接続する。したがって、選択信号ＳＥＬがハイの
ときトランジスタ１２および１４の一方が電流Ｉ１を導
通し、それらトランジスタの他方が非導通となる。その
結果、ノード２５および２９の一方が電源電圧Ｖ１にな
り、それらノードの他方がＶ１−Ｉ１＊Ｒに等しい電圧
になる。
【００１１】同様に、トランジスタ２０のドレーンをノ
ード３１に接続する。抵抗値Ｒの抵抗器３２をノード３
１と電圧Ｖ２の第２の電圧源ノード３４との間に接続す
る。トランジスタ２２のドレーンをノード３５に接続す
る。抵抗値Ｒの抵抗器３６をノード３５と電圧源ノード
３４との間に接続する。したがって、相互選択信号ＮＳ
ＥＬがハイのときトランジスタ２０および２２の一方が
電流Ｉ１を導通し、それらトランジスタの他方が非導通
となる。その結果、ノード３１および３５の一方が電源
電圧Ｖ２になり、それらノードの他方がＶ２−Ｉ１＊Ｒ
に等しい電圧になる。
【００１２】電源電圧Ｖ１およびＶ２は選択信号ＳＥＬ
およびＮＳＥＬの供給を受ける電圧源３８から供給され
る。後述のとおり、電圧源３８は、選択信号ＳＥＬおよ
びＮＳＥＬに応答して、互いに異なるレベルの電源電圧
Ｖ１およびＶ２を生ずる。
【００１３】ノード２５、２９、３１および３５の電圧
を出力トランジスタ４０、４２、４４および４６のゲー
トにそれぞれ供給する。これらトランジスタ４０、４
２、４４および４６の各々のドレーンは電源電圧ＶＤＤ
に、ソースは二つの電流源４８および５０の一方にそれ
ぞれ接続する。ゲート入力電圧をノード２５および３１
からそれぞれ受けるトランジスタ４０および４４のソー
スは出力ノード５２経由で電流源４８に接続する。同様
に、ゲート入力電圧をノード２９および３５からそれぞ
れ受けるトランジスタ４２および４６のソースは出力ノ
ード５４経由で電流源５０に接続する。
【００１４】出力信号ＯＵＴはトランジスタ４２および
４６と電流源５０とによって出力ノード５４に生ずる。
相補の出力信号ＮＯＵＴはトランジスタ４０および４４
と電流源４８とによって出力ノード５２に生ずる。
【００１５】一つの実施例では、マルチプレクサ１０を
ＧａＡｓ基板上に形成した集積回路で構成する。その実
施例では、マルチプレクサ１０の構成要素のトランジス
タはチャネル長０．６ミクロンのｎチャネルＧａＡｓＭ
ＥＳＦＥＴで構成する。トランジスタの幅並びにそれ以
外の回路定数および電圧値の例を上記参照数字に従って
表Ａに示す。
【００１６】
【表１】 次に、マルチプレクサ１０の動作を説明する。選択信号
ＳＥＬがハイでＮＳＥＬがローのとき、電流源１８を流
れる電流Ｉ１はすべてトランジスタ１２および１４のソ
ースからの電流であり、トランジスタ２０および２２か
ら流入する電流はない。この状態においては、入力信号
ＩＮ１およびＮＩＮ１が出力信号ＯＵＴおよびＮＯＵＴ
の値を決定する。
【００１７】したがって、上述のとおり、トランジスタ
１２および１４の一方が電流Ｉ１を導通し、それらトラ
ンジスタの他方が非導通状態にある。その結果、ノード
２５および２９の一方が電源電圧Ｖ１になり、それらノ
ードの他方がＶ１−Ｉ１＊Ｒに等しい電圧になる。トラ
ンジスタ２０および２２は非導通状態にあるので、ノー
ド３１および３５は電源電圧Ｖ２に留まる。
【００１８】選択信号ＳＥＬがハイのときは、電圧源３
８が例えば３．３ボルトの電圧Ｖ１および低い方の例え
ば１．５ボルトの電圧Ｖ２を供給する。Ｖ１が３．３ボ
ルト、抵抗器２６および３０の一方におけるＩＲ電圧降
下がおよそ０．７乃至０．８ボルトであるとすると、ノ
ード２５および２９の一方の電圧は約２．５ボルトにな
り、それらノードの他方の電圧は３．３ボルトになる。
電流源４８および５０はトランジスタ４０および４２が
確実にソースフォロワとして動作するようにし、それに
よって、出力信号ＯＵＴおよびＮＯＵＴの一方を３．０
ボルトで生じ、それら出力信号の他方を２．４ボルトで
生じる。このように、低い方の電源電圧１．５ボルト
（この実施例ではＶ２）がトランジスタ４４および４６
のゲートを１．５ボルトに維持し、それによってこれら
トランジスタ４４および４６を確実に非導通状態にし、
これらトランジスタがトランジスタ４４および４６から
の干渉を受けることなくソースフォロワとして作用でき
るようにすることが理解されよう。
【００１９】選択信号ＳＥＬがローでＮＳＥＬがハイの
場合は、マルチプレクサ１０の動作が逆になり、入力信
号ＩＮ２およびＮＩＮ２が出力信号ＯＵＴおよびＮＯＵ
Ｔの値を決めることが理解されよう。この選択状態にお
いてトランジスタ２０および２２の一方が電流源１８の
電流Ｉ１を導通する。電圧源３８は電源電圧Ｖ１を低い
方の値（例えば１．５ボルト）で発生し、Ｖ２を高い方
の値（例えば３．３ボルト）で発生する。したがって、
出力トランジスタ４４および４６はソースフォロワとし
て動作し、トランジスタ４０および４２は非導通状態に
留まる。
【００２０】抵抗器２６および３２が全く同一の抵抗器
であり、抵抗器３０および３６が全く同一の抵抗器であ
り、ノード２５および３１が全く同一のノードであり、
出力トランジスタ４０および４４が全く同一のトランジ
スタであり、出力トランジスタ４２および４６が全く同
一のトランジスタである代替のマルチプレクサ構成に比
べてマルチプレクサ１０が際立った利点を備えているこ
とは上の説明から理解されよう。その代替的構成ではノ
ード２５および３１を実効的にワイヤードＯＲ接続し、
ノード２９および３５も同様とする。この代替的構成は
マルチプレクサ１０と同様に機能するが、その構成には
不利な点がある。
【００２１】例えば、互いに結合したノード２５／３１
には二つのトランジスタ１２および２０が接続してあ
り、そのために、このノードでのMiller容量（ゲート・
ドレーン間容量）は２倍になる。この付加容量のために
ノード２５／３１における電圧変動の速度が低下し、マ
ルチプレクサに達成可能な最大周波数および最大帯域を
低下させる。これら二つの性能の制約はマルチプレクサ
による多重化信号の数の増加とともに強まる。また、入
力信号ＩＮ１、ＮＩＮ１、ＩＮ２およびＮＩＮ２は選択
信号ＳＥＬおよびＮＳＥＬの状態如何に拘わらず常に生
の信号であるが、トランジスタ１２および２０のMiller
容量は被選択入力信号と非選択入力信号との間の容量性
結合を形成し、望ましくない漏話を生ずる。
【００２２】これと対照的に、マルチプレクサ１０は図
１に示すとおり、ワイヤードＯＲ接続の出力と相互分離
された入力とを有する。したがって、ノード２５、２
９、３１および３５における入力信号相互間の漏話は生
じない。また、これらノード２５、２９、３１および３
５の各々における容量が減少し、マルチプレクサ１０に
達成可能な周波数および帯域幅を増加させる。
【００２３】出力側では、例えばトランジスタ４９およ
び４４をソースでワイヤードＯＲ接続する。これによっ
て、出力ノード５２におけるゲート・ソース間容量の大
きさが２倍になる。しかし、出力トランジスタ４０およ
び４４は比較的大きい負荷容量を出力側に有する設計で
あるので、この付加的ゲート・ソース間容量が出力ノー
ド５２における出力スルーレートに及ぼす影響は無視で
きる。また、ノード２５および２９並びにノード３１お
よび３５の一方は不活性時（非選択時）に一定電圧に保
持されるので、その不活性状態の出力トランジスタ４０
または４４のゲート・ソース間容量は出力信号ＮＯＵＴ
に認識可能な程度の漏話を生じさせることはない。
【００２４】マルチプレクサ１０の上述の利点は上記代
替的構成のものに対比して消費電力を特に大きくするこ
となく達成できる。すなわち、マルチプレクサ１０は代
替的構成よりもいくぶん多い回路素子を要するが、帯域
幅を最大にしたり漏話を最小に抑えたりする必要のある
用途では有利である。
【００２５】マルチプレクサ１０を内蔵トランジスタが
ＧａＡｓＭＥＳＦＥＴで構成されるものとして上に述べ
てきたが、このマルチプレクサ１０をバイポーラトラン
ジスタほかのスイッチングデバイスとともにシリコン基
板に形成することもできる。バイポーラトランジスタを
用いる場合は、マルチプレクサ１０をエミッタ結合論理
（ＥＣＬ）回路の形で具体化するのが有利であることは
理解されよう。したがって、特許請求の範囲の記載にお
いて、用語「第１の端子」はトランジスタについて用い
た箇所ではそのトランジスタのベース端子またはゲート
端子を意味する。同様に、「第２の端子」および「第３
の端子」はトランジスタについて用いた箇所ではそのト
ランジスタのコレクタ端子、ドレーン端子またはソース
端子を意味する。また、特許請求の範囲の記載における
用語「結合した」は、直接接続であるか中間の能動また
は受動回路素子経由の間接接続であるかを問わず、二つ
の素子の間のあらゆる電気的接続を意味する。
【００２６】この発明を非差動形の反転マルチプレクサ
として具体化できることも理解されよう。その実施例で
は信号ＮＩＮ１、ＮＩＮ２およびＯＵＴはなく、トラン
ジスタ１４、２２、４２および４６、抵抗器３０および
３６並びに電流源５０は除去する。また、その実施例で
は信号ＳＥＬおよびＮＳＥＬの両方を上述のとおり用い
るか、代替的には信号ＮＳＥＬを除去し、トランジスタ
２４をゲートに選択信号ＳＥＬを受けるｐチャネルトラ
ンジスタで構成する。この代替的実施例によってもマル
チプレクサ１０の有利な点を達成できることが理解され
よう。
【００２７】この発明とその利点とを上に述べてきた
が、特許請求の範囲に記載したこの発明の真意および範
囲を逸脱することなくこの発明に種々の変更、置換およ
び改変が可能であることは理解されよう。
【図面の簡単な説明】
【図１】この発明の一つの実施例によって構成した差動
マルチプレクサの概略図。
【符号の説明】
１０ マルチプレクサ １２，１４，２０，２２，１６，２４ トランジスタ １８，４８，５０ 電流源 ２６，３０，３２，３６ 抵抗器 ２５，２９，３１，３５ ノード ４０，４２，４４，４６ 出力トランジスタ ５２，５４ 出力ノード ２８，３４ 電圧源ノード ３８ 電圧源 ４８，５０ 電流源

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】第１の入力信号と第１の選択信号とを受け
    るように動作でき、前記第１の選択信号が第１の状態を
    有するとき前記第１の入力信号に応答して第１の電圧を
    第１のノードに発生するように動作できるとともに、前
    記第１の選択信号が第２の状態を有するとき第１の基準
    電圧を前記第１のノードに発生するように動作できる第
    １の入力デバイスと、 第２の入力信号と前記第１の選択信号に関連した第２の
    選択信号とを受けるように動作でき、前記第２の選択信
    号が第１の状態を有するとき前記第２の入力信号に応答
    して第２の電圧を第２のノードに発生するように動作で
    きるとともに、前記第２の選択信号が第２の状態を有す
    るとき第２の基準電圧を前記第２のノードに発生するよ
    うに動作できる第２の入力デバイスと、 前記第１のノードに結合された入力端子を有する第１の
    出力バッファであって、出力ノードに結合された出力端
    子を有し、前記第１の電圧を前記出力端子において追跡
    するように動作でき、前記第１の基準電圧が前記第１の
    ノードに印加されているとき前記出力端子に高インピー
    ダンスを呈するように動作できる第１の出力バッファ
    と、 前記第２のノードに結合された入力端子を有する第２の
    出力バッファであって、前記出力ノードに結合された出
    力端子を有し、前記第２の電圧を前記出力端子において
    追跡するように動作でき、前記第２の基準電圧が前記第
    ２のノードに印加されているとき前記出力端子に高イン
    ピーダンスを呈するように動作できる第２の出力バッフ
    ァとを含むマルチプレクサ。
  2. 【請求項２】前記第１の入力デバイスが、 前記第１の入力信号を受けるように動作できる第１の入
    力ノードと、 前記第１の入力ノードに結合された第１の端子を有する
    第１の入力トランジスタと、 第１の基準電圧を供給する第１の電圧源ノードと、 前記第１の電圧源ノードと前記第１の入力トランジスタ
    の第２の端子との間に結合された第１のインピーダンス
    素子と、 前記第１の入力トランジスタの第３の端子に結合された
    電流源とを含む請求項１記載のマルチプレクサ。
  3. 【請求項３】前記第２の入力デバイスが、 前記第２の入力信号を受けるように動作できる第２の入
    力ノードと、 前記第２の入力ノードに結合された第１の端子を有し前
    記電流源に結合された第３の端子を有する第２の入力ト
    ランジスタと、 第２の基準電圧を供給する第２の電圧源ノードと、 前記第２の電圧源ノードと前記第２の入力トランジスタ
    の第２の端子との間に結合された第２のインピーダンス
    素子とを含む請求項２記載のマルチプレクサ。
  4. 【請求項４】前記第１の入力デバイスが、前記第１の選
    択信号を受けるように動作できる第１の端子を有する第
    １の選択トランジスタであって、前記第１の入力トラン
    ジスタの前記第３の端子に結合された第２の端子をさら
    に有するとともに、前記電流源に結合された第３の端子
    をさらに有する第１の選択トランジスタをさらに有する
    請求項３記載のマルチプレクサ。
  5. 【請求項５】前記第２の入力デバイスが、前記第２の選
    択信号を受けるように動作できる第１の端子を有する第
    ２の選択トランジスタであって、前記第２の入力トラン
    ジスタの前記第３の端子に結合された第２の端子をさら
    に有するとともに、前記電流源に結合された第３の端子
    をさらに有する第２の選択トランジスタをさらに有する
    請求項４記載のマルチプレクサ。
  6. 【請求項６】前記第１の出力バッファが、前記第１のノ
    ードに結合された第１の端子と基準電圧源に結合された
    第２の端子と前記出力ノードに結合された第３の端子と
    を有する第１の出力トランジスタを含む請求項１記載の
    マルチプレクサ。
  7. 【請求項７】前記第２の出力バッファが、前記第２のノ
    ードに結合された第１の端子と前記基準電圧源に結合さ
    れた第２の端子と前記出力ノードに結合された第３の端
    子とを有する第２の出力トランジスタを含む請求項６記
    載のマルチプレクサ。
  8. 【請求項８】前記第１および第２の選択信号を受けるよ
    うに動作できる電圧源であって、前記第１の選択信号の
    前記第１の状態および前記第２の選択信号の前記第２の
    状態に応答して第１のレベルで前記第１の基準電圧を第
    ２のレベルで前記第２の基準電圧をそれぞれ発生するよ
    うに動作できるとともに、前記第１の選択信号の前記第
    ２の状態および前記第２の選択信号の前記第１の状態に
    応答して前記第２のレベルで前記第１の基準電圧を前記
    第１のレベルで前記第２の基準電圧をそれぞれ発生する
    電圧源をさらに含む請求項３記載のマルチプレクサ。
  9. 【請求項９】第１の入力信号を受けるように動作できる
    第１の入力ノードと、 第２の入力信号を受けるように動作できる第２の入力ノ
    ードと、 前記第１の入力ノードに結合された第１の端子を有する
    第１の入力トランジスタと、 前記第２の入力ノードに結合された第１の端子を有する
    第２の入力トランジスタと、 第１の基準電圧を供給する第１の電圧源ノードと、 第２の基準電圧を供給する第２の電圧源ノードと、 前記第１の電圧源ノードと前記第１の入力トランジスタ
    の第２の端子との間に結合された第１の抵抗器と、 前記第２の電圧源ノードと前記第２の入力トランジスタ
    の第２の端子との間に結合された第２の抵抗器と、 電流源と、 第１の選択信号を受けるように動作できる第１の端子を
    有する第１の選択トランジスタであって、前記第１の入
    力トランジスタの第３の端子に結合された第２の端子を
    さらに有するとともに、前記電流源に結合された第３の
    端子をさらに有する第１の選択トランジスタと、 前記第１の選択信号に関連した第２の選択信号を受ける
    ように動作できる第１の端子を有する第２の選択トラン
    ジスタであって、前記第２の入力トランジスタの第３の
    端子に結合された第２の端子をさらに有するとともに、
    前記電流源に結合された第３の端子をさらに有する第２
    の選択トランジスタと、 前記第１の入力トランジスタの前記第２の端子に結合さ
    れた第１の端子を有する第１の出力トランジスタであっ
    て、前記出力ノードに結合された第３の端子を有し、前
    記第１の端子で受けた電圧が第１の範囲の中にあるとき
    その電圧に応答して前記第３の端子に電圧を発生するよ
    うに動作できるとともに、前記第１の端子で受けた前記
    電圧が第２の範囲の中にあるとき前記第３の端子に高イ
    ンピーダンスを呈するように動作できる第１の出力トラ
    ンジスタと、 前記第２の入力トランジスタの前記第２の端子に結合さ
    れた第１の端子を有する第２の出力トランジスタであっ
    て、前記第１の出力トランジスタの前記第３の端子に結
    合された第３の端子を有し、前記第１の端子で受けた電
    圧が第３の範囲の中にあるときその電圧に応答して前記
    第３の端子に電圧を発生するように動作できるととも
    に、前記第１の端子で受けた前記電圧が第４の範囲の中
    にあるとき前記第３の端子に高インピーダンスを呈する
    ように動作できる第２の出力トランジスタとを含むマル
    チプレクサ。
  10. 【請求項１０】前記第１および第２の選択信号を受ける
    ように動作できる電圧源であって、前記第１の選択信号
    の前記第１の状態および前記第２の選択信号の前記第２
    の状態に応答して前記第１の基準電圧を第１のレベルで
    前記第２の基準電圧を前記第１のレベルよりも低い第２
    のレベルでそれぞれ発生するように動作できるととも
    に、前記第１の選択信号の前記第２の状態および前記第
    ２の選択信号の前記第１の状態に応答して前記第１の基
    準電圧を前記第２のレベルで前記第２の基準電圧を前記
    第１のレベルでそれぞれ発生するように動作できる請求
    項９記載のマルチプレクサ。
JP11330476A 1998-12-08 1999-11-19 広帯域で漏話を抑えた差動マルチプレクサ Pending JP2000236244A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/208625 1998-12-08
US09/208,625 US6310509B1 (en) 1998-12-08 1998-12-08 Differential multiplexer with high bandwidth and reduced crosstalk

Publications (1)

Publication Number Publication Date
JP2000236244A true JP2000236244A (ja) 2000-08-29

Family

ID=22775335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11330476A Pending JP2000236244A (ja) 1998-12-08 1999-11-19 広帯域で漏話を抑えた差動マルチプレクサ

Country Status (3)

Country Link
US (1) US6310509B1 (ja)
EP (1) EP1017193A3 (ja)
JP (1) JP2000236244A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7154918B2 (en) 2001-10-19 2006-12-26 Fujitsu Limited Multiplexer circuit for converting parallel data into serial data at high speed and synchronized with a clock signal

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11205268A (ja) * 1998-01-16 1999-07-30 Sony Corp 信号多重化回路
US6549037B1 (en) * 2000-06-26 2003-04-15 Intel Corporation Apparatus and circuit having reduced leakage current and method therefor
US6760349B1 (en) * 2000-09-05 2004-07-06 Agilent Technologies, Inc. Multiplexer with channel sectioning, selectivity actuated current sources, and common-base amplifiers
US6353338B1 (en) * 2000-09-28 2002-03-05 Lsi Logic Corporation Reduced-swing differential output buffer with idle function
US6614291B1 (en) * 2001-06-15 2003-09-02 Lattice Semiconductor Corp. Low voltage, high speed CMOS CML latch and MUX devices
US7123074B2 (en) * 2004-02-24 2006-10-17 Micrel, Inc. Method and system for multichannel-isolation-technique multiplexer
US7609799B2 (en) 2005-09-02 2009-10-27 Cypress Semiconductor Corporation Circuit, system, and method for multiplexing signals with reduced jitter
US7378835B2 (en) * 2006-06-07 2008-05-27 National Instruments Corporation Interleaved differential multiplexer
KR100911159B1 (ko) * 2007-08-30 2009-08-06 한국과학기술원 멀티플렉서 회로
CN106549656A (zh) 2016-11-22 2017-03-29 章策珉 一种频率拓展器
CN106374919B (zh) 2016-11-22 2020-02-18 成都仕芯半导体有限公司 基于多路选择器的频率拓展装置
CN107453743A (zh) * 2017-05-04 2017-12-08 李海莲 一种无线通信领域多路复用器的使用方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4963767A (en) * 1988-08-25 1990-10-16 National Semiconductor Corporation Two-level ECL multiplexer without emitter dotting
JPH02134006A (ja) * 1988-11-14 1990-05-23 Nec Corp 増幅回路
WO1993017500A1 (en) * 1992-02-20 1993-09-02 Northern Telecom Limited Differential ecl circuit
US5298810A (en) * 1992-09-11 1994-03-29 Cypress Semiconductor Corporation BiCMOS CMOS/ECL data multiplexer
US5485110A (en) * 1994-02-01 1996-01-16 Motorola Inc. ECL differential multiplexing circuit
US5420529A (en) * 1994-05-19 1995-05-30 Northern Telecom Limited Current steering switch and hybrid BiCMOS multiplexer with CMOS commutation signal and CML/ECL data signals
FR2724073A1 (fr) * 1994-08-31 1996-03-01 Sgs Thomson Microelectronics Circuit logique a etages differentiels
US6137340A (en) * 1998-08-11 2000-10-24 Fairchild Semiconductor Corp Low voltage, high speed multiplexer
US6239646B1 (en) * 1998-10-29 2001-05-29 Cypress Semiconductor Corp. High-speed, multiple-input multiplexer scheme
US6211722B1 (en) * 1999-03-19 2001-04-03 Lucent Technologies Inc. Low voltage high speed multiplexer and latch

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7154918B2 (en) 2001-10-19 2006-12-26 Fujitsu Limited Multiplexer circuit for converting parallel data into serial data at high speed and synchronized with a clock signal

Also Published As

Publication number Publication date
EP1017193A3 (en) 2002-07-17
EP1017193A2 (en) 2000-07-05
US6310509B1 (en) 2001-10-30

Similar Documents

Publication Publication Date Title
KR100304334B1 (ko) 제어가능한 임피던스를 구비한 집적 회로
US6686772B2 (en) Voltage mode differential driver and method
US7088166B1 (en) LVDS input circuit with extended common mode range
US6803790B2 (en) Bidirectional port with clock channel used for synchronization
US5289062A (en) Fast transmission gate switch
US7038516B2 (en) Current-controlled CMOS logic family
JP3171175B2 (ja) 差動トライステート発生方法及び差動トライステート回路
EP1269630A2 (en) Current-controlled cmos circuits with inductive broadbanding
US6462590B2 (en) High bandwidth clock buffer
US6617892B2 (en) Single ended interconnect systems
JP2000236244A (ja) 広帯域で漏話を抑えた差動マルチプレクサ
US5162674A (en) Current-steering CMOS logic family
US6320422B1 (en) Complementary source coupled logic
US5214317A (en) CMOS to ECL translator with incorporated latch
JP3547752B2 (ja) 信号受信回路とディジタル信号処理システム
US6696852B1 (en) Low-voltage differential I/O device
US6556063B2 (en) Fast transmission gate switch
US7764107B2 (en) Multiplexer circuit with combined level shifting and delay control functions
JP2008544714A (ja) 低電圧ｖｃｃを供給される差動トランジスタ対電流スイッチ
US7236011B2 (en) High-speed differential logic buffer
US7154318B2 (en) Input/output block with programmable hysteresis
US6518797B2 (en) Current mode logic circuit with output common mode voltage and impedance control
US6859066B1 (en) Bank-based input/output buffers with multiple reference voltages
JP2601223B2 (ja) 同時双方向入出力バッファ
JP2001217701A (ja) 高周波ｍｏｓスイッチ