JPH09139642A

JPH09139642A - 増幅器

Info

Publication number: JPH09139642A
Application number: JP29685395A
Authority: JP
Inventors: Hidehiko Yamaguchi; 英彦山口
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1995-11-15
Filing date: 1995-11-15
Publication date: 1997-05-27

Abstract

(57)【要約】【課題】本発明は、制御信号により利得を変化させるこ
とのできる増幅器に関し、利得によらない安定動作と、
比較的広いダイナミックレンジを確保する。【解決手段】正相入力抵抗４＿１，４＿２，４＿３およ
び逆相入力抵抗５＿１，５＿２，５＿３のうちの少なく
とも一方の入力抵抗（図１の例では逆相入力抵抗５＿
１，５＿２，５＿３）と、第１の外部入力端子１および
第２の外部入力端子２の双方との間に、第１の外部入力
端子１から出力される信号および第２の外部入力端子２
から入力される信号を、背反的に切換え自在に、該少な
くとも一方の入力抵抗５＿１，５＿２，５＿３に伝達す
るスイッチ回路９＿１，９＿２，９＿３を備えた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、制御信号により利
得を変化させることのできる増幅器に関する。

【０００２】

【従来の技術】従来より、利得を変化させることのでき
る増幅器が広い分野で使用されている。図９は、従来の
利得可変増幅器の一例を示す回路図である（特開平１−
１８１２０８号公報参照）。

【０００３】この増幅器には、正相内部入力端子３３
ａ，逆相内部入力端子３３ｂおよび内部出力端子３３ｃ
を有し、正相内部入力端子３３ａから入力された信号と
逆相入力端子から入力された信号との差分を増幅して内
部出力端子３３ｃから出力する増幅回路３３が備えられ
ており、外部入力端子３１と、その増幅回路３３の正相
内部入力端子３３ａとの間は直接に接続され、外部入力
端子３２と、増幅回路３３の逆相内部入力端子３３ｂと
の間は入力抵抗３５を介して接続されている。また、接
続回路３３の逆相内部入力端子３３ｂと内部出力端子３
３ｃとの間には、順次直列に接続された複数の抵抗３６
＿１，３６＿２，…，３６＿ｎからなるフィードバック
抵抗３６が接続されている。また、それら複数の抵抗３
６＿１，３６＿２，…，３６＿ｎのうち抵抗３６＿１を
除く他の抵抗３６＿２，…，３６＿ｎのそれぞれに並列
に各スイッチ回路４６＿２，…，４６＿ｎ接続されてお
り、それらのスイッチ回路４６＿２，…，４６＿ｎは、
各制御入力端子４４＿２，…，４４＿ｎから入力される
各制御信号により、オン、オフが制御される。また増幅
回路３３の内部出力端子３３ｃは、外部出力端子３４、
すなわちこの増幅器の出力端子に直接に接続されてい
る。

【０００４】このように構成された増幅器において、制
御入力端子４４＿２，…，４４＿ｎから入力される制御
信号によりスイッチ回路４６＿２，…，４６＿ｎを開閉
させてフィードバック抵抗３６の抵抗値を変化させる。
こうすることにより、入力抵抗３５の抵抗値とフィード
バック抵抗３６の抵抗値との比率により定まる利得が変
化する。

【０００５】しかしながら、このような利得可変増幅器
においては、フィードバック抵抗３６の抵抗値を変化さ
せることにより利得を変化させているため、利得を大き
く変化させるにはフィードバック抵抗３６の抵抗値を大
きく変化させることとなり、利得により出力インピーダ
ンスが大きく変化し、増幅器の安定動作を確保するのが
難しいという問題がある。

【０００６】図１０は、従来の利得可変増幅器の他の例
を示す回路図である（特開平６−２９１５７２号公報参
照）。この増幅器には、図９に示す増幅器と同様に、正
相内部入力端子３３ａ，逆相内部入力端子３３ｂおよび
内部出力端子３３ｃを有し、正相内部入力端子３３ａか
ら入力された信号と逆相入力端子３３ｂから入力された
信号との差分を増幅して内部出力端子３３ｃから出力す
る増幅回路３３が備えられている。外部入力端子３１
と、増幅回路３３の正相内部入力端子３３ａとの間、お
よび外部出力端子３４と、増幅回路３３の内部出力端子
３３ｃとの間は、それぞれ直接に接続されている。

【０００７】また、外部入力端子３２と、増幅回路３３
の逆相内部入力端子３３ｂとの間には、並列に接続され
た５つのＭＯＳトランジスタスイッチ４５＿１，４５＿
２，４５＿３，４５＿４，４５＿５が接続されており、
増幅回路３３の逆相入力端子３３ｂと内部出力端子３３
ｃとの間には、ＭＯＳトランジスタスイッチ４６が接続
されている。これら６つのＭＯＳトランジスタスイッチ
４５＿１〜４５＿５，４６のうち、４つのＭＯＳトラン
ジスタスイッチ４５＿１，４５＿２，４５＿３，４５＿
４は、各制御入力端子４１＿１，４１＿２，４１＿３，
４１＿４から入力される各制御信号により、それぞれ独
立に、オン，オフが制御される。またＭＯＳトランジス
タスイッチ４５＿５，４６は、共通の制御入力端子４４
から入力される制御信号により、常時オン状態に保たれ
る。

【０００８】この増幅器は、ＭＯＳトランジスタスイッ
チ４５＿１〜４５＿５，４６のオン抵抗を、入力抵抗な
いしフィードバック抵抗として用いており、入力抵抗と
しての５つのＭＯＳトランジスタスイッチ４５＿１〜４
５＿５のうちのいくつをオン状態にするかにより、それ
ら５つのＭＯＳトランジスタスイッチ４５＿１〜４５＿
５のうちのオン状態にあるＭＯＳトランジスタスイッチ
のオン抵抗の並列接続によって定まる入力抵抗の抵抗値
と、ＭＯＳトランジスタスイッチ４６のオン抵抗によっ
て定まるフィードバック抵抗の抵抗値との比率によって
定まる利得が変化する。

【０００９】しかしながら、この図１０に示す利得可変
増幅器の場合、基準となるＭＯＳトランジスタスイッチ
４６を構成するＭＯＳトランジスタのゲート・ソース間
電圧や、可変の入力抵抗を構成するＭＯＳトランジスタ
スイッチ４５＿１〜４５＿５を構成するＭＯＳトランジ
スタのゲート・ソース間電圧が、外部入力端子３２から
入力される信号の電圧値や設定した利得によって変化
し、このためＭＯＳトランジスタスイッチ４５＿１〜４
５＿５，４６のオン抵抗が変化し、利得設定精度が悪い
という問題がある。これを回避するため、上記の文献
（特開平６−２９１５７２号公報）には、オン抵抗の変
化の少ない領域で使用することが説明されているが、そ
の場合、入力信号のダイナミックレンジが犠牲になると
いう問題がある。

【００１０】

【発明が解決しようとする課題】本発明は、上記事情に
鑑み、利得によらず動作が安定し、かつ入力信号のダイ
ナミックレンジの広い増幅器を提供することを目的とす
る。

【００１１】

【課題を解決するための手段】上記目的を達成する本発
明の増幅器は、第１の信号および第２の信号をそれぞれ
入力する第１の外部入力端子および第２の外部入力端子
と、正相内部入力端子、逆相内部入力端子、および内部
出力端子を有し、正相内部入力端子から入力された信号
と逆相内部入力端子から入力された信号との差分を増幅
して内部出力端子から出力する増幅回路と、上記第１の
外部入力端子と上記正相内部入力端子との間、および上
記第２の外部入力端子と上記逆相内部入力端子との間に
それぞれ接続された、正相入力抵抗および逆相入力抵抗
と、上記逆相内部入力端子と上記内部出力端子との間に
接続されたフィードバック抵抗とを備えた増幅器におい
て、上記正相入力抵抗および上記逆相入力抵抗のうちの
少なくとも一方の入力抵抗と、上記第１の外部入力端子
および上記第２の外部入力端子双方との間に配置され
た、上記第１の信号および上記第２の信号を、背反的に
切換え自在に、上記少なくとも一方の入力抵抗に伝達す
るスイッチ回路を備えたことを特徴とする。

【００１２】本発明によれば、利得によらず抵抗値が一
定であるため、安定的に動作し、しかも、入力信号のダ
イナミックレンジを犠牲にすることなく利得設定精度が
高精度に保たれる。ここで、上記本発明の増幅器におい
て、上記少なくとも一方の入力抵抗と上記スイッチ回路
との組を複数組備えることが好ましい。

【００１３】この場合、上述の長所を維持したまま、そ
の複数組に応じて種々の利得に設定することができる。
また、上記本発明の増幅器において、上記スイッチ回路
が、正相入力抵抗および逆相入力抵抗のうちの一方の入
力抵抗と、第１の外部入力端子および第２の外部入力端
子双方との間に配置され、正相入力抵抗および逆相入力
抵抗のうちの、上記一方の入力抵抗とは異なる他方の入
力抵抗と直列に、上記スイッチ回路のオン抵抗補償用
の、オン状態に保持されるスイッチ回路を備えることも
好ましい態様である。

【００１４】この場合、スイッチ回路のオン抵抗が無視
できない場合であっても、そのオン抵抗がキャンセルさ
れ、一層高精度の利得設定が実現する。

【００１５】

【発明の実施の形態】以下、本発明の実施形態について
説明する。図１は、本発明の増幅器の一実施形態の回路
図である。この増幅器には、前述した従来例（図９，図
１０参照）と同様に、正相内部入力端子３ａ，逆相内部
入力端子３ｂおよび内部出力端子３ｃを有し、正相内部
入力端子３ａから入力された信号と逆相入力端子から入
力された信号との差分を増幅して内部出力端子３ｃから
出力する増幅回路３が備えられており、外部入力端子１
と、増幅回路３の正相内部入力端子３ａとの間には、並
列接続された３つの正相入力抵抗４＿１，４＿２，４＿
３が配置されている。理論上は、これらの正相入力抵抗
４＿１，４＿２，４＿３の各抵抗値を合成した抵抗値を
有する１つの入力抵抗を備えてもよいが、ここでは、以
下に説明する３つの逆相入力抵抗５＿１，５＿２，５＿
３と抵抗値を合わせるために、３つの正相入力抵抗４＿
１，４＿２，４＿３を並列に配置してある。

【００１６】増幅回路３の逆相内部入力端子３ｂ側に
は、３つの逆相入力抵抗５＿１，５＿２，５＿３が配置
されており、これら３つの逆相入力抵抗５＿１，５＿
２，５＿３のそれぞれと、第１の外部入力端子１および
第２の外部入力端子２双方との間には、各スイッチ回路
９＿１，９＿２，９＿３が配置されている。各スイッチ
回路９＿１，９＿２，９＿３は、それぞれが、各逆相入
力抵抗５＿１，５＿２，５＿３と第２の外部入力端子２
との間に配置されたスイッチ回路９＿１ａ，９＿２ａ，
９＿３ａと、各逆相入力抵抗５＿１，５＿２，５＿３と
第１の外部入力端子１との間に配置された各スイッチ回
路９＿１ｂ，９＿２ｂ，９＿３ｂとのペアで構成されて
いる。

【００１７】各スイッチ回路９＿１，９＿２，９＿３を
構成する各２つのスイッチ回路９＿１ａ，９＿１ｂ；９
＿２ａ，９＿２ｂ；９＿３ａ，９＿３ｂは、各制御入力
端子１１＿１，１１＿２，１１＿３から入力される制御
信号、および各制御入力端子１１＿１，１１＿２，１１
＿３から入力される制御信号が各インバータ回路１２＿
１，１２＿２，１２＿３で反転された信号で制御され
る。すなわち、スイッチ回路９＿１に関しては、そのス
イッチ回路９＿１を構成する２つのスイッチ回路９＿１
ａ，９＿１ｂが、それぞれ、制御入力端子１１＿１から
入力される制御信号により、およびその制御信号がイン
バータ１２＿１で反転された信号により、背反的に、常
に何れか一方がオン状態、もう一方がオフ状態となるよ
うに制御される。スイッチ回路９＿２，９＿３について
も同様である。

【００１８】また、増幅回路３の逆相内部入力端子３ｂ
と内部出力端子３ｃとの間にはフィードバック抵抗６が
接続されている。その内部出力端子３ｃと外部出力端子
１０との間は直接に接続されている。さらに、本実施形
態には、第３の外部入力端子７が備えられており、その
第３の外部入力端子７と、増幅回路３の正相入力端子３
ａとの間にはバイアス抵抗８が配置されている。

【００１９】尚、本実施形態においては、第２の外部入
力端子２および第３の外部入力端子７は接地されており
第１の外部入力端子１から電圧信号が入力される。この
図１に示す増幅器において各正相入力抵抗４＿１，４＿
２，４＿３と各逆相入力抵抗５＿１，５＿２，５＿３は
互いに同一の抵抗値に揃えられており、この実施形態で
は、フィードバック抵抗６およびバイアス抵抗８の各抵
抗値をＲとしたとき、正相入力抵抗４＿１と逆相入力抵
抗５＿１はいずれも抵抗値Ｒ／Ｋ１、正相入力抵抗４＿
２と逆相入力抵抗５＿２はいずれも抵抗値Ｒ／Ｋ２、正
相入力抵抗４＿３と逆相入力抵抗５＿３はいずれも抵抗
値Ｒ／Ｋ３、に設定されている。

【００２０】ここで、制御入力端子１１＿１，１１＿
２，１１＿３から入力される各制御信号により、スイッ
チ回路９＿１ａ，９＿２ａ，９＿３ａをオン状態、スイ
ッチ回路９＿１ｂ，９＿２ｂ，９＿３ｂをオフ状態にし
た場合の出力信号Ｖ_out は、入力信号をＶ_inとしたと
き、Ｖ_out ＝（Ｋ１＋Ｋ２＋Ｋ３）×Ｖ_in となり、利得Ｇは、Ｇ＝Ｖ_out ／Ｖ_in＝Ｋ１＋Ｋ２＋Ｋ３となる。

【００２１】また、その状態からスイッチ回路９＿１を
切り換え、スイッチ回路９＿１ａをオフ状態、スイッチ
回路９＿１ｂをオン状態にすると、Ｖ_out ＝（Ｋ１＋Ｋ２＋Ｋ３−Ｋ１）×Ｖ_in＝（Ｋ２＋
Ｋ３）×Ｖ_in Ｇ＝Ｋ２＋Ｋ３となる。

【００２２】このように、本実施形態では、制御入力端
子１１＿１，１１＿２，１１＿３から入力される各制御
信号によるスイッチ回路９＿１，９＿２，９＿３の切換
え制御により、利得を変化させることができ、正相入力
抵抗４＿１，４＿２，４＿３および逆相入力抵抗５＿
１，５＿２，５＿３の各ペア毎に異なる抵抗値の抵抗を
備えておく（上記例では、Ｋ１≠Ｋ２≠Ｋ３とする）こ
とにより、少ない回路部品構成で利得を細かく設定する
ことができる。

【００２３】また、本実施形態では、上記のようにスイ
ッチ回路９＿１，９＿２，９＿３を切り換えることによ
り利得を変化させても、増幅回路３の逆相内部入力端子
３ｂには常に同一の３つの逆相入力抵抗５＿１，５＿
２，５＿３が接続されており、逆相入力抵抗の合計の抵
抗値は変化せず、したがって常に安定的に動作し入力信
号のダイナミックレンジを利得の精度を保つために制限
する必要もない。

【００２４】尚、スイッチ回路９＿１，９＿２，９＿３
のオン抵抗によって設定利得誤差を生じる可能性はある
が、逆相入力抵抗５＿１，５＿２，５＿３の抵抗値を、
スイッチ回路９＿１，９＿２，９＿３のオン抵抗と比べ
十分に大きな値に設定することにより、その誤差を十分
に低いレベルに抑えることができる。あるいは、以下に
説明する第２実施形態のように構成すればスイッチ回路
９＿１，９＿２，９＿３のオン抵抗が無視できないレベ
ルであっても、それに起因する利得誤差を低く抑えるこ
とができる。

【００２５】図２は、本発明の増幅器の第２実施形態の
回路図である。図１に示す第１実施形態の構成要素に対
応する構成要素には、図１に付した符号と同一の符号を
付して示し、相違点のみについて説明する。この図２に
示す第２実施形態には、３つの正相入力抵抗４＿１，４
＿２，４＿３のそれぞれに直列に各スイッチ回路１３＿
１，１３＿２，１３＿３が備えられており、それらのス
イッチ回路１３＿１，１３＿２，１３＿３は、いずれも
常にオン状態に保たれている。

【００２６】この図２に示す実施形態の場合、逆相入力
抵抗５＿１，５＿２，５＿３と正相入力抵抗４＿１，４
＿２，４＿３との双方にスイッチ回路９＿１，９＿２，
９＿３；１３＿１，１３＿２，１３＿３が接続されてい
るため、逆相入力抵抗５＿１，５＿２，５＿３の抵抗値
と正相入力抵抗４＿１，４＿２，４＿３の抵抗値を、ス
イッチ回路のオン抵抗を含めて一致させることができ、
スイッチ回路のオン抵抗に起因する利得誤差を極めて小
さいレベルに抑えることができる。

【００２７】図３は、本発明の増幅器の第３実施形態の
回路図である。図２に示す実施形態との相違点について
説明する。この図３に示す第３実施形態には、図２に示
す第２実施形態と比べ、２つのフィードバック抵抗６＿
１，６＿２と、２つのバイアス抵抗８＿１，８＿２が備
えられている。

【００２８】各フィードバック抵抗６＿１，６＿２、各
バイアス抵抗８＿１，８＿２のそれぞれに直列にスイッ
チ回路１６＿１，１６＿２；１７＿１，１７＿２が備え
られており、それらのスイッチ回路１６＿１，１６＿
２；１７＿１，１７＿２は、２つの制御入力端子１４，
１５から入力される制御信号により、フィードバック抵
抗の抵抗値とバイアス抵抗の抵抗値を常に同一の値に保
つという条件下で、オン、オフ制御される。

【００２９】この実施形態には、抵抗値Ｒと抵抗値Ｒ／
Ｒ４という、抵抗値の異なる２つのフィードバック抵抗
６＿１，６＿２（および２つのバイアス抵抗８＿１，８
＿２）を備え、それらのうちのいずれか一方を用い、あ
るいは双方を同時に用いることにより、この増幅器の利
得を制御することができる。ここで、フィードバック抵
抗を大きく切り換えると、図９を参照して説明したよう
に増幅器の動作が不安定になるおそれがあるが、図３に
示す実施形態の場合、回路動作が不安定になるほど大き
くはフィードバック抵抗を変化させず、入力抵抗とフィ
ードバック抵抗の双方の切換えの組合せにより利得を細
かく設定し、あるいは、双方の切換の組合せをもって利
得を大きく変化させることができるよう回路構成がなさ
れている。

【００３０】図４は、本発明の増幅器の第４実施形態の
回路図である。この第４実施形態では、前述した第１〜
第３の実施形態とは異なり、並列接続された３つの逆相
入力抵抗５＿１，５＿２，５＿３が、増幅回路３の逆相
内部入力端子３ｂと外部入力端子２との間に固定的に備
えられており、３つの正相入力抵抗４＿１，４＿２，４
＿３のそれぞれと、第１の外部入力端子１および第２の
外部入力端子２の双方との間に、各スイッチ回路１９＿
１，１９＿２，１９＿３が備えられている。各スイッチ
回路１９＿１，１９＿２，１９＿３は、それぞれが、各
正相入力抵抗４＿１，４＿２，４＿３と第２の外部入力
端子２との間に配置された各スイッチ回路１９＿１ａ，
１９＿２ａ，１９＿３ａと、各正相入力抵抗４＿１，４
＿２，４＿３と第１の外部入力端子１との間に配置され
た各スイッチ回路１９＿１ｂ，１９＿２ｂ，１９＿３ｂ
とのペアで構成されている。

【００３１】各スイッチ回路１９＿１，１９＿２，１９
＿３を構成する各２つのスイッチ回路１９＿１ａ，１９
＿１ｂ；１９＿２ａ，１９＿２ｂ；１９＿３ａ，１９＿
３ｂは、各制御入力端子１１１＿１，１１１＿２，１１
１＿３から入力される制御信号、および各制御入力端子
１１１＿１，１１１＿２，１１１＿３から入力される制
御信号が各インバータ回路１１２＿１，１１２＿２，１
１２＿３で反転された信号で制御される。すなわち、ス
イッチ回路１９＿１に関しては、そのスイッチ回路１９
＿１を構成する２つのスイッチ回路１９＿１ａ，１９＿
１ｂが、それぞれ、制御入力端子１１１＿１から入力さ
れる制御信号により、およびその制御信号がインバータ
回路１１２＿１で反転された信号により、背反的に、常
に何れか一方がオン状態、もう一方がオフ状態となるよ
うに制御される。スイッチ回路１９＿２，１９＿３につ
いても同様である。

【００３２】この図４に示す第４の実施形態の他の部分
の構成は、前述した第１実施形態（図１参照）の構成と
同様である。ここで、制御入力端子１１１＿１，１１１
＿２，１１１＿３から入力される各制御信号により、ス
イッチ回路１９＿１ａ，１９＿２ａ，１９＿３ａをオン
状態、スイッチ回路１９＿１ｂ，１９＿２ｂ，１９＿３
ｂをオフ状態に制御した場合の出力信号Ｖ_out は、入力
信号をＶ_inとしたとき、Ｖ_out ＝（Ｋ１＋Ｋ２＋Ｋ３）×Ｖ_in となり、利得Ｇは、Ｇ＝Ｖ_out ／Ｖ_in＝Ｋ１＋Ｋ２＋Ｋ３となる。

【００３３】また、その状態からスイッチ回路１９＿３
を切り換え、スイッチ回路１９＿３ａをオフ状態、スイ
ッチ回路１９＿３ｂをオン状態にすると、Ｖ_out ＝（Ｋ１＋Ｋ２）×Ｖ_in Ｇ＝Ｋ１＋Ｋ２となる。

【００３４】このように、正相入力端子３ａ側にスイッ
チ回路を備えた場合も、利得を変化させることができる
とともに、利得を変化させても入力抵抗が常に一定に保
たれ、回路動作の安定性が高く、しかも利得設定精度が
よく、入力信号のダイナミックレンジの広い増幅器が構
成される。尚、上記各実施形態では、互いに対応する正
相入力抵抗４＿１，４＿２，４＿３と逆相入力抵抗５＿
１，５＿２，５＿３とに同一の抵抗値のものが配置され
ているが、この抵抗値は必ずしも同一である必要はな
く、利得の設定の仕方に応じて、例えば一方が他方の２
倍、３倍等の抵抗値を有していてもよい。

【００３５】図５は、本発明の増幅器の第５実施形態の
回路図である。この図５に示す第５実施形態では、前述
した第１実施形態（図１参照）と同様に、３つの逆相入
力抵抗５＿１，５＿２，５＿３のそれぞれと、第１の外
部入力端子１および第２の外部入力端子２の双方との間
に各スイッチ回路９＿１，９＿２，９＿３を備えるとと
もに、前述した第４実施形態（図４参照）と同様に、３
つの正相入力抵抗４＿１，４＿２，４＿３のそれぞれ
と、第１の外部入力端子１および第２の外部入力端子２
の双方との間に各スイッチ回路１９＿１，１９＿２，１
９＿３を備えている。

【００３６】ここで、各スイッチ回路９＿１，９＿２，
９＿３；１９＿１，１９＿２，１９＿３を構成する各２
つのスイッチ回路９＿１ａ，９＿１ｂ；９＿２ａ，９＿
２ｂ；９＿３ａ，９＿３ｂ；１９＿１ａ，１９＿１ｂ；
１９＿２ａ，１９＿２ｂ；１９＿３ａ，１９＿３ｂのう
ち、スイッチ回路９＿１ａ，９＿２ａ，９＿３ａ；１９
＿１ａ，１９＿２ａ，１９＿３ａをオン状態、スイッチ
回路９＿１ｂ，９＿２ｂ，９＿３ｂ；１９＿１ｂ，１９
＿２ｂ，１９＿３ｂをオフ状態とすると、出力信号Ｖ
_out は、Ｖ_out ＝（Ｋ４＋Ｋ５＋Ｋ６）×Ｖ_in となる。また、この状態からスイッチ回路９＿１を切換
え、スイッチ回路９＿１ａをオフ状態、スイッチ回路９
＿１ｂをオン状態に変化させると、出力信号Ｖ_ou _t は、Ｖ_out ＝（Ｋ４＋Ｋ５＋Ｋ６−Ｋ１）×Ｖ_in となる。

【００３７】このように、逆相入力端子３ｂ側を正相入
力端子３ａ側との双方に利得切換用のスイッチ回路を備
えた場合も、利得を変化させても逆相入力抵抗、正相入
力抵抗の抵抗値は変化せず、前述の各実施形態と同様の
効果を得ることができる。また、この実施形態では、逆
相入力端子３ｂ側と正相入力端子３ａ側との双方に利得
切換用のスイッチ回路が備えられており、他の実施形態
と比べ多数の利得切換用スイッチ回路が備えられている
分、他の実施形態よりも多段に利得の変化させることが
できる。

【００３８】次に、上記各実施形態で採用することので
きるスイッチ回路および増幅回路の例について説明す
る。図６は、ＮＭＯＳトランジスタで構成したスイッチ
回路の回路図である。このスイッチ回路には、２つの端
子２３＿１，２３＿２の間にＮＭＯＳトランジスタ２１
が備えられており、そのゲートに制御入力端子２０が接
続されている。制御入力端子２０から‘Ｈ’レベル，
‘Ｌ’レベルの制御信号を入力すると、それぞれ、２つ
の端子２３＿１，２３＿２の間が導通したオン状態、そ
れら２つの端子２３＿１，２３＿２の間が互いに電気的
に切り離されたオフ状態に変化する。

【００３９】図７は、ＮＭＯＳトランジスタとＰＭＯＳ
トランジスタで構成したスイッチ回路の回路図である。
このスイッチ回路には、２つの端子２３＿１，２３＿２
の間に、並列に接続されたＮＭＯＳトランジスタ２１と
ＰＭＯＳトランジスタ２２が備えられており、それらの
ゲートのうち、ＰＭＯＳトランジスタ２２のゲートに
は、制御入力端子２０が直接に、ＮＭＯＳトランジスタ
２４のゲートには、インバータ回路２４を介して、接続
されている。制御入力端子２０から‘Ｈ’レベル，
‘Ｌ’レベルの制御信号を入力すると、それぞれ、２つ
の端子２３＿１，２３＿２の間が電気的に切り離された
オフ状態、２つの端子２３＿１，２３＿２の間が導通し
たオン状態に変化する。

【００４０】図８は、増幅回路の回路図である。電源端
子２５を電源、グラウンド端子２６をグラウンドに接続
し、バイアス入力端子２７＿１，２７＿２に各所定のバ
イアス電圧を印加する。この増幅回路は、初段に差動入
力段３＿１を有し、正相入力端子３ａと逆相入力端子３
ｂに各所定の信号を入力すると、それらの信号の差分に
対応する信号が増幅段３＿２に入力される。その増幅段
３＿２で増幅された信号は、出力段３＿３を経由して、
出力端子２８から出力される。

【００４１】図１〜図５に示す各実施形態において、例
えば、図６，図７に示すスイッチ回路、図８に示す増幅
回路を用い、さらに各抵抗として、拡散抵抗やポリシリ
コン抵抗を使用することにより、各実施形態の集積化が
可能である。ただし、集積化する場合において、その集
積回路における回路構成は、ここに例示したものに限ら
れるものではなく、例えばＮＭＯＳ入力の差動増幅回路
や、ＰＭＯＳトランジスタのみで構成したスイッチ回路
等を採用してもよく、製造プロセスも、通常のＭＯＳ集
積回路の製造プロセスに限られるものではなく、バイポ
ーラ、バイＣＭＯＳ等の製造プロセスを用いて本発明の
増幅器を実現してもよい。

【００４２】

【発明の効果】以上説明したように、本発明のによれ
ば、利得によらず安定動作し、かつ比較的広いダイナミ
ックレンジの増幅器が実現する。

【図面の簡単な説明】

【図１】本発明の増幅器の第１実施形態を示す回路図で
ある。

【図２】本発明の増幅器の第２実施形態を示す回路図で
ある。

【図３】本発明の増幅器の第３実施形態を示す回路図で
ある。

【図４】本発明の増幅器の第４実施形態を示す回路図で
ある。

【図５】本発明の増幅器の第５実施形態を示す回路図で
ある。

【図６】ＮＭＯＳトランジスタで構成したスイッチ回路
の回路図である。

【図７】ＮＭＯＳトランジスタおよびＰＭＯＳトランジ
スタで構成したスイッチ回路の回路図である。

【図８】ＭＯＳトランジスタで構成した増幅回路の回路
図である。

【図９】従来技術による可変利得増幅器の例を示す回路
図である。

【図１０】従来技術による可変利得増幅器の他の例を示
す回路図である。

【符号の説明】

１第１の外部入力端子２第２の外部入力端子３演算増幅器４＿１，４＿２，４＿３正相入力抵抗５＿１，５＿２，５＿３逆相入力抵抗６フィードバック抵抗７第３の外部入力端子８バイアス抵抗９＿１，９＿２，９＿３スイッチ回路１０外部出力端子１１＿１，１１＿２，１１＿３制御入力端子１２＿１，１２＿２，１２＿３インバータ回路１３＿１，１３＿２，１３＿３スイッチ回路１９＿１，１９＿２，１９＿３スイッチ回路

Claims

【特許請求の範囲】

【請求項１】第１の信号および第２の信号をそれぞれ
入力する第１の外部入力端子および第２の外部入力端子
と、正相内部入力端子、逆相内部入力端子、および内部
出力端子を有し、該正相内部入力端子から入力された信
号と該逆相内部入力端子から入力された信号との差分を
増幅して該内部出力端子から出力する増幅回路と、前記
第１の外部入力端子と前記正相内部入力端子との間、お
よび前記第２の外部入力端子と前記逆相内部入力端子と
の間にそれぞれ接続された、正相入力抵抗および逆相入
力抵抗と、前記逆相内部入力端子と前記内部出力端子と
の間に接続されたフィードバック抵抗とを備えた増幅器
において、前記正相入力抵抗および前記逆相入力抵抗のうちの少な
くとも一方の入力抵抗と、前記第１の外部入力端子およ
び前記第２の外部入力端子双方との間に配置された、前
記第１の信号および前記第２の信号を、背反的に切換え
自在に、該少なくとも一方の入力抵抗に伝達するスイッ
チ回路を備えたことを特徴とする増幅器。
【請求項２】前記少なくとも一方の入力抵抗と前記ス
イッチ回路との組を複数組備えたことを特徴とする請求
項１記載の増幅器。
【請求項３】前記スイッチ回路が、前記正相入力抵抗
および前記逆相入力抵抗のうちの一方の入力抵抗と、前
記第１の外部入力端子および前記第２の外部入力端子双
方との間に配置され、前記正相入力抵抗および前記逆相入力抵抗のうちの、前
記一方の入力抵抗とは異なる他方の入力抵抗と直列に、
前記スイッチ回路のオン抵抗補償用の、オン状態に保持
されるスイッチ回路を備えたことを特徴とする請求項１
記載の増幅器。