JPH077340A - 全差動増幅器 - Google Patents
全差動増幅器Info
- Publication number
- JPH077340A JPH077340A JP5142472A JP14247293A JPH077340A JP H077340 A JPH077340 A JP H077340A JP 5142472 A JP5142472 A JP 5142472A JP 14247293 A JP14247293 A JP 14247293A JP H077340 A JPH077340 A JP H077340A
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- current
- output
- transistors
- common mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
- H03F3/45641—Measuring at the loading circuit of the differential amplifier
- H03F3/45659—Controlling the loading circuit of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
- H03F3/45192—Folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
- H03F3/45641—Measuring at the loading circuit of the differential amplifier
- H03F3/45654—Controlling the active amplifying circuit of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45424—Indexing scheme relating to differential amplifiers the CMCL comprising a comparator circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45651—Indexing scheme relating to differential amplifiers the LC comprising two cascode current sources
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】コアアンプの各接続点を低インピーダンス化し
寄生容量の影響をなくした全差動増幅器において、コモ
ンモードフィードバック回路も低インピーダンス化し、
従来この回路が高速化を阻害していたという問題を解決
する。 【構成】基準電位Vref と正出力V0(+)とを入力とする
差動対の出力電流と、基準電位Vref と負出力V0(-)と
を入力とする差動対の出力電流との和電流をトランジス
タQ43により求める。和電流を、トランジスタQ43
とトランジスタQ46とトランジスタQ47とのカレン
トミラー接続により、トランジスタQ21/Q22で構
成される差動増幅器の能動負荷(トランジスタQ23及
びQ24)のバイアス電流に加えるようにして、フィー
ドバックループを構成し、差動増幅器のコモンモード出
力電位と基準電位Vref とが等しくなるように制御す
る。
寄生容量の影響をなくした全差動増幅器において、コモ
ンモードフィードバック回路も低インピーダンス化し、
従来この回路が高速化を阻害していたという問題を解決
する。 【構成】基準電位Vref と正出力V0(+)とを入力とする
差動対の出力電流と、基準電位Vref と負出力V0(-)と
を入力とする差動対の出力電流との和電流をトランジス
タQ43により求める。和電流を、トランジスタQ43
とトランジスタQ46とトランジスタQ47とのカレン
トミラー接続により、トランジスタQ21/Q22で構
成される差動増幅器の能動負荷(トランジスタQ23及
びQ24)のバイアス電流に加えるようにして、フィー
ドバックループを構成し、差動増幅器のコモンモード出
力電位と基準電位Vref とが等しくなるように制御す
る。
Description
【0001】
【産業上の利用分野】本発明は全差動増幅器に関し特
に、能動負荷を備え正負両出力端子の動作点電位をコモ
ンモードフィードバック回路で制御するように構成され
た型の全差動増幅器に関する。
に、能動負荷を備え正負両出力端子の動作点電位をコモ
ンモードフィードバック回路で制御するように構成され
た型の全差動増幅器に関する。
【0002】
【従来の技術】全差動増幅器のコモンモードフィードバ
ック回路は、全差動増幅器の正負両出力端子の動作電位
を設定する為のもので、例えば、シー・テームズ(C.
TERMES),アナログ・モス・インテグレイテッド
・フォー・シグナル・プロセッシング(ANALOG
MOS INTEGRATED CIRCUITSFO
R SIGNAL PROCESING),第254〜
第256頁,ワイリー・インターサイエンス・パブリケ
イション(A WILEY−INTERSIENCE
PUBLICATION),1986に記載されてい
る。しかし上記文献に記載された回路では、正の電源線
と負の電源線との間に多数のトランジスタが直列接続さ
れているために出力動作範囲が狭くなることや、また出
力電位を任意に設定するためには素子面積を調整する必
要がある等、設計が複雑であるといった問題があった。
ック回路は、全差動増幅器の正負両出力端子の動作電位
を設定する為のもので、例えば、シー・テームズ(C.
TERMES),アナログ・モス・インテグレイテッド
・フォー・シグナル・プロセッシング(ANALOG
MOS INTEGRATED CIRCUITSFO
R SIGNAL PROCESING),第254〜
第256頁,ワイリー・インターサイエンス・パブリケ
イション(A WILEY−INTERSIENCE
PUBLICATION),1986に記載されてい
る。しかし上記文献に記載された回路では、正の電源線
と負の電源線との間に多数のトランジスタが直列接続さ
れているために出力動作範囲が狭くなることや、また出
力電位を任意に設定するためには素子面積を調整する必
要がある等、設計が複雑であるといった問題があった。
【0003】そこで、これらを改善したコモンモードフ
ィードバック回路として、全差動増幅器の正負両出力端
子電圧の中点(コモンモード出力電位)を検出して基準
電位と比較し、その出力でコモンモード出力電位が基準
電位と等しくなるように、全差動増幅器の能動負荷とな
るトランジスタの制御電極に帰還をかける方法が考えら
れている。しかしカスコードタイプの全差動増幅器の場
合、出力端子に直接抵抗を接続し抵抗分割によって中点
を検出すると、利得が劣化しカスコードタイプの特徴を
生かしきれない。そこで、高入力インピーダンスのバッ
ファでいったん受けてから抵抗分割あるいは電流加算に
よりコモンモード出力電位を検出する方法が考えられて
いる。このような技術を用いた従来の全差動増幅器につ
いて、特開平1−126811号公報に開示された電流
加算による方法を適用した差動増幅器を用いて説明す
る。
ィードバック回路として、全差動増幅器の正負両出力端
子電圧の中点(コモンモード出力電位)を検出して基準
電位と比較し、その出力でコモンモード出力電位が基準
電位と等しくなるように、全差動増幅器の能動負荷とな
るトランジスタの制御電極に帰還をかける方法が考えら
れている。しかしカスコードタイプの全差動増幅器の場
合、出力端子に直接抵抗を接続し抵抗分割によって中点
を検出すると、利得が劣化しカスコードタイプの特徴を
生かしきれない。そこで、高入力インピーダンスのバッ
ファでいったん受けてから抵抗分割あるいは電流加算に
よりコモンモード出力電位を検出する方法が考えられて
いる。このような技術を用いた従来の全差動増幅器につ
いて、特開平1−126811号公報に開示された電流
加算による方法を適用した差動増幅器を用いて説明す
る。
【0004】図4は上記公報に記載された全差動増幅器
の回路図である。同図において、電圧制御電流回路10
0および200は出力端子19および18に接続され、
それぞれ出力電圧を電流に変換する。その結果生じた出
力電流は和電流となって和電流伝達回路300に流れ、
基準電流伝達回路400で発生した基準電流とA節点で
比較される。その結果、全差動増幅器の能動負荷の一部
であるトランジスタQ27/Q28のゲート電位を制御
する帰還動作が得られる。この帰還動作により、コモン
モード出力電位が基準電位Vref と等しくなる。
の回路図である。同図において、電圧制御電流回路10
0および200は出力端子19および18に接続され、
それぞれ出力電圧を電流に変換する。その結果生じた出
力電流は和電流となって和電流伝達回路300に流れ、
基準電流伝達回路400で発生した基準電流とA節点で
比較される。その結果、全差動増幅器の能動負荷の一部
であるトランジスタQ27/Q28のゲート電位を制御
する帰還動作が得られる。この帰還動作により、コモン
モード出力電位が基準電位Vref と等しくなる。
【0005】
【発明が解決しようとする課題】この従来の全差動増幅
器は、コアアンプ500を見ると、トランジスタQ23
のドレイン電極とトランジスタQ25のソース電極との
接続点およびトランジスタQ24のドレイン電極とトラ
ンジスタQ26のソース電極その接続点が、トランジス
タQ25およびQ26がゲート接地されていることによ
り低インピーダンス化されているので、寄生容量によっ
て生じる高次の極が高い周波数へ移動し、低負荷容量C
L によって出来る一次の極で十分位相マージンが得られ
る。その結果、高速動作に適した高い遮断周波数fT の
コアアンプとなっている。
器は、コアアンプ500を見ると、トランジスタQ23
のドレイン電極とトランジスタQ25のソース電極との
接続点およびトランジスタQ24のドレイン電極とトラ
ンジスタQ26のソース電極その接続点が、トランジス
タQ25およびQ26がゲート接地されていることによ
り低インピーダンス化されているので、寄生容量によっ
て生じる高次の極が高い周波数へ移動し、低負荷容量C
L によって出来る一次の極で十分位相マージンが得られ
る。その結果、高速動作に適した高い遮断周波数fT の
コアアンプとなっている。
【0006】しかし、コモンモードフィーダバック回路
を見ると、抵抗R1/R2に並列につくトランジスタQ
32/Q33のソース容量C1/C2やコモンモードフ
ィードバック回路により帰還をかける為の制御電極であ
るトランジスタQ27/Q28のゲート容量C3の為、
コモンモードループにおける高次の極が低い周波へ移
る。その結果、コアアンプ500の位相マージンが十分
にあるのにもかかわらず、コモンモードフィードバック
回路で位相マージンをかせぐため負荷容量CL を増加さ
せる必要があった。従ってfT が低くなり高速動作が実
現出来なかった。
を見ると、抵抗R1/R2に並列につくトランジスタQ
32/Q33のソース容量C1/C2やコモンモードフ
ィードバック回路により帰還をかける為の制御電極であ
るトランジスタQ27/Q28のゲート容量C3の為、
コモンモードループにおける高次の極が低い周波へ移
る。その結果、コアアンプ500の位相マージンが十分
にあるのにもかかわらず、コモンモードフィードバック
回路で位相マージンをかせぐため負荷容量CL を増加さ
せる必要があった。従ってfT が低くなり高速動作が実
現出来なかった。
【0007】このことは抵抗分割によるコモンモード出
力検出方法にもいえる。すなわち、抵抗分割によって生
じた電圧を入力するトランジスタのゲート容量と分割用
抵抗とによってコモンモードループにおける高次の極が
低い周波数へ移り、その結果コモンモードフィードバッ
ク回路での位相マージンをかせぐ為には負荷容量CLを
増加させなくてはならなくなる。
力検出方法にもいえる。すなわち、抵抗分割によって生
じた電圧を入力するトランジスタのゲート容量と分割用
抵抗とによってコモンモードループにおける高次の極が
低い周波数へ移り、その結果コモンモードフィードバッ
ク回路での位相マージンをかせぐ為には負荷容量CLを
増加させなくてはならなくなる。
【0008】従って、本発明の目的は、上述のようにコ
アアンプで十分高速動作が可能であるにもかかわらず、
コモンモードフィードバック回路で高速動作が阻害され
るという問題を解消して、高速性に優れた全差動増幅器
を提供することである。
アアンプで十分高速動作が可能であるにもかかわらず、
コモンモードフィードバック回路で高速動作が阻害され
るという問題を解消して、高速性に優れた全差動増幅器
を提供することである。
【0009】
【課題を解決するための手段】本発明の全差動増幅器
は、能動負荷を備えた差動増幅器の正負両出力端子の動
作点電圧をコモンモードフィードバック回路で設定する
ように構成された全差動増幅器において、前記コモンモ
ードフィードバック回路が、外部から与えられる基準電
位と前記差動増幅器の正出力電位とを入力とする第1の
差動対と、前記基準電位と前記差動増幅器の負出力電位
とを入力とする第2の差動対と、前記第1の差動対の出
力電流と前記第2の差動対の出力電流との和電流を前記
差動増幅器の能動負荷のバイアス電流に加える和電流帰
還手段とを含んでなり、前記差動増幅器のコモンモード
出力電位と前記基準電位との差異を前記和電流を介して
前記差動増幅器に電流帰還することにより、前記差動増
幅器のコモンモード出力電位と前記基準電位とが等しく
なるように制御する構成であることを特徴とする全差動
増幅器となっている。
は、能動負荷を備えた差動増幅器の正負両出力端子の動
作点電圧をコモンモードフィードバック回路で設定する
ように構成された全差動増幅器において、前記コモンモ
ードフィードバック回路が、外部から与えられる基準電
位と前記差動増幅器の正出力電位とを入力とする第1の
差動対と、前記基準電位と前記差動増幅器の負出力電位
とを入力とする第2の差動対と、前記第1の差動対の出
力電流と前記第2の差動対の出力電流との和電流を前記
差動増幅器の能動負荷のバイアス電流に加える和電流帰
還手段とを含んでなり、前記差動増幅器のコモンモード
出力電位と前記基準電位との差異を前記和電流を介して
前記差動増幅器に電流帰還することにより、前記差動増
幅器のコモンモード出力電位と前記基準電位とが等しく
なるように制御する構成であることを特徴とする全差動
増幅器となっている。
【0010】
【実施例】次に、本発明の好適な実施例について図面を
参照して説明する。図1は、本発明の第1の実施例の回
路図である。同図において、入力端子11には逆相入力
が供給され、入力端子12には正相入力が供給される。
入力端子11/12はそれぞれ、nチャネルMOSトラ
ンジスタQ21/Q22のゲート電極に接続されてい
る。トランジスタQ21/Q22は、ソース電極が共通
にnチャネルMOSトランジスタQ31のドレイン電極
に接続され、ドレイン電極がそれぞれpチャネルMOS
トランジスタQ23/Q24のドレイン電極に接続され
ている。トランジスタQ23/Q24のソース電極は高
位電源線13に接続される。またトランジスタQ23/
Q24のドレイン電極はそれぞれpチャネルMOSトラ
ンジスタQ25/Q26のソース電極に接続される。ト
ランジスタQ25/Q26は、ドレイン電極がnチャネ
ルMOSトランジスタQ27/Q28のドレイン電極に
接続されるとともにnチャネルMOSトランジスタQ3
3/Q32のゲート電極に接続される。トランジスタQ
27/Q28のソース電極はnチャネルMOSトランジ
スタQ29/Q30のドレイン電極に接続され、トラン
ジスタQ29/Q31及びトランジスタQ31のソース
電極は低位電源線14に接続されている。
参照して説明する。図1は、本発明の第1の実施例の回
路図である。同図において、入力端子11には逆相入力
が供給され、入力端子12には正相入力が供給される。
入力端子11/12はそれぞれ、nチャネルMOSトラ
ンジスタQ21/Q22のゲート電極に接続されてい
る。トランジスタQ21/Q22は、ソース電極が共通
にnチャネルMOSトランジスタQ31のドレイン電極
に接続され、ドレイン電極がそれぞれpチャネルMOS
トランジスタQ23/Q24のドレイン電極に接続され
ている。トランジスタQ23/Q24のソース電極は高
位電源線13に接続される。またトランジスタQ23/
Q24のドレイン電極はそれぞれpチャネルMOSトラ
ンジスタQ25/Q26のソース電極に接続される。ト
ランジスタQ25/Q26は、ドレイン電極がnチャネ
ルMOSトランジスタQ27/Q28のドレイン電極に
接続されるとともにnチャネルMOSトランジスタQ3
3/Q32のゲート電極に接続される。トランジスタQ
27/Q28のソース電極はnチャネルMOSトランジ
スタQ29/Q30のドレイン電極に接続され、トラン
ジスタQ29/Q31及びトランジスタQ31のソース
電極は低位電源線14に接続されている。
【0011】上記のトランジスタQ21〜Q30は、全
差動増幅器のコアの部分を構成しており、そのうちトラ
ンジスタQ23/24は能動負荷回路を構成している。
トランジスタQ23/Q24の共通ゲート電極には電圧
端子15を介してバイアス電位VB1が与えられ、トラン
ジスタQ25/Q26の共通ゲート電極には電圧端子1
6を介してバイアス電位VB2が与えられ、トランジスタ
Q27/Q28の共通ゲート電極には電圧端子20を介
してバイアス電位VB5が与えられ、トランジスタQ2
9,Q30,Q31,Q44およびQ45のゲート電極
には電圧端子17を介してバイアス電位VB3が供給され
る。
差動増幅器のコアの部分を構成しており、そのうちトラ
ンジスタQ23/24は能動負荷回路を構成している。
トランジスタQ23/Q24の共通ゲート電極には電圧
端子15を介してバイアス電位VB1が与えられ、トラン
ジスタQ25/Q26の共通ゲート電極には電圧端子1
6を介してバイアス電位VB2が与えられ、トランジスタ
Q27/Q28の共通ゲート電極には電圧端子20を介
してバイアス電位VB5が与えられ、トランジスタQ2
9,Q30,Q31,Q44およびQ45のゲート電極
には電圧端子17を介してバイアス電位VB3が供給され
る。
【0012】トランジスタQ25/Q26のそれぞれの
ソース電極に接続された出力端子18および19から
は、それぞれ正出力VO(+)および負出力VO(-)が取り出
される。更に、この出力はnチャネルMOSトランジス
タQ33/Q42及びnチャネルMOSトランジスタQ
32/Q41からなる二つの差動対により基準電圧V
ref と比較される。各差動対の出力電流は、共通の能動
負荷であるpチャネルMOSトランジスタQ43で電流
加算される。
ソース電極に接続された出力端子18および19から
は、それぞれ正出力VO(+)および負出力VO(-)が取り出
される。更に、この出力はnチャネルMOSトランジス
タQ33/Q42及びnチャネルMOSトランジスタQ
32/Q41からなる二つの差動対により基準電圧V
ref と比較される。各差動対の出力電流は、共通の能動
負荷であるpチャネルMOSトランジスタQ43で電流
加算される。
【0013】ここで、上記構成におけるフィードバック
動作について説明する。一般に、MOSトランジスタで
構成された差動増幅器(一例として、図1において、対
接続のトランジスタQ32/Q41と、能動負荷のトラ
ンジスタQ43と、定電流源のnチャネルMOSトラン
ジスタQ44とで構成される)において、出力電流I01
(トランジスタQ43を流れる電流)と入力電圧差Vid
(基準電位Vref とコアンプの逆相出力Vo(-)との電圧
差)との関係は、例えば、シー・トウメイゾウ(C.T
OUMAZOU),アナログ・アイシー・デザイン:カ
ーレントモード・アプローチ(ANALOGUE IC
DESING:THE CURRENT−MODE
APPROACH),第183および第235〜第23
8頁,ピーター・ペリグリナス・リミテッド(PETE
R PEREGRINUSLTD.),1990に記載
されているように、 I01=(2・ISS・K)1/2 ・Vid・〔1−(K/2・ISS)・Vid 2 〕1/2 で表される。
動作について説明する。一般に、MOSトランジスタで
構成された差動増幅器(一例として、図1において、対
接続のトランジスタQ32/Q41と、能動負荷のトラ
ンジスタQ43と、定電流源のnチャネルMOSトラン
ジスタQ44とで構成される)において、出力電流I01
(トランジスタQ43を流れる電流)と入力電圧差Vid
(基準電位Vref とコアンプの逆相出力Vo(-)との電圧
差)との関係は、例えば、シー・トウメイゾウ(C.T
OUMAZOU),アナログ・アイシー・デザイン:カ
ーレントモード・アプローチ(ANALOGUE IC
DESING:THE CURRENT−MODE
APPROACH),第183および第235〜第23
8頁,ピーター・ペリグリナス・リミテッド(PETE
R PEREGRINUSLTD.),1990に記載
されているように、 I01=(2・ISS・K)1/2 ・Vid・〔1−(K/2・ISS)・Vid 2 〕1/2 で表される。
【0014】尚、上式において、2・ISSは定電流源の
トランジスタQ44を流れる電流値であり又、Kは下記
の式で定義される。 K=μ・COX・W/〔2・(1+δ)・L〕 但し、μ;MOSトランジスタのキャリアの移動度 COX;単位面積当りのゲート酸化膜容量 W;チャネル幅 L;チャネル長 δ;補正係数(≒0) 上式によれば、I01は、〔1−(K/2・ISS)・Vid
2 〕1/2 がVidに関して偶関数であるので、Vidに関し
奇関数となる。そして、この出力電流I01は入力電圧差
Vidに対してリニアーではないが、コモンモード出力電
位すなわちトランジスタQ21/Q22を含むコアアン
プの正相出力と逆相出力との和の1/2の電位のずれが
小さい場合には、以下に述べるように、I01がVidの奇
関数であることを利用して、基準電位Vref とコモンモ
ード出力電位との差をフィードバック量とするフィード
バックループを構成することができる。
トランジスタQ44を流れる電流値であり又、Kは下記
の式で定義される。 K=μ・COX・W/〔2・(1+δ)・L〕 但し、μ;MOSトランジスタのキャリアの移動度 COX;単位面積当りのゲート酸化膜容量 W;チャネル幅 L;チャネル長 δ;補正係数(≒0) 上式によれば、I01は、〔1−(K/2・ISS)・Vid
2 〕1/2 がVidに関して偶関数であるので、Vidに関し
奇関数となる。そして、この出力電流I01は入力電圧差
Vidに対してリニアーではないが、コモンモード出力電
位すなわちトランジスタQ21/Q22を含むコアアン
プの正相出力と逆相出力との和の1/2の電位のずれが
小さい場合には、以下に述べるように、I01がVidの奇
関数であることを利用して、基準電位Vref とコモンモ
ード出力電位との差をフィードバック量とするフィード
バックループを構成することができる。
【0015】図1において、MOSトランジスタQ32
/Q41およびトランジスタQ33/Q42で構成され
る二つの差動対を考える。まず、基準電位Vref とコモ
ンモード出力電位とが等しいとき、トランジスタQ32
/Q41からなる差動対の入力電位差をVidとすると、
トランジスタQ33/Q42からなる差動対の入力電位
差は−Vidとなる。従って、それぞれ入力電位差に対し
て奇関数である上記二つの差動対の出力電流I01および
I02は互いに符号が異なり相殺し合うことになり、それ
らの和電流I0 (トランジスタQ43を流れる電流=I
01+I02)は、無入力状態での値と同じ値で変化しな
い。すなわち、正常動作に悪影響を与えるようなことは
ない。
/Q41およびトランジスタQ33/Q42で構成され
る二つの差動対を考える。まず、基準電位Vref とコモ
ンモード出力電位とが等しいとき、トランジスタQ32
/Q41からなる差動対の入力電位差をVidとすると、
トランジスタQ33/Q42からなる差動対の入力電位
差は−Vidとなる。従って、それぞれ入力電位差に対し
て奇関数である上記二つの差動対の出力電流I01および
I02は互いに符号が異なり相殺し合うことになり、それ
らの和電流I0 (トランジスタQ43を流れる電流=I
01+I02)は、無入力状態での値と同じ値で変化しな
い。すなわち、正常動作に悪影響を与えるようなことは
ない。
【0016】次に、基準電位Vref とコモンモード出力
電位とが異なり、コモンモード出力電位が基準電位V
ref より高くなると、トランジスタQ43の電流は減少
する。この場合、出力振幅が小さい領域ではリニアー動
作で近似できるので、基準電位とコモンモード出力電位
との差の検出を問題なく実現できる。一方、出力振幅が
大きい領域ではリニアー近似はできないが、このとき基
準電位とコモンモード出力電位との差電圧ΔVが振幅に
対して小さければ、その振幅における微係数を考えれば
よい。ここで、奇関数の微係数は偶関数であるので、符
号が異なり絶対値が等しい上記二つの差動対のそれぞれ
の出力電流の微分は等しくなる。従って、差電圧ΔVに
よって生じる出力電流の和電流は差電圧ΔVに比例す
る。但し、振幅に対する微係数が異なっているのでフィ
ードバック量は振幅によって変化することになるが、フ
ィードバックループにおけるループゲインが十分大きい
ので、それによる正相および逆相出力への影響は無視で
きる。このようにして、基準電位Vref とコモンモード
出力電位との差をフィードバック量とするフィードバッ
クループが構成されている。
電位とが異なり、コモンモード出力電位が基準電位V
ref より高くなると、トランジスタQ43の電流は減少
する。この場合、出力振幅が小さい領域ではリニアー動
作で近似できるので、基準電位とコモンモード出力電位
との差の検出を問題なく実現できる。一方、出力振幅が
大きい領域ではリニアー近似はできないが、このとき基
準電位とコモンモード出力電位との差電圧ΔVが振幅に
対して小さければ、その振幅における微係数を考えれば
よい。ここで、奇関数の微係数は偶関数であるので、符
号が異なり絶対値が等しい上記二つの差動対のそれぞれ
の出力電流の微分は等しくなる。従って、差電圧ΔVに
よって生じる出力電流の和電流は差電圧ΔVに比例す
る。但し、振幅に対する微係数が異なっているのでフィ
ードバック量は振幅によって変化することになるが、フ
ィードバックループにおけるループゲインが十分大きい
ので、それによる正相および逆相出力への影響は無視で
きる。このようにして、基準電位Vref とコモンモード
出力電位との差をフィードバック量とするフィードバッ
クループが構成されている。
【0017】ここで図1に示すように本実施例では、ト
ランジスタQ43とQ46及びQ47とはカーレントミ
ラー構成になっており、且つトランジスタQ46/Q4
7のドレイン電極はトランジスタQ23/Q24のドレ
イン電極に接続されている。したがって、トランジスタ
Q43の電流が減少すればトランジスタQ46/Q47
の電流が減少しコアアンプでのバイアス電流が減少する
ことによって出力のコモンモード出力電位は低くなる。
逆に、コモンモード出力電位が基準電位Vref より低く
なった場合は、同様に考えて、コモンモード出力電位が
高くなるというように帰還動作が得られ、コモンモード
出力電位が常に基準電位Vref と等しくなる。
ランジスタQ43とQ46及びQ47とはカーレントミ
ラー構成になっており、且つトランジスタQ46/Q4
7のドレイン電極はトランジスタQ23/Q24のドレ
イン電極に接続されている。したがって、トランジスタ
Q43の電流が減少すればトランジスタQ46/Q47
の電流が減少しコアアンプでのバイアス電流が減少する
ことによって出力のコモンモード出力電位は低くなる。
逆に、コモンモード出力電位が基準電位Vref より低く
なった場合は、同様に考えて、コモンモード出力電位が
高くなるというように帰還動作が得られ、コモンモード
出力電位が常に基準電位Vref と等しくなる。
【0018】次にコモンモードループにおける高次の極
について見ると、本実施例では、従来の全差動増幅器と
は異なってコモンモード出力電位検出用に抵抗を使用し
ていないので、抵抗に並列につく寄生容量の影響を受け
ない。また、コモンモードフィードバック回路による帰
還をカレントミラー構成により電流でかけているので、
制御電極であるトランジスタのゲート容量の影響を受け
ない。すなわち、図1において、トランジスタQ43の
ドレイン電極と二つのトランジスタQ41/Q42のド
レイン電極との接続点および、トランジスタQ34のド
レイン電極と二つのトランジスタQ32/Q33のドレ
イン電極との接続点を見ると、それぞれの接続点の抵抗
がトランジスタQ43およびトランジスタQ34によっ
て、1/gm (gm は、相互コンダクタンス)となり低
抵抗で構成されているので、低インピーダンス化されて
いることが分る。従って、寄生容量によって生じる高次
の極が高い周波数へ移動する。このことは、各差動対の
電流源への接続点についてもいえる。定電流源トランジ
スタQ44と差動対トランジスタQ32/Q41との接
続点および、定電流源トランジスタQ45と差動対トラ
ンジスタQ33/Q42との接続点を見ると、基準電位
Vref は固定されているので各接続点からみて、トラン
ジスタQ41およびトランジスタQ42がゲート接地の
構成で低入力インピーダンスに見え、従って、それぞれ
の接続点は低入力インピーダンス化されている。
について見ると、本実施例では、従来の全差動増幅器と
は異なってコモンモード出力電位検出用に抵抗を使用し
ていないので、抵抗に並列につく寄生容量の影響を受け
ない。また、コモンモードフィードバック回路による帰
還をカレントミラー構成により電流でかけているので、
制御電極であるトランジスタのゲート容量の影響を受け
ない。すなわち、図1において、トランジスタQ43の
ドレイン電極と二つのトランジスタQ41/Q42のド
レイン電極との接続点および、トランジスタQ34のド
レイン電極と二つのトランジスタQ32/Q33のドレ
イン電極との接続点を見ると、それぞれの接続点の抵抗
がトランジスタQ43およびトランジスタQ34によっ
て、1/gm (gm は、相互コンダクタンス)となり低
抵抗で構成されているので、低インピーダンス化されて
いることが分る。従って、寄生容量によって生じる高次
の極が高い周波数へ移動する。このことは、各差動対の
電流源への接続点についてもいえる。定電流源トランジ
スタQ44と差動対トランジスタQ32/Q41との接
続点および、定電流源トランジスタQ45と差動対トラ
ンジスタQ33/Q42との接続点を見ると、基準電位
Vref は固定されているので各接続点からみて、トラン
ジスタQ41およびトランジスタQ42がゲート接地の
構成で低入力インピーダンスに見え、従って、それぞれ
の接続点は低入力インピーダンス化されている。
【0019】次に、本発明の第2の実施例について説明
する。図2は、本発明の第2の実施例の回路図である。
図2を参照すると本実施例は、図1に示す第1の実施例
におけるトランジスタQ23,Q24,Q46およびQ
47を二つのトランジスタQ23/Q24でまとめ、簡
略化したものである。トランジスタQ23/Q24は、
コモンモードフィードバック回路の二つの差動対の和電
流が流れるトランジスタQ43とカレントミラー構成と
なっている。本実施例においても第1の実施例と同様
に、各接続点が寄生容量の影響を受けない低インピーダ
ンスで構成されいる。
する。図2は、本発明の第2の実施例の回路図である。
図2を参照すると本実施例は、図1に示す第1の実施例
におけるトランジスタQ23,Q24,Q46およびQ
47を二つのトランジスタQ23/Q24でまとめ、簡
略化したものである。トランジスタQ23/Q24は、
コモンモードフィードバック回路の二つの差動対の和電
流が流れるトランジスタQ43とカレントミラー構成と
なっている。本実施例においても第1の実施例と同様
に、各接続点が寄生容量の影響を受けない低インピーダ
ンスで構成されいる。
【0020】図3に、本実施例による全差動増幅器と図
4に示す従来の技術による全差動増幅器とについて、位
相特性と振幅特性(ゲイン)とをスパイス(SPIC
E:Simulation Program with
Integrated Circuit EmPha
sis)によってシミュレートした結果を示す。図3に
おいて、縦軸は位相及びゲインを示し横軸は周波数を示
す。又、実線は位相特性を二点鎖線は振幅特性を表わ
し、いずれも上側の曲線が本実施例に対するものであ
り、下側の曲線が従来の全差動増幅器の特性を示す。図
3を参照すると、本実施例では30〜40°程度の位相
マージンが得られているのに対して、同じ負荷容量を用
いた従来の全差動増幅器では位相マージンが殆ど0°で
ある。すなわち、位相マージンが数°程度では安定な回
路とはいえないことから、従来の増幅器では動作を安定
化させるために負荷容量を増加させざるを得なかった
が、本実施例にはその必要がなく、従って、高速動作に
適したft の高い全差動増幅器であるといえる。
4に示す従来の技術による全差動増幅器とについて、位
相特性と振幅特性(ゲイン)とをスパイス(SPIC
E:Simulation Program with
Integrated Circuit EmPha
sis)によってシミュレートした結果を示す。図3に
おいて、縦軸は位相及びゲインを示し横軸は周波数を示
す。又、実線は位相特性を二点鎖線は振幅特性を表わ
し、いずれも上側の曲線が本実施例に対するものであ
り、下側の曲線が従来の全差動増幅器の特性を示す。図
3を参照すると、本実施例では30〜40°程度の位相
マージンが得られているのに対して、同じ負荷容量を用
いた従来の全差動増幅器では位相マージンが殆ど0°で
ある。すなわち、位相マージンが数°程度では安定な回
路とはいえないことから、従来の増幅器では動作を安定
化させるために負荷容量を増加させざるを得なかった
が、本実施例にはその必要がなく、従って、高速動作に
適したft の高い全差動増幅器であるといえる。
【0021】
【発明の効果】以上説明したように本発明の全差動増幅
器では、電流モードでの加算によりコモンモード出力電
位を検出し、電流モードでコアアンプへフィードバック
している。すなわち、二つの差動対とカレントミラーと
によりコモンモードフィードバック回路を構成してい
る。従って、コモンモードフィードバック回路の各接続
点が低インピーダンス化され、寄生容量の影響を受け
ず、寄生容量によって生じる高次の極が高い周波数へ移
動するので、低負荷容量によって出来る一次の極で十分
な位相マージンが得られる。
器では、電流モードでの加算によりコモンモード出力電
位を検出し、電流モードでコアアンプへフィードバック
している。すなわち、二つの差動対とカレントミラーと
によりコモンモードフィードバック回路を構成してい
る。従って、コモンモードフィードバック回路の各接続
点が低インピーダンス化され、寄生容量の影響を受け
ず、寄生容量によって生じる高次の極が高い周波数へ移
動するので、低負荷容量によって出来る一次の極で十分
な位相マージンが得られる。
【0022】このことにより、本発明によれば、従来の
コアアンプの位相マージンが十分であったのにもここわ
らずコモンモードフィードバック回路での位相マージン
をかせぐために負荷容量を増加させざるを得ず高速性を
犠牲にしていたのに対して、負荷容量を増加させること
なく安定化がはかられるので、高速動作に適した高いf
t の全差動増幅器を提供することが出来る。
コアアンプの位相マージンが十分であったのにもここわ
らずコモンモードフィードバック回路での位相マージン
をかせぐために負荷容量を増加させざるを得ず高速性を
犠牲にしていたのに対して、負荷容量を増加させること
なく安定化がはかられるので、高速動作に適した高いf
t の全差動増幅器を提供することが出来る。
【図1】本発明の第1の実施例の回路図である。
【図2】本発明の第2の実施例の回路図である。
【図3】本発明の第2の実施例および従来の技術による
全差動増幅器の位相特性および振幅特性を比較して示す
図である。
全差動増幅器の位相特性および振幅特性を比較して示す
図である。
【図4】従来の技術による全差動増幅器の一例の回路図
である。
である。
11,12 入力端子 13 高位電源線 14 低位電源線 15,16,17,20 電圧端子 18,19 出力端子 100,200 電圧制御電流回路 300 和電流伝達回路 400 基準電流伝達回路 500 コアアンプ
Claims (3)
- 【請求項1】 能動負荷を備えた差動増幅器の正負両出
力端子の動作点電圧をコモンモードフィードバック回路
で設定するように構成された全差動増幅器において、 前記コモンモードフィードバック回路が、外部から与え
られる基準電位と前記差動増幅器の正出力電位とを入力
とする第1の差動対と、前記基準電位と前記差動増幅器
の負出力電位とを入力とする第2の差動対と、前記第1
の差動対の出力電流と前記第2の差動対の出力電流との
和電流を前記差動増幅器の能動負荷のバイアス電流に加
える和電流帰還手段とを含んでなり、前記差動増幅器の
コモンモード出力電位と前記基準電位との差異を前記和
電流を介して前記差動増幅器に電流帰還することによ
り、前記差動増幅器のコモンモード出力電位と前記基準
電位とが等しくなるように制御する構成であることを特
徴とする全差動増幅器。 - 【請求項2】 請求項1記載の全差動増幅器において、 前記和電流帰還手段が、前記第1の差動対および前記第
2の差動対の共通の能動負荷となる第1のトランジスタ
と、それぞれ前記差動増幅器の能動負荷用の第2および
第3のトランジスタのそれぞれに並列に設けられた第4
および第5のトランジスタとからなり、 前記第1、第4および第5のトランジスタがカレントミ
ラー回路をなすように接続されていることを特徴とする
全差動増幅器。 - 【請求項3】 請求項1記載の全差動増幅器において、 前記和電流帰還手段が、前記第1の差動対および前記第
2の差動対の共通の能動負荷となる第1のトランジスタ
と、前記差動増幅器の能動負荷用の第2および第3のト
ランジスタとからなり、 前記第1、第2および第3のトランジスタがカレントミ
ラー回路をなすように接続されていることを特徴とする
全差動増幅器。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5142472A JP2656714B2 (ja) | 1993-06-15 | 1993-06-15 | 全差動増幅器 |
EP94109209A EP0632581B1 (en) | 1993-06-15 | 1994-06-15 | Fully differential amplifier |
DE69417478T DE69417478T2 (de) | 1993-06-15 | 1994-06-15 | Volldifferentialverstärker |
US08/260,315 US5568089A (en) | 1993-06-15 | 1994-06-15 | Fully differential amplifier including common mode feedback circuit |
AU64757/94A AU676040B2 (en) | 1993-06-15 | 1994-06-15 | Fully differential amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5142472A JP2656714B2 (ja) | 1993-06-15 | 1993-06-15 | 全差動増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH077340A true JPH077340A (ja) | 1995-01-10 |
JP2656714B2 JP2656714B2 (ja) | 1997-09-24 |
Family
ID=15316120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5142472A Expired - Lifetime JP2656714B2 (ja) | 1993-06-15 | 1993-06-15 | 全差動増幅器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5568089A (ja) |
EP (1) | EP0632581B1 (ja) |
JP (1) | JP2656714B2 (ja) |
AU (1) | AU676040B2 (ja) |
DE (1) | DE69417478T2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6998917B2 (en) | 2003-03-11 | 2006-02-14 | Fujitsu Limited | Common-mode feedback circuit and differential operational amplifier circuit having stable operation and low power consumption |
US7057445B2 (en) | 2003-03-06 | 2006-06-06 | Renesas Technology Corp. | Bias voltage generating circuit and differential amplifier |
US7893760B2 (en) | 2008-09-02 | 2011-02-22 | Fujitsu Limited | Amplifier circuit |
US8164385B2 (en) | 2008-08-28 | 2012-04-24 | Fujitsu Limited | Amplifier circuit |
JP2014515588A (ja) * | 2011-05-31 | 2014-06-30 | 日本テキサス・インスツルメンツ株式会社 | 同相フィードバックを備えた広帯域幅c級増幅器 |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2908282B2 (ja) * | 1995-05-22 | 1999-06-21 | 日本電気移動通信株式会社 | 両波整流回路 |
IT1295291B1 (it) * | 1997-10-07 | 1999-05-04 | Sgs Thomson Microelectronics | Convertitore tensione-corrente complementare differenziale |
GB2344902B (en) | 1998-12-18 | 2003-04-23 | Ericsson Telefon Ab L M | Level shift circuit |
US6310495B1 (en) * | 2000-02-15 | 2001-10-30 | Hewlett Packard Company | Clock wave noise reducer |
US6636116B2 (en) | 2001-10-05 | 2003-10-21 | Texas Instruments Incorporated | Fully differential current feedback amplifier |
WO2004004307A2 (en) | 2002-06-27 | 2004-01-08 | Broadband Innovations, Inc. | Even order distortion elimination in push-pull or differential amplifiers and circuits |
US6937100B2 (en) * | 2003-12-18 | 2005-08-30 | Standard Microsystems Corporation | Amplifier circuit with common mode feedback |
US7132859B2 (en) * | 2004-03-18 | 2006-11-07 | Intersil Americas Inc. | Common-mode current feedback amplifiers |
US7116132B2 (en) * | 2004-03-18 | 2006-10-03 | Intersil Americas Inc. | Current feedback amplifiers with separate common-mode and differential-mode inputs |
US7132860B2 (en) * | 2004-03-18 | 2006-11-07 | Intersil Americas Inc. | Differential-mode current feedback amplifiers |
US7560987B1 (en) | 2005-06-07 | 2009-07-14 | Cypress Semiconductor Corporation | Amplifier circuit with bias stage for controlling a common mode output voltage of the gain stage during device power-up |
US7683717B2 (en) * | 2005-12-15 | 2010-03-23 | Intelleflex Corporation | Fully differential amplifier with continuous-time offset reduction |
US8076973B2 (en) | 2007-02-22 | 2011-12-13 | Intelleflex Corporation | Fully differential amplifier with continuous-time offset reduction |
CN105634426B (zh) * | 2015-12-18 | 2018-06-08 | 天津工业大学 | Uhf rfid阅读器功率放大器 |
TWI587626B (zh) * | 2016-07-05 | 2017-06-11 | 絡達科技股份有限公司 | 運算放大器電路 |
CN107765751B (zh) * | 2017-11-29 | 2023-08-01 | 成都锐成芯微科技股份有限公司 | 共模反馈电路和信号处理电路 |
US11088667B2 (en) * | 2018-12-11 | 2021-08-10 | Semiconductor Components Industries, Llc | Methods and apparatus for a dual mode operational amplifier |
RU2712411C1 (ru) * | 2019-10-11 | 2020-01-28 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Промежуточный каскад cjfet операционного усилителя с парафазным токовым выходом |
CN113520407A (zh) * | 2021-07-14 | 2021-10-22 | 深圳英智科技有限公司 | 一种脑电放大器 |
CN115580249B (zh) * | 2022-11-18 | 2023-03-31 | 合肥灿芯科技有限公司 | 一种新型可变增益全差分运算放大器的启动电路设计 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01208006A (ja) * | 1988-02-15 | 1989-08-22 | Nec Corp | 全差動形増幅器 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01126811A (ja) * | 1987-11-12 | 1989-05-18 | Toshiba Corp | 全差動増幅器のコモンモードフィードバック回路 |
US4959621A (en) * | 1988-07-21 | 1990-09-25 | Siemens Aktiengesellschaft | Differential amplifier having externally controllable power consumption |
US5202645A (en) * | 1991-12-12 | 1993-04-13 | National Semiconductor Corporation | Stabilized transient response of a cascode CMOS amplifier |
US5206602A (en) * | 1992-04-30 | 1993-04-27 | Hewlett-Packard Company | Biomedical amplifier circuit |
-
1993
- 1993-06-15 JP JP5142472A patent/JP2656714B2/ja not_active Expired - Lifetime
-
1994
- 1994-06-15 AU AU64757/94A patent/AU676040B2/en not_active Ceased
- 1994-06-15 US US08/260,315 patent/US5568089A/en not_active Expired - Fee Related
- 1994-06-15 DE DE69417478T patent/DE69417478T2/de not_active Expired - Fee Related
- 1994-06-15 EP EP94109209A patent/EP0632581B1/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01208006A (ja) * | 1988-02-15 | 1989-08-22 | Nec Corp | 全差動形増幅器 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7057445B2 (en) | 2003-03-06 | 2006-06-06 | Renesas Technology Corp. | Bias voltage generating circuit and differential amplifier |
US6998917B2 (en) | 2003-03-11 | 2006-02-14 | Fujitsu Limited | Common-mode feedback circuit and differential operational amplifier circuit having stable operation and low power consumption |
US8164385B2 (en) | 2008-08-28 | 2012-04-24 | Fujitsu Limited | Amplifier circuit |
US7893760B2 (en) | 2008-09-02 | 2011-02-22 | Fujitsu Limited | Amplifier circuit |
JP2014515588A (ja) * | 2011-05-31 | 2014-06-30 | 日本テキサス・インスツルメンツ株式会社 | 同相フィードバックを備えた広帯域幅c級増幅器 |
Also Published As
Publication number | Publication date |
---|---|
DE69417478T2 (de) | 1999-11-04 |
EP0632581A2 (en) | 1995-01-04 |
AU6475794A (en) | 1994-12-22 |
JP2656714B2 (ja) | 1997-09-24 |
AU676040B2 (en) | 1997-02-27 |
EP0632581A3 (en) | 1995-08-09 |
EP0632581B1 (en) | 1999-03-31 |
US5568089A (en) | 1996-10-22 |
DE69417478D1 (de) | 1999-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2656714B2 (ja) | 全差動増幅器 | |
US4766394A (en) | Operational amplifier circuit having wide operating range | |
KR100326878B1 (ko) | 증폭회로 | |
KR101410696B1 (ko) | 높은 슬루율과 안정성을 갖는 연산 증폭기와 이의 동작 방법 | |
US5642078A (en) | Amplifier having frequency compensation by gain degeneration | |
KR960011407B1 (ko) | 저전압 고속동작의 씨모스 (cmos) 연산증폭기 | |
US7295068B2 (en) | Increasing the linearity of a transconductance cell | |
EP0996996B1 (en) | A high speed and high gain operational amplifier | |
JPH0360209A (ja) | 増幅器回路とこの回路を含む半導体集積回路 | |
US5208552A (en) | Rail to rail operational transconductance amplifier | |
KR100753151B1 (ko) | 출력 버퍼용 연산 증폭기 및 이를 이용한 신호 처리 회로 | |
JPH11272346A (ja) | 電流ソース | |
JPH11220341A (ja) | 演算増幅器 | |
JPH05315859A (ja) | 演算増幅回路 | |
JP2704176B2 (ja) | 超高利得正帰還cmos相互コンダクタンス増幅器 | |
JPH0730340A (ja) | 改良した共通モードのリジェクションを有する差動入力段 | |
US4912427A (en) | Power supply noise rejection technique for amplifiers | |
US6400219B1 (en) | High-speed offset comparator | |
EP0655831B1 (en) | High performance transconductance operational amplifier, of the CMOS integrated type | |
JP2884896B2 (ja) | 差動演算増幅器 | |
US5952882A (en) | Gain enhancement for operational amplifiers | |
JP2001042830A (ja) | 電源装置、及びこれを用いた液晶表示装置 | |
JP3119221B2 (ja) | 演算増幅器 | |
US7312658B2 (en) | Differential amplifier with two outputs and a single input of improved linearity | |
JPH01126811A (ja) | 全差動増幅器のコモンモードフィードバック回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960220 |