JP2656714B2 - 全差動増幅器 - Google Patents
全差動増幅器Info
- Publication number
- JP2656714B2 JP2656714B2 JP5142472A JP14247293A JP2656714B2 JP 2656714 B2 JP2656714 B2 JP 2656714B2 JP 5142472 A JP5142472 A JP 5142472A JP 14247293 A JP14247293 A JP 14247293A JP 2656714 B2 JP2656714 B2 JP 2656714B2
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- current
- output
- transistor
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
- H03F3/45641—Measuring at the loading circuit of the differential amplifier
- H03F3/45659—Controlling the loading circuit of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
- H03F3/45192—Folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
- H03F3/45641—Measuring at the loading circuit of the differential amplifier
- H03F3/45654—Controlling the active amplifying circuit of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45424—Indexing scheme relating to differential amplifiers the CMCL comprising a comparator circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45651—Indexing scheme relating to differential amplifiers the LC comprising two cascode current sources
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は全差動増幅器に関し特
に、能動負荷を備え正負両出力端子の動作点電位をコモ
ンモードフィードバック回路で制御するように構成され
た型の全差動増幅器に関する。
に、能動負荷を備え正負両出力端子の動作点電位をコモ
ンモードフィードバック回路で制御するように構成され
た型の全差動増幅器に関する。
【０００２】
【従来の技術】全差動増幅器のコモンモードフィードバ
ック回路は、全差動増幅器の正負両出力端子の動作電位
を設定する為のもので、例えば、シー・テームズ（Ｃ．
ＴＥＲＭＥＳ），アナログ・モス・インテグレイテッド
・フォー・シグナル・プロセッシング（ＡＮＡＬＯＧ
ＭＯＳ ＩＮＴＥＧＲＡＴＥＤ ＣＩＲＣＵＩＴＳＦＯ
Ｒ ＳＩＧＮＡＬ ＰＲＯＣＥＳＩＮＧ），第２５４〜
第２５６頁，ワイリー・インターサイエンス・パブリケ
イション（Ａ ＷＩＬＥＹ−ＩＮＴＥＲＳＩＥＮＣＥ
ＰＵＢＬＩＣＡＴＩＯＮ），１９８６に記載されてい
る。しかし上記文献に記載された回路では、正の電源線
と負の電源線との間に多数のトランジスタが直列接続さ
れているために出力動作範囲が狭くなることや、また出
力電位を任意に設定するためには素子面積を調整する必
要がある等、設計が複雑であるといった問題があった。
ック回路は、全差動増幅器の正負両出力端子の動作電位
を設定する為のもので、例えば、シー・テームズ（Ｃ．
ＴＥＲＭＥＳ），アナログ・モス・インテグレイテッド
・フォー・シグナル・プロセッシング（ＡＮＡＬＯＧ
ＭＯＳ ＩＮＴＥＧＲＡＴＥＤ ＣＩＲＣＵＩＴＳＦＯ
Ｒ ＳＩＧＮＡＬ ＰＲＯＣＥＳＩＮＧ），第２５４〜
第２５６頁，ワイリー・インターサイエンス・パブリケ
イション（Ａ ＷＩＬＥＹ−ＩＮＴＥＲＳＩＥＮＣＥ
ＰＵＢＬＩＣＡＴＩＯＮ），１９８６に記載されてい
る。しかし上記文献に記載された回路では、正の電源線
と負の電源線との間に多数のトランジスタが直列接続さ
れているために出力動作範囲が狭くなることや、また出
力電位を任意に設定するためには素子面積を調整する必
要がある等、設計が複雑であるといった問題があった。
【０００３】そこで、これらを改善したコモンモードフ
ィードバック回路として、全差動増幅器の正負両出力端
子電圧の中点（コモンモード出力電位）を検出して基準
電位と比較し、その出力でコモンモード出力電位が基準
電位と等しくなるように、全差動増幅器の能動負荷とな
るトランジスタの制御電極に帰還をかける方法が考えら
れている。しかしカスコードタイプの全差動増幅器の場
合、出力端子に直接抵抗を接続し抵抗分割によって中点
を検出すると、利得が劣化しカスコードタイプの特徴を
生かしきれない。そこで、高入力インピーダンスのバッ
ファでいったん受けてから抵抗分割あるいは電流加算に
よりコモンモード出力電位を検出する方法が考えられて
いる。このような技術を用いた従来の全差動増幅器につ
いて、特開平１−１２６８１１号公報に開示された電流
加算による方法を適用した差動増幅器を用いて説明す
る。
ィードバック回路として、全差動増幅器の正負両出力端
子電圧の中点（コモンモード出力電位）を検出して基準
電位と比較し、その出力でコモンモード出力電位が基準
電位と等しくなるように、全差動増幅器の能動負荷とな
るトランジスタの制御電極に帰還をかける方法が考えら
れている。しかしカスコードタイプの全差動増幅器の場
合、出力端子に直接抵抗を接続し抵抗分割によって中点
を検出すると、利得が劣化しカスコードタイプの特徴を
生かしきれない。そこで、高入力インピーダンスのバッ
ファでいったん受けてから抵抗分割あるいは電流加算に
よりコモンモード出力電位を検出する方法が考えられて
いる。このような技術を用いた従来の全差動増幅器につ
いて、特開平１−１２６８１１号公報に開示された電流
加算による方法を適用した差動増幅器を用いて説明す
る。
【０００４】図４は上記公報に記載された全差動増幅器
の回路図である。同図において、電圧制御電流回路１０
０および２００は出力端子１９および１８に接続され、
それぞれ出力電圧を電流に変換する。その結果生じた出
力電流は和電流となって和電流伝達回路３００に流れ、
基準電流伝達回路４００で発生した基準電流とＡ節点で
比較される。その結果、全差動増幅器の能動負荷の一部
であるトランジスタＱ２７／Ｑ２８のゲート電位を制御
する帰還動作が得られる。この帰還動作により、コモン
モード出力電位が基準電位Ｖref と等しくなる。
の回路図である。同図において、電圧制御電流回路１０
０および２００は出力端子１９および１８に接続され、
それぞれ出力電圧を電流に変換する。その結果生じた出
力電流は和電流となって和電流伝達回路３００に流れ、
基準電流伝達回路４００で発生した基準電流とＡ節点で
比較される。その結果、全差動増幅器の能動負荷の一部
であるトランジスタＱ２７／Ｑ２８のゲート電位を制御
する帰還動作が得られる。この帰還動作により、コモン
モード出力電位が基準電位Ｖref と等しくなる。
【０００５】
【発明が解決しようとする課題】この従来の全差動増幅
器は、コアアンプ５００を見ると、トランジスタＱ２３
のドレイン電極とトランジスタＱ２５のソース電極との
接続点およびトランジスタＱ２４のドレイン電極とトラ
ンジスタＱ２６のソース電極との接続点が、トランジス
タＱ２５およびＱ２６がゲート接地されていることによ
り低インピーダンス化されているので、寄生容量によっ
て生じる高次の極が高い周波数へ移動し、低負荷容量Ｃ
L によって出来る一次の極で十分位相マージンが得られ
る。その結果、高速動作に適した高い遮断周波数ｆT の
コアアンプとなっている。
器は、コアアンプ５００を見ると、トランジスタＱ２３
のドレイン電極とトランジスタＱ２５のソース電極との
接続点およびトランジスタＱ２４のドレイン電極とトラ
ンジスタＱ２６のソース電極との接続点が、トランジス
タＱ２５およびＱ２６がゲート接地されていることによ
り低インピーダンス化されているので、寄生容量によっ
て生じる高次の極が高い周波数へ移動し、低負荷容量Ｃ
L によって出来る一次の極で十分位相マージンが得られ
る。その結果、高速動作に適した高い遮断周波数ｆT の
コアアンプとなっている。
【０００６】しかし、コモンモードフィードバック回路
を見ると、抵抗Ｒ１／Ｒ２に並列につくトランジスタＱ
３２／Ｑ３３のソース容量Ｃ１／Ｃ２やコモンモードフ
ィードバック回路により帰還をかける為の制御電極であ
るトランジスタＱ２７／Ｑ２８のゲート容量Ｃ３の為、
コモンモードループにおける高次の極が低い周波へ移
る。その結果、コアアンプ５００の位相マージンが十分
にあるのにもかかわらず、コモンモードフィードバック
回路で位相マージンをかせぐため負荷容量ＣL を増加さ
せる必要があった。従ってｆT が低くなり高速動作が実
現出来なかった。
を見ると、抵抗Ｒ１／Ｒ２に並列につくトランジスタＱ
３２／Ｑ３３のソース容量Ｃ１／Ｃ２やコモンモードフ
ィードバック回路により帰還をかける為の制御電極であ
るトランジスタＱ２７／Ｑ２８のゲート容量Ｃ３の為、
コモンモードループにおける高次の極が低い周波へ移
る。その結果、コアアンプ５００の位相マージンが十分
にあるのにもかかわらず、コモンモードフィードバック
回路で位相マージンをかせぐため負荷容量ＣL を増加さ
せる必要があった。従ってｆT が低くなり高速動作が実
現出来なかった。
【０００７】このことは抵抗分割によるコモンモード出
力検出方法にもいえる。すなわち、抵抗分割によって生
じた電圧を入力するトランジスタのゲート容量と分割用
抵抗とによってコモンモードループにおける高次の極が
低い周波数へ移り、その結果コモンモードフィードバッ
ク回路での位相マージンをかせぐ為には負荷容量ＣLを
増加させなくてはならなくなる。
力検出方法にもいえる。すなわち、抵抗分割によって生
じた電圧を入力するトランジスタのゲート容量と分割用
抵抗とによってコモンモードループにおける高次の極が
低い周波数へ移り、その結果コモンモードフィードバッ
ク回路での位相マージンをかせぐ為には負荷容量ＣLを
増加させなくてはならなくなる。
【０００８】従って、本発明の目的は、上述のようにコ
アアンプで十分高速動作が可能であるにもかかわらず、
コモンモードフィードバック回路で高速動作が阻害され
るという問題を解消して、高速性に優れた全差動増幅器
を提供することである。
アアンプで十分高速動作が可能であるにもかかわらず、
コモンモードフィードバック回路で高速動作が阻害され
るという問題を解消して、高速性に優れた全差動増幅器
を提供することである。
【０００９】
【課題を解決するための手段】本発明の全差動増幅器
は、能動負荷を備えた差動増幅器の正負両出力端子の動
作点電圧をコモンモードフィードバック回路で設定する
ように構成された全差動増幅器において、前記コモンモ
ードフィードバック回路が、外部から与えられる基準電
位と前記差動増幅器の正出力電位とを入力とする第１の
差動対と、前記基準電位と前記差動増幅器の負出力電位
とを入力とする第２の差動対と、前記第１の差動対の出
力電流と前記第２の差動対の出力電流との和電流を前記
差動増幅器の能動負荷のバイアス電流に加える和電流帰
還手段とを含んでなり、前記差動増幅器のコモンモード
出力電位と前記基準電位との差異を前記和電流に電圧ー
電流変換し、以後、前記変換後の電流を基に全て電流で
前記差動増幅器に帰還する、全電流モードのフィードバ
ックにより前記差動増幅器のコモンモード出力電位と前
記基準電位とが等しくなるように制御する構成であるこ
とを特徴とする全差動増幅器となっている。
は、能動負荷を備えた差動増幅器の正負両出力端子の動
作点電圧をコモンモードフィードバック回路で設定する
ように構成された全差動増幅器において、前記コモンモ
ードフィードバック回路が、外部から与えられる基準電
位と前記差動増幅器の正出力電位とを入力とする第１の
差動対と、前記基準電位と前記差動増幅器の負出力電位
とを入力とする第２の差動対と、前記第１の差動対の出
力電流と前記第２の差動対の出力電流との和電流を前記
差動増幅器の能動負荷のバイアス電流に加える和電流帰
還手段とを含んでなり、前記差動増幅器のコモンモード
出力電位と前記基準電位との差異を前記和電流に電圧ー
電流変換し、以後、前記変換後の電流を基に全て電流で
前記差動増幅器に帰還する、全電流モードのフィードバ
ックにより前記差動増幅器のコモンモード出力電位と前
記基準電位とが等しくなるように制御する構成であるこ
とを特徴とする全差動増幅器となっている。
【００１０】
【実施例】次に、本発明の好適な実施例について図面を
参照して説明する。図１は、本発明の第１の実施例の回
路図である。同図において、入力端子１１には逆相入力
が供給され、入力端子１２には正相入力が供給される。
入力端子１１／１２はそれぞれ、ｎチャネルＭＯＳトラ
ンジスタＱ２１／Ｑ２２のゲート電極に接続されてい
る。トランジスタＱ２１／Ｑ２２は、ソース電極が共通
にｎチャネルＭＯＳトランジスタＱ３１のドレイン電極
に接続され、ドレイン電極がそれぞれｐチャネルＭＯＳ
トランジスタＱ２３／Ｑ２４のドレイン電極に接続され
ている。トランジスタＱ２３／Ｑ２４のソース電極は高
位電源線１３に接続される。またトランジスタＱ２３／
Ｑ２４のドレイン電極はそれぞれｐチャネルＭＯＳトラ
ンジスタＱ２５／Ｑ２６のソース電極に接続される。ト
ランジスタＱ２５／Ｑ２６は、ドレイン電極がｎチャネ
ルＭＯＳトランジスタＱ２７／Ｑ２８のドレイン電極に
接続されるとともにｎチャネルＭＯＳトランジスタＱ３
３／Ｑ３２のゲート電極に接続される。トランジスタＱ
２７／Ｑ２８のソース電極はｎチャネルＭＯＳトランジ
スタＱ２９／Ｑ３０のドレイン電極に接続され、トラン
ジスタＱ２９／Ｑ３１及びトランジスタＱ３１のソース
電極は低位電源線１４に接続されている。
参照して説明する。図１は、本発明の第１の実施例の回
路図である。同図において、入力端子１１には逆相入力
が供給され、入力端子１２には正相入力が供給される。
入力端子１１／１２はそれぞれ、ｎチャネルＭＯＳトラ
ンジスタＱ２１／Ｑ２２のゲート電極に接続されてい
る。トランジスタＱ２１／Ｑ２２は、ソース電極が共通
にｎチャネルＭＯＳトランジスタＱ３１のドレイン電極
に接続され、ドレイン電極がそれぞれｐチャネルＭＯＳ
トランジスタＱ２３／Ｑ２４のドレイン電極に接続され
ている。トランジスタＱ２３／Ｑ２４のソース電極は高
位電源線１３に接続される。またトランジスタＱ２３／
Ｑ２４のドレイン電極はそれぞれｐチャネルＭＯＳトラ
ンジスタＱ２５／Ｑ２６のソース電極に接続される。ト
ランジスタＱ２５／Ｑ２６は、ドレイン電極がｎチャネ
ルＭＯＳトランジスタＱ２７／Ｑ２８のドレイン電極に
接続されるとともにｎチャネルＭＯＳトランジスタＱ３
３／Ｑ３２のゲート電極に接続される。トランジスタＱ
２７／Ｑ２８のソース電極はｎチャネルＭＯＳトランジ
スタＱ２９／Ｑ３０のドレイン電極に接続され、トラン
ジスタＱ２９／Ｑ３１及びトランジスタＱ３１のソース
電極は低位電源線１４に接続されている。
【００１１】上記のトランジスタＱ２１〜Ｑ３０は、全
差動増幅器のコアの部分を構成しており、そのうちトラ
ンジスタＱ２３／２４は能動負荷回路を構成している。
トランジスタＱ２３／Ｑ２４の共通ゲート電極には電圧
端子１５を介してバイアス電位ＶB1が与えられ、トラン
ジスタＱ２５／Ｑ２６の共通ゲート電極には電圧端子１
６を介してバイアス電位ＶB2が与えられ、トランジスタ
Ｑ２７／Ｑ２８の共通ゲート電極には電圧端子２０を介
してバイアス電位ＶB5が与えられ、トランジスタＱ２
９，Ｑ３０，Ｑ３１，Ｑ４４およびＱ４５のゲート電極
には電圧端子１７を介してバイアス電位ＶB3が供給され
る。
差動増幅器のコアの部分を構成しており、そのうちトラ
ンジスタＱ２３／２４は能動負荷回路を構成している。
トランジスタＱ２３／Ｑ２４の共通ゲート電極には電圧
端子１５を介してバイアス電位ＶB1が与えられ、トラン
ジスタＱ２５／Ｑ２６の共通ゲート電極には電圧端子１
６を介してバイアス電位ＶB2が与えられ、トランジスタ
Ｑ２７／Ｑ２８の共通ゲート電極には電圧端子２０を介
してバイアス電位ＶB5が与えられ、トランジスタＱ２
９，Ｑ３０，Ｑ３１，Ｑ４４およびＱ４５のゲート電極
には電圧端子１７を介してバイアス電位ＶB3が供給され
る。
【００１２】トランジスタＱ２５／Ｑ２６のそれぞれの
ソース電極に接続された出力端子１８および１９から
は、それぞれ正出力ＶO(+)および負出力ＶO(-)が取り出
される。更に、この出力はｎチャネルＭＯＳトランジス
タＱ３３／Ｑ４２及びｎチャネルＭＯＳトランジスタＱ
３２／Ｑ４１からなる二つの差動対により基準電圧Ｖ
ref と比較される。各差動対の出力電流は、共通の能動
負荷であるｐチャネルＭＯＳトランジスタＱ４３で電流
加算される。
ソース電極に接続された出力端子１８および１９から
は、それぞれ正出力ＶO(+)および負出力ＶO(-)が取り出
される。更に、この出力はｎチャネルＭＯＳトランジス
タＱ３３／Ｑ４２及びｎチャネルＭＯＳトランジスタＱ
３２／Ｑ４１からなる二つの差動対により基準電圧Ｖ
ref と比較される。各差動対の出力電流は、共通の能動
負荷であるｐチャネルＭＯＳトランジスタＱ４３で電流
加算される。
【００１３】ここで、上記構成におけるフィードバック
動作について説明する。一般に、ＭＯＳトランジスタで
構成された差動増幅器（一例として、図１において、対
接続のトランジスタＱ３２／Ｑ４１と、能動負荷のトラ
ンジスタＱ４３と、定電流源のｎチャネルＭＯＳトラン
ジスタＱ４４とで構成される）において、出力電流Ｉ01
（トランジスタＱ４３を流れる電流）と入力電圧差Ｖid
（基準電位Ｖref とコアンプの逆相出力Ｖo(-)との電圧
差）との関係は、例えば、シー・トウメイゾウ（Ｃ．Ｔ
ＯＵＭＡＺＯＵ），アナログ・アイシー・デザイン：カ
ーレントモード・アプローチ（ＡＮＡＬＯＧＵＥ ＩＣ
ＤＥＳＩＮＧ：ＴＨＥ ＣＵＲＲＥＮＴ−ＭＯＤＥ
ＡＰＰＲＯＡＣＨ），第１８３および第２３５〜第２３
８頁，ピーター・ペリグリナス・リミテッド（ＰＥＴＥ
Ｒ ＰＥＲＥＧＲＩＮＵＳ ＬＴＤ．），１９９０に記
載されているように、 Ｉ01＝（２・ＩSS・Ｋ）1/2 ・Ｖid・〔１−（Ｋ／２・ＩSS）・Ｖid 2 〕1/2 で表される。
動作について説明する。一般に、ＭＯＳトランジスタで
構成された差動増幅器（一例として、図１において、対
接続のトランジスタＱ３２／Ｑ４１と、能動負荷のトラ
ンジスタＱ４３と、定電流源のｎチャネルＭＯＳトラン
ジスタＱ４４とで構成される）において、出力電流Ｉ01
（トランジスタＱ４３を流れる電流）と入力電圧差Ｖid
（基準電位Ｖref とコアンプの逆相出力Ｖo(-)との電圧
差）との関係は、例えば、シー・トウメイゾウ（Ｃ．Ｔ
ＯＵＭＡＺＯＵ），アナログ・アイシー・デザイン：カ
ーレントモード・アプローチ（ＡＮＡＬＯＧＵＥ ＩＣ
ＤＥＳＩＮＧ：ＴＨＥ ＣＵＲＲＥＮＴ−ＭＯＤＥ
ＡＰＰＲＯＡＣＨ），第１８３および第２３５〜第２３
８頁，ピーター・ペリグリナス・リミテッド（ＰＥＴＥ
Ｒ ＰＥＲＥＧＲＩＮＵＳ ＬＴＤ．），１９９０に記
載されているように、 Ｉ01＝（２・ＩSS・Ｋ）1/2 ・Ｖid・〔１−（Ｋ／２・ＩSS）・Ｖid 2 〕1/2 で表される。
【００１４】尚、上式において、２・ＩSSは定電流源の
トランジスタＱ４４を流れる電流値であり又、Ｋは下記
の式で定義される。 Ｋ＝μ・ＣOX・Ｗ／〔２・（１＋δ）・Ｌ〕 但し、μ；ＭＯＳトランジスタのキャリアの移動度 ＣOX；単位面積当りのゲート酸化膜容量 Ｗ；チャネル幅 Ｌ；チャネル長 δ；補正係数（≒０） 上式によれば、Ｉ01は、〔１−（Ｋ／２・ＩSS）・Ｖid
2 〕1/2 がＶidに関して偶関数であるので、Ｖidに関し
奇関数となる。そして、この出力電流Ｉ01は入力電圧差
Ｖidに対してリニアーではないが、コモンモード出力電
位すなわちトランジスタＱ２１／Ｑ２２を含むコアアン
プの正相出力と逆相出力との和の１／２の電位のずれが
小さい場合には、以下に述べるように、Ｉ01がＶidの奇
関数であることを利用して、基準電位Ｖref とコモンモ
ード出力電位との差をフィードバック量とするフィード
バックループを構成することができる。
トランジスタＱ４４を流れる電流値であり又、Ｋは下記
の式で定義される。 Ｋ＝μ・ＣOX・Ｗ／〔２・（１＋δ）・Ｌ〕 但し、μ；ＭＯＳトランジスタのキャリアの移動度 ＣOX；単位面積当りのゲート酸化膜容量 Ｗ；チャネル幅 Ｌ；チャネル長 δ；補正係数（≒０） 上式によれば、Ｉ01は、〔１−（Ｋ／２・ＩSS）・Ｖid
2 〕1/2 がＶidに関して偶関数であるので、Ｖidに関し
奇関数となる。そして、この出力電流Ｉ01は入力電圧差
Ｖidに対してリニアーではないが、コモンモード出力電
位すなわちトランジスタＱ２１／Ｑ２２を含むコアアン
プの正相出力と逆相出力との和の１／２の電位のずれが
小さい場合には、以下に述べるように、Ｉ01がＶidの奇
関数であることを利用して、基準電位Ｖref とコモンモ
ード出力電位との差をフィードバック量とするフィード
バックループを構成することができる。
【００１５】図１において、ＭＯＳトランジスタＱ３２
／Ｑ４１およびトランジスタＱ３３／Ｑ４２で構成され
る二つの差動対を考える。まず、基準電位Ｖref とコモ
ンモード出力電位とが等しいとき、トランジスタＱ３２
／Ｑ４１からなる差動対の入力電位差をＶidとすると、
トランジスタＱ３３／Ｑ４２からなる差動対の入力電位
差は−Ｖidとなる。従って、それぞれ入力電位差に対し
て奇関数である上記二つの差動対の出力電流Ｉ01および
Ｉ02は互いに符号が異なり相殺し合うことになり、それ
らの和電流Ｉ0 （トランジスタＱ４３を流れる電流＝Ｉ
01＋Ｉ02）は、無入力状態での値と同じ値で変化しな
い。すなわち、正常動作に悪影響を与えるようなことは
ない。
／Ｑ４１およびトランジスタＱ３３／Ｑ４２で構成され
る二つの差動対を考える。まず、基準電位Ｖref とコモ
ンモード出力電位とが等しいとき、トランジスタＱ３２
／Ｑ４１からなる差動対の入力電位差をＶidとすると、
トランジスタＱ３３／Ｑ４２からなる差動対の入力電位
差は−Ｖidとなる。従って、それぞれ入力電位差に対し
て奇関数である上記二つの差動対の出力電流Ｉ01および
Ｉ02は互いに符号が異なり相殺し合うことになり、それ
らの和電流Ｉ0 （トランジスタＱ４３を流れる電流＝Ｉ
01＋Ｉ02）は、無入力状態での値と同じ値で変化しな
い。すなわち、正常動作に悪影響を与えるようなことは
ない。
【００１６】次に、基準電位Ｖref とコモンモード出力
電位とが異なり、コモンモード出力電位が基準電位Ｖ
ref より高くなると、トランジスタＱ４３の電流は減少
する。この場合、出力振幅が小さい領域ではリニアー動
作で近似できるので、基準電位とコモンモード出力電位
との差の検出を問題なく実現できる。一方、出力振幅が
大きい領域ではリニアー近似はできないが、このとき基
準電位とコモンモード出力電位との差電圧ΔＶが振幅に
対して小さければ、その振幅における微係数を考えれば
よい。ここで、奇関数の微係数は偶関数であるので、符
号が異なり絶対値が等しい上記二つの差動対のそれぞれ
の出力電流の微分は等しくなる。従って、差電圧ΔＶに
よって生じる出力電流の和電流は差電圧ΔＶに比例す
る。但し、振幅に対する微係数が異なっているのでフィ
ードバック量は振幅によって変化することになるが、フ
ィードバックループにおけるループゲインが十分大きい
ので、それによる正相および逆相出力への影響は無視で
きる。このようにして、基準電位Ｖref とコモンモード
出力電位との差をフィードバック量とするフィードバッ
クループが構成されている。
電位とが異なり、コモンモード出力電位が基準電位Ｖ
ref より高くなると、トランジスタＱ４３の電流は減少
する。この場合、出力振幅が小さい領域ではリニアー動
作で近似できるので、基準電位とコモンモード出力電位
との差の検出を問題なく実現できる。一方、出力振幅が
大きい領域ではリニアー近似はできないが、このとき基
準電位とコモンモード出力電位との差電圧ΔＶが振幅に
対して小さければ、その振幅における微係数を考えれば
よい。ここで、奇関数の微係数は偶関数であるので、符
号が異なり絶対値が等しい上記二つの差動対のそれぞれ
の出力電流の微分は等しくなる。従って、差電圧ΔＶに
よって生じる出力電流の和電流は差電圧ΔＶに比例す
る。但し、振幅に対する微係数が異なっているのでフィ
ードバック量は振幅によって変化することになるが、フ
ィードバックループにおけるループゲインが十分大きい
ので、それによる正相および逆相出力への影響は無視で
きる。このようにして、基準電位Ｖref とコモンモード
出力電位との差をフィードバック量とするフィードバッ
クループが構成されている。
【００１７】ここで図１に示すように本実施例では、ト
ランジスタＱ４３とＱ４６及びＱ４７とはカーレントミ
ラー構成になっており、且つトランジスタＱ４６／Ｑ４
７のドレイン電極はトランジスタＱ２３／Ｑ２４のドレ
イン電極に接続されている。したがって、トランジスタ
Ｑ４３の電流が減少すればトランジスタＱ４６／Ｑ４７
の電流が減少しコアアンプでのバイアス電流が減少する
ことによって出力のコモンモード出力電位は低くなる。
逆に、コモンモード出力電位が基準電位Ｖref より低く
なった場合は、同様に考えて、コモンモード出力電位が
高くなるというように帰還動作が得られ、コモンモード
出力電位が常に基準電位Ｖref と等しくなる。
ランジスタＱ４３とＱ４６及びＱ４７とはカーレントミ
ラー構成になっており、且つトランジスタＱ４６／Ｑ４
７のドレイン電極はトランジスタＱ２３／Ｑ２４のドレ
イン電極に接続されている。したがって、トランジスタ
Ｑ４３の電流が減少すればトランジスタＱ４６／Ｑ４７
の電流が減少しコアアンプでのバイアス電流が減少する
ことによって出力のコモンモード出力電位は低くなる。
逆に、コモンモード出力電位が基準電位Ｖref より低く
なった場合は、同様に考えて、コモンモード出力電位が
高くなるというように帰還動作が得られ、コモンモード
出力電位が常に基準電位Ｖref と等しくなる。
【００１８】次にコモンモードループにおける高次の極
について見ると、本実施例では、従来の全差動増幅器と
は異なってコモンモード出力電位検出用に抵抗を使用し
ていないので、抵抗に並列につく寄生容量の影響を受け
ない。また、コモンモードフィードバック回路による帰
還をカレントミラー構成により電流でかけているので、
制御電極であるトランジスタのゲート容量の影響を受け
ない。すなわち、図１において、トランジスタＱ４３の
ドレイン電極と二つのトランジスタＱ４１／Ｑ４２のド
レイン電極との接続点および、トランジスタＱ３４のド
レイン電極と二つのトランジスタＱ３２／Ｑ３３のドレ
イン電極との接続点を見ると、それぞれの接続点の抵抗
がトランジスタＱ４３およびトランジスタＱ３４によっ
て、１／ｇm （ｇm は、相互コンダクタンス）となり低
抵抗で構成されているので、低インピーダンス化されて
いることが分る。従って、寄生容量によって生じる高次
の極が高い周波数へ移動する。このことは、各差動対の
電流源への接続点についてもいえる。定電流源トランジ
スタＱ４４と差動対トランジスタＱ３２／Ｑ４１との接
続点および、定電流源トランジスタＱ４５と差動対トラ
ンジスタＱ３３／Ｑ４２との接続点を見ると、基準電位
Ｖref は固定されているので各接続点からみて、トラン
ジスタＱ４１およびトランジスタＱ４２がゲート接地の
構成で低入力インピーダンスに見え、従って、それぞれ
の接続点は低入力インピーダンス化されている。
について見ると、本実施例では、従来の全差動増幅器と
は異なってコモンモード出力電位検出用に抵抗を使用し
ていないので、抵抗に並列につく寄生容量の影響を受け
ない。また、コモンモードフィードバック回路による帰
還をカレントミラー構成により電流でかけているので、
制御電極であるトランジスタのゲート容量の影響を受け
ない。すなわち、図１において、トランジスタＱ４３の
ドレイン電極と二つのトランジスタＱ４１／Ｑ４２のド
レイン電極との接続点および、トランジスタＱ３４のド
レイン電極と二つのトランジスタＱ３２／Ｑ３３のドレ
イン電極との接続点を見ると、それぞれの接続点の抵抗
がトランジスタＱ４３およびトランジスタＱ３４によっ
て、１／ｇm （ｇm は、相互コンダクタンス）となり低
抵抗で構成されているので、低インピーダンス化されて
いることが分る。従って、寄生容量によって生じる高次
の極が高い周波数へ移動する。このことは、各差動対の
電流源への接続点についてもいえる。定電流源トランジ
スタＱ４４と差動対トランジスタＱ３２／Ｑ４１との接
続点および、定電流源トランジスタＱ４５と差動対トラ
ンジスタＱ３３／Ｑ４２との接続点を見ると、基準電位
Ｖref は固定されているので各接続点からみて、トラン
ジスタＱ４１およびトランジスタＱ４２がゲート接地の
構成で低入力インピーダンスに見え、従って、それぞれ
の接続点は低入力インピーダンス化されている。
【００１９】次に、本発明の第２の実施例について説明
する。図２は、本発明の第２の実施例の回路図である。
図２を参照すると本実施例は、図１に示す第１の実施例
におけるトランジスタＱ２３，Ｑ２４，Ｑ４６およびＱ
４７を二つのトランジスタＱ２３／Ｑ２４でまとめ、簡
略化したものである。トランジスタＱ２３／Ｑ２４は、
コモンモードフィードバック回路の二つの差動対の和電
流が流れるトランジスタＱ４３とカレントミラー構成と
なっている。本実施例においても第１の実施例と同様
に、各接続点が寄生容量の影響を受けない低インピーダ
ンスで構成されいる。
する。図２は、本発明の第２の実施例の回路図である。
図２を参照すると本実施例は、図１に示す第１の実施例
におけるトランジスタＱ２３，Ｑ２４，Ｑ４６およびＱ
４７を二つのトランジスタＱ２３／Ｑ２４でまとめ、簡
略化したものである。トランジスタＱ２３／Ｑ２４は、
コモンモードフィードバック回路の二つの差動対の和電
流が流れるトランジスタＱ４３とカレントミラー構成と
なっている。本実施例においても第１の実施例と同様
に、各接続点が寄生容量の影響を受けない低インピーダ
ンスで構成されいる。
【００２０】図３に、本実施例による全差動増幅器と図
４に示す従来の技術による全差動増幅器とについて、位
相特性と振幅特性（ゲイン）とをスパイス（ＳＰＩＣ
Ｅ：Ｓｉｍｕｌａｔｉｏｎ Ｐｒｏｇｒａｍ ｗｉｔｈ
Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ ＥｍＰｈａ
ｓｉｓ）によってシミュレートした結果を示す。図３に
おいて、縦軸は位相及びゲインを示し横軸は周波数を示
す。又、実線は位相特性を二点鎖線は振幅特性を表わ
し、いずれも上側の曲線が本実施例に対するものであ
り、下側の曲線が従来の全差動増幅器の特性を示す。図
３を参照すると、本実施例では３０〜４０°程度の位相
マージンが得られているのに対して、同じ負荷容量を用
いた従来の全差動増幅器では位相マージンが殆ど０°で
ある。すなわち、位相マージンが数°程度では安定な回
路とはいえないことから、従来の増幅器では動作を安定
化させるために負荷容量を増加させざるを得なかった
が、本実施例にはその必要がなく、従って、高速動作に
適したｆt の高い全差動増幅器であるといえる。
４に示す従来の技術による全差動増幅器とについて、位
相特性と振幅特性（ゲイン）とをスパイス（ＳＰＩＣ
Ｅ：Ｓｉｍｕｌａｔｉｏｎ Ｐｒｏｇｒａｍ ｗｉｔｈ
Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ ＥｍＰｈａ
ｓｉｓ）によってシミュレートした結果を示す。図３に
おいて、縦軸は位相及びゲインを示し横軸は周波数を示
す。又、実線は位相特性を二点鎖線は振幅特性を表わ
し、いずれも上側の曲線が本実施例に対するものであ
り、下側の曲線が従来の全差動増幅器の特性を示す。図
３を参照すると、本実施例では３０〜４０°程度の位相
マージンが得られているのに対して、同じ負荷容量を用
いた従来の全差動増幅器では位相マージンが殆ど０°で
ある。すなわち、位相マージンが数°程度では安定な回
路とはいえないことから、従来の増幅器では動作を安定
化させるために負荷容量を増加させざるを得なかった
が、本実施例にはその必要がなく、従って、高速動作に
適したｆt の高い全差動増幅器であるといえる。
【００２１】
【発明の効果】以上説明したように本発明の全差動増幅
器では、電流モードでの加算によりコモンモード出力電
位を検出し、電流モードでコアアンプへフィードバック
している。すなわち、二つの差動対とカレントミラーと
によりコモンモードフィードバック回路を構成してい
る。従って、コモンモードフィードバック回路の各接続
点が低インピーダンス化され、寄生容量の影響を受け
ず、寄生容量によって生じる高次の極が高い周波数へ移
動するので、低負荷容量によって出来る一次の極で十分
な位相マージンが得られる。
器では、電流モードでの加算によりコモンモード出力電
位を検出し、電流モードでコアアンプへフィードバック
している。すなわち、二つの差動対とカレントミラーと
によりコモンモードフィードバック回路を構成してい
る。従って、コモンモードフィードバック回路の各接続
点が低インピーダンス化され、寄生容量の影響を受け
ず、寄生容量によって生じる高次の極が高い周波数へ移
動するので、低負荷容量によって出来る一次の極で十分
な位相マージンが得られる。
【００２２】このことにより、本発明によれば、従来の
コアアンプの位相マージンが十分であったのにも拘らず
コモンモードフィードバック回路での位相マージンをか
せぐために負荷容量を増加させざるを得ず高速性を犠牲
にしていたのに対して、負荷容量を増加させることなく
安定化がはかられるので、高速動作に適した高いｆtの
全差動増幅器を提供することが出来る。
コアアンプの位相マージンが十分であったのにも拘らず
コモンモードフィードバック回路での位相マージンをか
せぐために負荷容量を増加させざるを得ず高速性を犠牲
にしていたのに対して、負荷容量を増加させることなく
安定化がはかられるので、高速動作に適した高いｆtの
全差動増幅器を提供することが出来る。
【図１】本発明の第１の実施例の回路図である。
【図２】本発明の第２の実施例の回路図である。
【図３】本発明の第２の実施例および従来の技術による
全差動増幅器の位相特性および振幅特性を比較して示す
図である。
全差動増幅器の位相特性および振幅特性を比較して示す
図である。
【図４】従来の技術による全差動増幅器の一例の回路図
である。
である。
１１，１２ 入力端子 １３ 高位電源線 １４ 低位電源線 １５，１６，１７，２０ 電圧端子 １８，１９ 出力端子 １００，２００ 電圧制御電流回路 ３００ 和電流伝達回路 ４００ 基準電流伝達回路 ５００ コアアンプ
Claims (3)
- 【請求項１】 能動負荷を備えた差動増幅器の正負両出
力端子の動作点電圧をコモンモードフィードバック回路
で設定するように構成された全差動増幅器において、 前記コモンモードフィードバック回路が、外部から与え
られる基準電位と前記差動増幅器の正出力電位とを入力
とする第１の差動対と、前記基準電位と前記差動増幅器
の負出力電位とを入力とする第２の差動対と、前記第１
の差動対の出力電流と前記第２の差動対の出力電流との
和電流を前記差動増幅器の能動負荷のバイアス電流に加
える和電流帰還手段とを含んでなり、 前記差動増幅器のコモンモード出力電位と前記基準電位
との差異を前記和電流に電圧ー電流変換し、以後、前記
変換後の電流を基に全て電流で前記差動増幅器に帰還す
る、全電流モードのフィードバックにより前記差動増幅
器のコモンモード出力電位と前記基準電位とが等しくな
るように制御する構成であることを特徴とする全差動増
幅器。 - 【請求項２】 請求項１記載の全差動増幅器において、 前記和電流帰還手段が、前記第１の差動対および前記第
２の差動対の共通の能動負荷となる第１のトランジスタ
と、それぞれ前記差動増幅器の能動負荷用の第２および
第３のトランジスタのそれぞれに並列に設けられた第４
および第５のトランジスタとからなり、 前記第１、第４および第５のトランジスタがカレントミ
ラー回路をなすように接続されていることを特徴とする
全差動増幅器。 - 【請求項３】 請求項１記載の全差動増幅器において、 前記和電流帰還手段が、前記第１の差動対および前記第
２の差動対の共通の能動負荷となる第１のトランジスタ
と、前記差動増幅器の能動負荷用の第２および第３のト
ランジスタとからなり、 前記第１、第２および第３のトランジスタがカレントミ
ラー回路をなすように接続されていることを特徴とする
全差動増幅器。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5142472A JP2656714B2 (ja) | 1993-06-15 | 1993-06-15 | 全差動増幅器 |
| EP94109209A EP0632581B1 (en) | 1993-06-15 | 1994-06-15 | Fully differential amplifier |
| DE69417478T DE69417478T2 (de) | 1993-06-15 | 1994-06-15 | Volldifferentialverstärker |
| US08/260,315 US5568089A (en) | 1993-06-15 | 1994-06-15 | Fully differential amplifier including common mode feedback circuit |
| AU64757/94A AU676040B2 (en) | 1993-06-15 | 1994-06-15 | Fully differential amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5142472A JP2656714B2 (ja) | 1993-06-15 | 1993-06-15 | 全差動増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH077340A JPH077340A (ja) | 1995-01-10 |
| JP2656714B2 true JP2656714B2 (ja) | 1997-09-24 |
Family
ID=15316120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5142472A Expired - Lifetime JP2656714B2 (ja) | 1993-06-15 | 1993-06-15 | 全差動増幅器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5568089A (ja) |
| EP (1) | EP0632581B1 (ja) |
| JP (1) | JP2656714B2 (ja) |
| AU (1) | AU676040B2 (ja) |
| DE (1) | DE69417478T2 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2908282B2 (ja) * | 1995-05-22 | 1999-06-21 | 日本電気移動通信株式会社 | 両波整流回路 |
| IT1295291B1 (it) * | 1997-10-07 | 1999-05-04 | Sgs Thomson Microelectronics | Convertitore tensione-corrente complementare differenziale |
| GB2344902B (en) | 1998-12-18 | 2003-04-23 | Ericsson Telefon Ab L M | Level shift circuit |
| US6310495B1 (en) * | 2000-02-15 | 2001-10-30 | Hewlett Packard Company | Clock wave noise reducer |
| US6636116B2 (en) | 2001-10-05 | 2003-10-21 | Texas Instruments Incorporated | Fully differential current feedback amplifier |
| WO2004004307A2 (en) | 2002-06-27 | 2004-01-08 | Broadband Innovations, Inc. | Even order distortion elimination in push-pull or differential amplifiers and circuits |
| JP2004274207A (ja) | 2003-03-06 | 2004-09-30 | Renesas Technology Corp | バイアス電圧発生回路および差動増幅器 |
| JP2004297762A (ja) | 2003-03-11 | 2004-10-21 | Fujitsu Ltd | 同相帰還回路および差動演算増幅回路 |
| US6937100B2 (en) * | 2003-12-18 | 2005-08-30 | Standard Microsystems Corporation | Amplifier circuit with common mode feedback |
| US7132859B2 (en) * | 2004-03-18 | 2006-11-07 | Intersil Americas Inc. | Common-mode current feedback amplifiers |
| US7116132B2 (en) * | 2004-03-18 | 2006-10-03 | Intersil Americas Inc. | Current feedback amplifiers with separate common-mode and differential-mode inputs |
| US7132860B2 (en) * | 2004-03-18 | 2006-11-07 | Intersil Americas Inc. | Differential-mode current feedback amplifiers |
| US7560987B1 (en) | 2005-06-07 | 2009-07-14 | Cypress Semiconductor Corporation | Amplifier circuit with bias stage for controlling a common mode output voltage of the gain stage during device power-up |
| US7683717B2 (en) * | 2005-12-15 | 2010-03-23 | Intelleflex Corporation | Fully differential amplifier with continuous-time offset reduction |
| US8076973B2 (en) | 2007-02-22 | 2011-12-13 | Intelleflex Corporation | Fully differential amplifier with continuous-time offset reduction |
| JP5487580B2 (ja) | 2008-08-28 | 2014-05-07 | 富士通株式会社 | 増幅回路 |
| JP5120157B2 (ja) | 2008-09-02 | 2013-01-16 | 富士通株式会社 | 増幅回路および光変調器用ドライバ回路 |
| US8310308B1 (en) * | 2011-05-31 | 2012-11-13 | Texas Instruments Incorporated | Wide bandwidth class C amplifier with common-mode feedback |
| CN105634426B (zh) * | 2015-12-18 | 2018-06-08 | 天津工业大学 | Uhf rfid阅读器功率放大器 |
| TWI587626B (zh) * | 2016-07-05 | 2017-06-11 | 絡達科技股份有限公司 | 運算放大器電路 |
| CN107765751B (zh) * | 2017-11-29 | 2023-08-01 | 成都锐成芯微科技股份有限公司 | 共模反馈电路和信号处理电路 |
| US11088667B2 (en) * | 2018-12-11 | 2021-08-10 | Semiconductor Components Industries, Llc | Methods and apparatus for a dual mode operational amplifier |
| RU2712411C1 (ru) * | 2019-10-11 | 2020-01-28 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Промежуточный каскад cjfet операционного усилителя с парафазным токовым выходом |
| CN113520407A (zh) * | 2021-07-14 | 2021-10-22 | 深圳英智科技有限公司 | 一种脑电放大器 |
| CN115580249B (zh) * | 2022-11-18 | 2023-03-31 | 合肥灿芯科技有限公司 | 一种新型可变增益全差分运算放大器的启动电路设计 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01126811A (ja) * | 1987-11-12 | 1989-05-18 | Toshiba Corp | 全差動増幅器のコモンモードフィードバック回路 |
| JPH01208006A (ja) * | 1988-02-15 | 1989-08-22 | Nec Corp | 全差動形増幅器 |
| US4959621A (en) * | 1988-07-21 | 1990-09-25 | Siemens Aktiengesellschaft | Differential amplifier having externally controllable power consumption |
| US5202645A (en) * | 1991-12-12 | 1993-04-13 | National Semiconductor Corporation | Stabilized transient response of a cascode CMOS amplifier |
| US5206602A (en) * | 1992-04-30 | 1993-04-27 | Hewlett-Packard Company | Biomedical amplifier circuit |
-
1993
- 1993-06-15 JP JP5142472A patent/JP2656714B2/ja not_active Expired - Lifetime
-
1994
- 1994-06-15 AU AU64757/94A patent/AU676040B2/en not_active Ceased
- 1994-06-15 US US08/260,315 patent/US5568089A/en not_active Expired - Fee Related
- 1994-06-15 DE DE69417478T patent/DE69417478T2/de not_active Expired - Fee Related
- 1994-06-15 EP EP94109209A patent/EP0632581B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69417478T2 (de) | 1999-11-04 |
| EP0632581A2 (en) | 1995-01-04 |
| AU6475794A (en) | 1994-12-22 |
| AU676040B2 (en) | 1997-02-27 |
| EP0632581A3 (en) | 1995-08-09 |
| EP0632581B1 (en) | 1999-03-31 |
| US5568089A (en) | 1996-10-22 |
| DE69417478D1 (de) | 1999-05-06 |
| JPH077340A (ja) | 1995-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2656714B2 (ja) | 全差動増幅器 | |
| KR100326878B1 (ko) | 증폭회로 | |
| US4766394A (en) | Operational amplifier circuit having wide operating range | |
| US5642078A (en) | Amplifier having frequency compensation by gain degeneration | |
| US8102211B2 (en) | Rail-to-rail input stage circuit with dynamic bias control | |
| US7295068B2 (en) | Increasing the linearity of a transconductance cell | |
| US5789981A (en) | High-gain operational transconductance amplifier offering improved bandwidth | |
| JPH0786850A (ja) | 完全差動演算増幅器、および差動演算増幅器における同相再構築の方法 | |
| KR102672982B1 (ko) | 고선형 입력 및 출력 레일-투-레일 증폭기 | |
| US6018268A (en) | High speed and high gain operational amplifier | |
| US5208552A (en) | Rail to rail operational transconductance amplifier | |
| US7633346B2 (en) | Transconductance compensating bias circuit and amplifier | |
| US5321370A (en) | Operational amplifier with common-mode feedback amplifier circuit | |
| KR0134178B1 (ko) | 개량된 선형성을 갖는 트랜스콘덕턴스 셀 | |
| US6472932B2 (en) | Transconductor and filter circuit | |
| KR19980081642A (ko) | 가변 이득 증폭기 | |
| JPH0730340A (ja) | 改良した共通モードのリジェクションを有する差動入力段 | |
| KR19980070499A (ko) | 차동회로를 포함하는 전자회로 | |
| US4912427A (en) | Power supply noise rejection technique for amplifiers | |
| US6249153B1 (en) | High slew rate input differential pair with common mode input to ground | |
| EP0655831B1 (en) | High performance transconductance operational amplifier, of the CMOS integrated type | |
| JP2705317B2 (ja) | 演算増幅器 | |
| US6124705A (en) | Cascode current mirror with amplifier | |
| JP2884896B2 (ja) | 差動演算増幅器 | |
| JP3930461B2 (ja) | 増幅回路及びこれを用いた液晶ディスプレイ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960220 |