CN115580249B - 一种新型可变增益全差分运算放大器的启动电路设计 - Google Patents

一种新型可变增益全差分运算放大器的启动电路设计 Download PDF

Info

Publication number
CN115580249B
CN115580249B CN202211442728.0A CN202211442728A CN115580249B CN 115580249 B CN115580249 B CN 115580249B CN 202211442728 A CN202211442728 A CN 202211442728A CN 115580249 B CN115580249 B CN 115580249B
Authority
CN
China
Prior art keywords
type mos
mos tube
circuit
drain electrode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211442728.0A
Other languages
English (en)
Other versions
CN115580249A (zh
Inventor
倪灿灿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Canxin Technology Co ltd
Original Assignee
Hefei Canxin Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Canxin Technology Co ltd filed Critical Hefei Canxin Technology Co ltd
Priority to CN202211442728.0A priority Critical patent/CN115580249B/zh
Publication of CN115580249A publication Critical patent/CN115580249A/zh
Application granted granted Critical
Publication of CN115580249B publication Critical patent/CN115580249B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H03F1/342—Negative-feedback-circuit arrangements with or without positive feedback in field-effect transistor amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明涉及模拟集成电路设计技术领域，更具体地说，本发明提供了一种新型可变增益全差分运算放大器的启动电路设计，应用在可编程增益放大器电路中，该电路包括两级全差分运算放大器主电路、共模反馈电路、启动电路、正反馈电路和负反馈电路；所述共模反馈电路用于稳定共模输出电压；所述启动电路用于在负反馈电路增益小于正反馈电路增益，net1被拉到电源电压或地时启动电路。启动电路能够当负反馈电路增益小于正反馈电路增益时，自行启动，建立直流工作点来启动电路，并且在电路启动后，启动电路被关闭，不会影响PGA性能；解决了现有的低压全差分运算放大器电路中，当负反馈电路弱于正反馈电路时，出现电路处于非正常工作状态的问题。

Description

一种新型可变增益全差分运算放大器的启动电路设计
技术领域
本发明涉及模拟集成电路设计技术领域，更具体地说，是一种新型可变增益全差分运算放大器的启动电路设计。
背景技术
差分运算放大器是模拟集成电路中最基本模块之一。其特点在于差分信号输入、差分信号输出，可以抑制共模干扰信号。在混合信号电路中，为了抑制地上的噪声和电源上的脉冲干扰等，全差分运算放大器更是得到了广泛的应用
图1为传统的低压全差分运算放大器电路图，这个电路在PLC的RX应用中，第一级PGA的输入会遇到外部交流信号，而没有直流信号，因此需要PGA自建共模电压，而常规PGA在net1点，存在正反馈和负反馈交叉点，当负反馈电路强于正反馈电路时，电路正常启动工作，但当负反馈电路弱于正反馈电路时，net1被拉到电源地，出现电路处于非正常工作状态的问题。
发明内容
本发明的目的在于提供一种新型可变增益全差分运算放大器的启动电路设计，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：一种新型可变增益全差分运算放大器的启动电路设计，应用在可编程增益放大器电路中，该电路包括两级全差分运算放大器主电路、共模反馈电路、启动电路、正反馈电路和负反馈电路；
所述共模反馈电路用于稳定共模输出电压；
所述启动电路用于在负反馈电路增益小于正反馈电路增益，net1被拉到电源电压或地时，启动电路；
所述启动电路由第七N型MOS管(N7)、第八N型MOS管(N8)、第九N型MOS管(N9)、第五T的N型MOS管(N5T)、第六T的N型MOS管(N6T)、第七P型MOS管(P7)、第八P型MOS管(P8)、第九P型MOS管(P9)和第十P型MOS管(P10)构成；
所述第七P型MOS管(P7)、第八P型MOS管(P8)、第九P型MOS管(P9)和第十P型MOS管(P10)构成启动电路中的复位电路；
所述第七N型MOS管(N7)、第八N型MOS管(N8)和第九N型MOS管(N9)的源极接地，第七N型MOS管(N7)的栅极和漏极均与第七P型MOS管(P7)、第八P型MOS管(P8)、第九P型MOS管(P9)和第十P型MOS管(P10)的栅极连接；
所述第七P型MOS管(P7)的源极与电源连接，第七P型MOS管(P7)的漏极与第八P型MOS管(P8)的源极连接，第八P型MOS管(P8)的漏极与第九P型MOS管(P9)的源极连接，第九P型MOS管(P9)的漏极与第十P型MOS管(P10)的源极连接；
所述第八N型MOS管(N8)的栅极与VOU连接，第八N型MOS管(N8)的漏接、第九N型MOS管(N9)的漏极和第十P型MOS管(P10)的漏极均与vtr连接；
所述第九N型MOS管(N9)的栅极与PD连接；
所述第五T的N型MOS管(N5T)和第六T的N型MOS管(N6T)的源极均与第二N型MOS管(N2)的漏极连接，所述第五T的N型MOS管(N5T)的栅极与vtr连接，第五T的N型MOS管(N5T)的漏极与第一电阻(R1)远离第一电容(C1)的一端连接；所述第六T的N型MOS管(N6T)的栅极与vtr连接，第六T的N型MOS管(N6T)的漏极与第二电阻(R2)远离第二电容(C2)的一端连接。
本申请再进一步的技术方案：当启动电路启动电路工作后，启动电路关闭。
本申请再进一步的技术方案：所述可编程增益放大器电路中，RES1_MUX和RES2_MUX是不同的电阻值选择，通过不同配比，得到两级全差分运算放大器主电路的可调增益。
本申请再进一步的技术方案：所述两级全差分运算放大器主电路由第一N型MOS管(N1)、第二N型MOS管(N2)、第三N型MOS管(N3)、第五N型MOS管(N5)、第六N型MOS管(N6)、第一P型MOS管(P1)、第二P型MOS管(P2)、第三P型MOS管(P3)、第四P型MOS管(P4)、第一电阻(R1)、第二电阻(R2)、第一电容(C1)和第二电容(C2)构成；
所述第一N型MOS管(N1)、第二N型MOS管(N2)和第三N型MOS管(N3)的源极接地，栅极共同接bias1；第二N型MOS管(N2)的漏极分别与第五N型MOS管(N5)和第六N型MOS管(N6)的源极连接；第五N型MOS管(N5)的栅极接VIM，第六N型MOS管(N6)的栅极与VIP连接；
所述第一电阻(R1)的一端与第一电容(C1)连接，所述第一电容(C1)的另一端、第一P型MOS管(P1)的漏极以及第一N型MOS管(N1)的漏极均与VOM连接；第一电阻(R1)的另一端与第五N型MOS管(N5)的漏极、第二P型MOS管(P2)的漏极和第一P型MOS管(P1)的栅极连接；
所述第二电阻(R2)的一端与第二电容(C2)连接，所述第二电容(C2)的另一端、第四P型MOS管(P4)的漏极以及第三N型MOS管(N3)的漏极均与VOP连接；第二电阻(R2)的另一端与第六N型MOS管(N6)的漏极、第三P型MOS管(P3)的漏极和第四P型MOS管(P4)的栅极连接；
所述第一P型MOS管(P1)、第二P型MOS管(P2)、第三P型MOS管(P3)和第四P型MOS管(P4)的源极与电源连接。
本申请再进一步的技术方案：所述共模反馈电路由第三电阻(R3)、第四电阻(R4)、第三电容(C3)、第四电容(C4)、第五P型MOS管(P5)、第六P型MOS管(P6)、第四N型MOS管(N4)、第十N型MOS管(N10)和第十一N型MOS管(N11)构成；
所述第十N型MOS管(N10)和第五P型MOS管(P5)为状态检测电路；
所述第四N型MOS管(N4)的源极接地，栅极接bias2，漏极与第十N型MOS管(N10)和第十一N型MOS管(N11)的源极连接；
所述第十N型MOS管(N10)的栅极、第三电阻(R3)的一端、第四电阻(R4)的一端、第三电容(C3)的一端和第四电容(C4)的一端均与VOU连接；第三电阻(R3)的另一端和第三电容(C3)的另一端均与VOP连接；第四电阻(R4)的另一端和第四电容(C4)的另一端均与VOM连接；第十N型MOS管(N10)的漏极分别与第五P型MOS管(P5)的栅极和漏极连接，第十N型MOS管(N10)的漏极还分别与第二P型MOS管(P2)和第三P型MOS管(P3)的栅极连接；
所述第十一N型MOS管(N11)的栅极与VGA连接，第十一N型MOS管(N11)的漏极分别与第六P型MOS管(P6)的栅极和漏极连接；
所述第五P型MOS管(P5)的源极和第六P型MOS管(P6)的源极与电源连接。
本申请再进一步的技术方案：所述正反馈电路由第六N型MOS管(N6)、第十N型MOS管(N10)、第五P型MOS管(P5)和第三P型MOS管(P3)构成；
所述第六N型MOS管(N6)的源极与第二N型MOS管(N2)的漏极连接，第六N型MOS管(N6)的栅极与VIP连接，第六N型MOS管(N6)和第三P型MOS管(P3)的漏极均与第二电阻(R2)远离第二电容(C2)的一端连接；
所述第十N型MOS管(N10)的源极与第四N型MOS管(N4)的漏极连接，第十N型MOS管(N10)的栅极与VOU连接，第十N型MOS管(N10)的漏极与第五P型MOS管(P5)的栅极和漏极连接，第十N型MOS管(N10)的漏极还与第三P型MOS管(P3)的栅极连接；
所述第五P型MOS管(P5)和第三P型MOS管(P3)的源极均与电源连接。
本申请再进一步的技术方案：所述负反馈电路由第六N型MOS管(N6)和第四P型MOS管(P4)构成。
采用本发明提供的技术方案，与现有技术相比，具有如下有益效果：
本发明通过设置启动电路，能够当负反馈电路增益小于正反馈电路增益时，net1被拉到电源电压或者接地，复位电路被导通，复位电路上拉两级全差分运算放大器主电路第一级的输出；使得两级全差分运算放大器主电路的输出被下拉；于是两级全差分运算放大器主电路的非正常工作状态被破坏，使得两级全差分运算放大器主电路最终在共模反馈电路的作用下进入正常工作状态，从而能够实现当外部输入AC交流信号时，可以自行启动，通过建立直流工作点来起到启动电路的作用，当电路启动后，启动电路被关闭，不会影响PGA性能；解决了现有的低压全差分运算放大器电路中，当负反馈电路弱于正反馈电路时，net1被拉到电源地，从而出现电路处于非正常工作状态的问题。
附图说明
图1为传统的低压全差分运算放大器电路图；
图2为本发明提供的一种新型可变增益全差分运算放大器的启动电路设计的可编程增益放大器电路图；
图3为本发明提供的一种新型可变增益全差分运算放大器的启动电路设计的可编程增益放大器电路图内部的运算放大器电路图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围，下面结合实施例对本发明作进一步的描述。
请参阅图2和图3，本申请的一个实施例中，一种新型可变增益全差分运算放大器的启动电路设计，应用在可编程增益放大器电路中，该电路包括两级全差分运算放大器主电路、共模反馈电路、启动电路、正反馈电路和负反馈电路；
所述共模反馈电路用于稳定共模输出电压；
所述启动电路用于在负反馈电路增益小于正反馈电路增益，net1被拉到电源电压或地时，使得启动电路中的复位电路被导通，复位电路上拉两级全差分运算放大器主电路第一级的输出；使得两级全差分运算放大器主电路的非正常工作状态被破坏，使得两级全差分运算放大器主电路最终在共模反馈电路的作用下进入正常工作状态，工作后启动电路被关闭，而不影响PGA性能。
在本实施例的一种情况中，当启动电路启动电路工作后，启动电路关闭。
在本实施例中，所述可编程增益放大器电路中，RES1_MUX和RES2_MUX是不同的电阻值选择，通过不同配比，得到两级全差分运算放大器主电路的可调增益。
作为本申请一个优选的实施例，所述两级全差分运算放大器主电路由第一N型MOS管(N1)、第二N型MOS管(N2)、第三N型MOS管(N3)、第五N型MOS管(N5)、第六N型MOS管(N6)、第一P型MOS管(P1)、第二P型MOS管(P2)、第三P型MOS管(P3)、第四P型MOS管(P4)、第一电阻(R1)、第二电阻(R2)、第一电容(C1)和第二电容(C2)构成。
作为本申请一个优选的实施例，所述共模反馈电路由第三电阻(R3)、第四电阻(R4)、第三电容(C3)、第四电容(C4)、第五P型MOS管(P5)、第六P型MOS管(P6)、第四N型MOS管(N4)、第十N型MOS管(N10)和第十一N型MOS管(N11)构成。
在本实施例中，所述第十N型MOS管(N10)和第五P型MOS管(P5)为状态检测电路，状态检测电路用于检测由第三和第四电阻(R3、R4)采集到的两级运算放大器输出端的共模电平。
如图3的最右侧所示，作为本申请一个优选的实施例，所述启动电路由第七N型MOS管(N7)、第八N型MOS管(N8)、第九N型MOS管(N9)、第五T的N型MOS管(N5T)、第六T的N型MOS管(N6T)、第七P型MOS管(P7)、第八P型MOS管(P8)、第九P型MOS管(P9)和第十P型MOS管(P10)构成。
在本实施例中，所述第七P型MOS管(P7)、第八P型MOS管(P8)、第九P型MOS管(P9)和第十P型MOS管(P10)构成启动电路中的复位电路。复位电路连接在两级全差分运算放大器主电路第一级的输出与电源之间，提供上拉通路。
在本实施例中，第五T的N型MOS管(N5T)和第六T的N型MOS管(N6T)的栅端偏置电压可切换。
如图3所示，作为本申请一个优选的实施例，所述正反馈电路由第六N型MOS管(N6)、第十N型MOS管(N10)、第五P型MOS管(P5)和第三P型MOS管(P3)构成。
作为本申请一个优选的实施例，所述负反馈电路由第六N型MOS管(N6)和第四P型MOS管(P4)构成。
本发明中，当负反馈电路电路增益大于正反馈电路增益时，可编程增益放大器电路处于正常工作状态；当负反馈电路增益小于正反馈电路增益时，net1被拉到电源电压或者接地，使得启动电路中的复位电路被导通，复位电路上拉两级全差分运算放大器主电路第一级的输出；使得两级全差分运算放大器主电路的输出被下拉；于是，使得两级全差分运算放大器主电路的非正常工作状态被破坏，进而两级全差分运算放大器主电路最终在共模反馈电路的作用下进入正常工作状态，工作后启动电路被关闭，而不影响PGA性能。
本发明通过启动电路，使得在PLC的RX应用中，外部输入AC交流信号时，可以自行启动，建立直流工作点，当电路启动后，启动电路被关闭，从而不影响PGA性能。
以上示意性的对本发明及其实施方式进行了描述，该描述没有限制性，附图中所示的也只是本发明的实施方式之一，实际的结构并不局限于此。所以，如果本领域的普通技术人员受其启示，在不脱离本发明创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本发明的保护范围。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (7)

1.一种新型可变增益全差分运算放大器的启动电路设计，应用在可编程增益放大器电路中，其特征在于，该电路包括两级全差分运算放大器主电路、共模反馈电路、启动电路、正反馈电路和负反馈电路；
所述共模反馈电路用于稳定共模输出电压；
所述启动电路用于在负反馈电路增益小于正反馈电路增益，net1被拉到电源电压或地时，启动电路；
所述启动电路由第七N型MOS管(N7)、第八N型MOS管(N8)、第九N型MOS管(N9)、第五T的N型MOS管(N5T)、第六T的N型MOS管(N6T)、第七P型MOS管(P7)、第八P型MOS管(P8)、第九P型MOS管(P9)和第十P型MOS管(P10)构成；
所述第七P型MOS管(P7)、第八P型MOS管(P8)、第九P型MOS管(P9)和第十P型MOS管(P10)构成启动电路中的复位电路；
所述第七N型MOS管(N7)、第八N型MOS管(N8)和第九N型MOS管(N9)的源极接地，第七N型MOS管(N7)的栅极和漏极均与第七P型MOS管(P7)、第八P型MOS管(P8)、第九P型MOS管(P9)和第十P型MOS管(P10)的栅极连接；
所述第七P型MOS管(P7)的源极与电源连接，第七P型MOS管(P7)的漏极与第八P型MOS管(P8)的源极连接，第八P型MOS管(P8)的漏极与第九P型MOS管(P9)的源极连接，第九P型MOS管(P9)的漏极与第十P型MOS管(P10)的源极连接；
所述第八N型MOS管(N8)的栅极与VOU连接，第八N型MOS管(N8)的漏接、第九N型MOS管(N9)的漏极和第十P型MOS管(P10)的漏极均与vtr连接；
所述第九N型MOS管(N9)的栅极与PD连接；
所述第五T的N型MOS管(N5T)和第六T的N型MOS管(N6T)的源极均与第二N型MOS管(N2)的漏极连接，所述第五T的N型MOS管(N5T)的栅极与vtr连接，第五T的N型MOS管(N5T)的漏极与第一电阻(R1)远离第一电容(C1)的一端连接；所述第六T的N型MOS管(N6T)的栅极与vtr连接，第六T的N型MOS管(N6T)的漏极与第二电阻(R2)远离第二电容(C2)的一端连接。
2.根据权利要求1所述的一种新型可变增益全差分运算放大器的启动电路设计，其特征在于，当启动电路启动电路工作后，启动电路关闭。
3.根据权利要求1所述的一种新型可变增益全差分运算放大器的启动电路设计，其特征在于，所述可编程增益放大器电路中，RES1_MUX和RES2_MUX是不同的电阻值选择，通过不同配比，得到两级全差分运算放大器主电路的可调增益。
4.根据权利要求1-3任意一项所述的一种新型可变增益全差分运算放大器的启动电路设计，其特征在于，所述两级全差分运算放大器主电路由第一N型MOS管(N1)、第二N型MOS管(N2)、第三N型MOS管(N3)、第五N型MOS管(N5)、第六N型MOS管(N6)、第一P型MOS管(P1)、第二P型MOS管(P2)、第三P型MOS管(P3)、第四P型MOS管(P4)、第一电阻(R1)、第二电阻(R2)、第一电容(C1)和第二电容(C2)构成；
所述第一N型MOS管(N1)、第二N型MOS管(N2)和第三N型MOS管(N3)的源极接地，栅极共同接bias1；第二N型MOS管(N2)的漏极分别与第五N型MOS管(N5)和第六N型MOS管(N6)的源极连接；第五N型MOS管(N5)的栅极接VIM，第六N型MOS管(N6)的栅极与VIP连接；
所述第一电阻(R1)的一端与第一电容(C1)连接，所述第一电容(C1)的另一端、第一P型MOS管(P1)的漏极以及第一N型MOS管(N1)的漏极均与VOM连接；第一电阻(R1)的另一端与第五N型MOS管(N5)的漏极、第二P型MOS管(P2)的漏极和第一P型MOS管(P1)的栅极连接；
所述第二电阻(R2)的一端与第二电容(C2)连接，所述第二电容(C2)的另一端、第四P型MOS管(P4)的漏极以及第三N型MOS管(N3)的漏极均与VOP连接；第二电阻(R2)的另一端与第六N型MOS管(N6)的漏极、第三P型MOS管(P3)的漏极和第四P型MOS管(P4)的栅极连接；
所述第一P型MOS管(P1)、第二P型MOS管(P2)、第三P型MOS管(P3)和第四P型MOS管(P4)的源极与电源连接。
5.根据权利要求1-3任意一项所述的一种新型可变增益全差分运算放大器的启动电路设计，其特征在于，所述共模反馈电路由第三电阻(R3)、第四电阻(R4)、第三电容(C3)、第四电容(C4)、第五P型MOS管(P5)、第六P型MOS管(P6)、第四N型MOS管(N4)、第十N型MOS管(N10)和第十一N型MOS管(N11)构成；
所述第十N型MOS管(N10)和第五P型MOS管(P5)为状态检测电路；
所述第四N型MOS管(N4)的源极接地，栅极接bias2，漏极与第十N型MOS管(N10)和第十一N型MOS管(N11)的源极连接；
所述第十N型MOS管(N10)的栅极、第三电阻(R3)的一端、第四电阻(R4)的一端、第三电容(C3)的一端和第四电容(C4)的一端均与VOU连接；第三电阻(R3)的另一端和第三电容(C3)的另一端均与VOP连接；第四电阻(R4)的另一端和第四电容(C4)的另一端均与VOM连接；第十N型MOS管(N10)的漏极分别与第五P型MOS管(P5)的栅极和漏极连接，第十N型MOS管(N10)的漏极还分别与第二P型MOS管(P2)和第三P型MOS管(P3)的栅极连接；
所述第十一N型MOS管(N11)的栅极与VGA连接，第十一N型MOS管(N11)的漏极分别与第六P型MOS管(P6)的栅极和漏极连接；
所述第五P型MOS管(P5)的源极和第六P型MOS管(P6)的源极与电源连接。
6.根据权利要求1-3任意一项所述的一种新型可变增益全差分运算放大器的启动电路设计，其特征在于，所述正反馈电路由第六N型MOS管(N6)、第十N型MOS管(N10)、第五P型MOS管(P5)和第三P型MOS管(P3)构成；
所述第六N型MOS管(N6)的源极与第二N型MOS管(N2)的漏极连接，第六N型MOS管(N6)的栅极与VIP连接，第六N型MOS管(N6)和第三P型MOS管(P3)的漏极均与第二电阻(R2)远离第二电容(C2)的一端连接；
所述第十N型MOS管(N10)的源极与第四N型MOS管(N4)的漏极连接，第十N型MOS管(N10)的栅极与VOU连接，第十N型MOS管(N10)的漏极与第五P型MOS管(P5)的栅极和漏极连接，第十N型MOS管(N10)的漏极还与第三P型MOS管(P3)的栅极连接；
所述第五P型MOS管(P5)和第三P型MOS管(P3)的源极均与电源连接。
7.根据权利要求1-3任意一项所述的一种新型可变增益全差分运算放大器的启动电路设计，其特征在于，所述负反馈电路由第六N型MOS管(N6)和第四P型MOS管(P4)构成。
CN202211442728.0A 2022-11-18 2022-11-18 一种新型可变增益全差分运算放大器的启动电路设计 Active CN115580249B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211442728.0A CN115580249B (zh) 2022-11-18 2022-11-18 一种新型可变增益全差分运算放大器的启动电路设计

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211442728.0A CN115580249B (zh) 2022-11-18 2022-11-18 一种新型可变增益全差分运算放大器的启动电路设计

Publications (2)

Publication Number Publication Date
CN115580249A CN115580249A (zh) 2023-01-06
CN115580249B true CN115580249B (zh) 2023-03-31

Family

ID=84588034

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211442728.0A Active CN115580249B (zh) 2022-11-18 2022-11-18 一种新型可变增益全差分运算放大器的启动电路设计

Country Status (1)

Country Link
CN (1) CN115580249B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116505645B (zh) * 2023-06-21 2023-09-12 灿芯半导体(成都)有限公司 一种应对内建电源失效的逃生电路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1231388B (it) * 1989-08-25 1991-12-02 Sgs Thomson Microelectronics Convertitore di segnali elettrici analogici sbilanciati in segnali tutto-differenziali
JP2656714B2 (ja) * 1993-06-15 1997-09-24 日本電気株式会社 全差動増幅器
US5481225A (en) * 1994-06-03 1996-01-02 Sony Electronics Inc. Variable gain differential amplifier circuit
US7129782B2 (en) * 2004-03-30 2006-10-31 Intel Corporation Fully differential amplifier with start up circuit
JP2008067157A (ja) * 2006-09-08 2008-03-21 Sony Corp 差動増幅回路、周波数変換回路、並びに無線通信装置
JP5715531B2 (ja) * 2010-09-10 2015-05-07 旭化成エレクトロニクス株式会社 シングル差動変換回路
CN102394580B (zh) * 2011-09-16 2015-03-04 复旦大学 一种带有启动电路的部分共模反馈全差分运算放大器
US8742846B1 (en) * 2013-03-14 2014-06-03 Hittite Microwave Corporation Selectable gain differential amplifier
CN205693639U (zh) * 2016-03-10 2016-11-16 北京联盛德微电子有限责任公司 一种基于前馈与弱正反馈的全差分运算放大器

Also Published As

Publication number Publication date
CN115580249A (zh) 2023-01-06

Similar Documents

Publication Publication Date Title
US7821333B2 (en) High-voltage differential amplifier and method using low voltage amplifier and dynamic voltage selection
US7592867B2 (en) Common mode feedback for large output swing and low differential error
EP2251977A2 (en) Low-noise, low-power, low drift offset correction in operational and instrumentation amplifiers
EP1380101B1 (en) A switched-capacitor, common-mode feedback circuit for a differential amplifier without tail current
CN105099379B (zh) 放大器输入级和放大器
US20050225391A1 (en) Output stage circut for an operational amplifier
CN115580249B (zh) 一种新型可变增益全差分运算放大器的启动电路设计
US8854136B2 (en) Fully differential operational amplifier with common-mode feedback circuit
US20050280464A1 (en) Constant voltage outputting circuit
US7557658B2 (en) Low voltage amplifier having a class-AB control circuit
CN109546975B (zh) 运算跨导放大器
US7528659B2 (en) Fully differential amplification device
CN101425780B (zh) 低噪声宽带放大器电路
CN111585516B (zh) 一种带输出箝位功能的运算放大器
CN109687832B (zh) 带有启动电路的全差分运算放大器
CN112825476B (zh) 一种运算放大器
US7285992B1 (en) Amplifier with charge-pump generated local supplies
CN209462349U (zh) 一种高线性精度的全差分运算放大器电路结构
CN115225047A (zh) 0.9v内核电压供电的全差分推挽输出运算放大器
US6717470B1 (en) Voltage amplifier with output stages having high capacitive load tolerance
CN112904931B (zh) 电压电流转换电路及集成电路芯片
CN102045033B (zh) 单端输入差动输出的放大器
US6703900B2 (en) Fast, stable overload recovery circuit and method
CN108206676A (zh) 低电压高线性度的放大器
CN112865710A (zh) 一种折叠式共源共栅结构全差分运算放大器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant