CN112865710A - 一种折叠式共源共栅结构全差分运算放大器 - Google Patents

Abstract

本发明公开了一种折叠式共源共栅结构全差分运算放大器，包括PMOS管P₁、PMOS管P₂、NMOS管N₁、NMOS管N₂、NMOS管N₃、NMOS管N₄、NMOS管N₅、NMOS管N₆、NMOS管N₇和NMOS管N₈；在PMOS管P₁的源极引入偏置电流源I_B2，在PMOS管P₂的源极引入偏置电流源I_B3，并在NMOS管N₅、NMOS管N₆、NMOS管N₇和NMOS管N₈之间引入辅助放大器A；以及在NMOS管N₁和NMOS管N₂之上添加NMOS管N₃和NMOS管N₄，以提高输出电阻。本发明能够在不引入额外功耗的情况下增强折叠点的等效电阻，因而具有比传统结构高的直流电压增益，因此，可以大幅降低连接到折叠点的相关MOS管的沟道长度而不用担心直流电压增益不足，从而能够极大地降低折叠点的寄生电容以实现更宽的带宽。

Description

一种折叠式共源共栅结构全差分运算放大器

技术领域

本发明涉及模拟集成电路设计技术领域，具体涉及一种折叠式共源共栅结构全差分运算放大器。

背景技术

共源共栅结构是实现宽带高增益运算放大器的基本途径，能够实现两级放大却在带内只有一个极点(在输出端)。参见图1所示，为套筒式共源共栅结构的运算放大器，其具有高频特性好、电流效率高的特点，但是输出电压摆幅受到较大的限制；此外，其共模输入电压范围也非常小，导致其应用范围受到限制。参见图2所示的折叠式共源共栅结构较好的解决了套筒式共源共栅结构的运算放大器的不足，其输出电压摆幅能够达到2Vsat～VDD-2Vsat；对于图2所示的NMOS管作输入差分对的情况，共模输入电压范围可达到VGS+Vsat～VDD。因此，折叠式共源共栅结构的应用范围得到了极大的拓展。当然，其电流效率较低，因为共源放大级的偏置电流不能被共栅放大级复用。

折叠式共源共栅结构的应用范围比套筒式广的多，其不足除了电流效率低之外，还在于直流增益较低和高频特性较差这两个缺点。原因在于：

(1)P1和P2所构成的电流源提供的偏置电流是套筒式结构中P1和P2的两倍，其输出电阻自然也就只有后者的一半，导致直流增益比套筒式低一些；

(2)折叠点(P₁和P₂的漏极，P₃和P₄的源极，以及N₁和N₂的漏极)的寄生电容(C_P)也比套筒式大得多，导致次极点(g_m3-4/C_P)位于较低频率处，制约了宽带设计。

如果要缓解问题(1)，传统方法是通过增加P₁和P₂的沟道长度，但是这会导致寄生电容增加，进一步恶化问题(2)。

发明内容

本发明目的是提供一种折叠式共源共栅结构全差分运算放大器，能够在不引入额外功耗的情况下大幅度提升折叠点的等效电阻，因而，连接到折叠点的相关MOS管可以取较短的沟道长度以降低折叠点的寄生电容，同时仍能保证较高的直流电压增益。

本发明的技术方案是：一种折叠式共源共栅结构全差分运算放大器，包括PMOS管P₁、PMOS管P₂、NMOS管N₁、NMOS管N₂、NMOS管N₃、NMOS管N₄、NMOS管N₅、NMOS管N₆、NMOS管N₇和NMOS管N₈；

电压源VDD经偏置电流源I_B2连接到PMOS管P₁的源极，所述PMOS管P₁的栅极经偏置电压源V_B2连接到PMOS管P₂的栅极，所述PMOS管P₁的漏极连接到NMOS管N₇的漏极并作为运算放大器的反相输出端V_out-，所述NMOS管N₇的栅极连接到辅助放大器A的反相输出端V_o-，所述NMOS管N₇的源极分别连接到辅助放大器A的反相输入端V_i-和NMOS管N₅的漏极，所述NMOS管N₅的栅极经偏置电压源V_B4连接到NMOS管N₆的栅极，所述NMOS管N₅的源极接地；所述电压源VDD还经偏置电流源I_B3连接到PMOS管P₂的源极，所述PMOS管P₂的漏极连接到NMOS管N₈的漏极并作为运算放大器的正相输出端V_out+，所述NMOS管N₈的栅极连接到辅助放大器A的正相输出端V_o+，所述NMOS管N₈的源极分别连接到辅助放大器A的正相输入端V_i+和NMOS管N₆的漏极，所述NMOS管N₆的源极接地；

所述NMOS管N₃的漏极连接到PMOS管P₁的源极，所述NMOS管N₃的栅极经电压源VDD连接到NMOS管N₄的栅极，所述NMOS管N₃的源极连接到NMOS管N₁的漏极，所述NMOS管N₁的栅极作为运算放大器的正相输入端V_in+，所述NMOS管N₁的源极经偏置电流源I_B1接地；所述NMOS管N₄的漏极连接到PMOS管P₂的源极，所述NMOS管N₄的源极连接到NMOS管N₂的漏极，所述NMOS管N₂的栅极作为运算放大器的反相输入端V_in-，所述NMOS管N₂的源极经偏置电流源I_B1接地。

上述技术方案中，所述偏置电流源I_B2和偏置电流源I_B3选用单层MOS管高输出电阻电流源。

上述技术方案中，所述偏置电流源I_B1、偏置电流源I_B2、偏置电流源I_B3、偏置电压源V_B2和偏置电压源V_B4由一偏置电流电压产生电路提供，所述偏置电流电压产生电路包括PMOS管P₃、PMOS管P₄、PMOS管P₅、PMOS管P₆、PMOS管P₇、PMOS管P₈、PMOS管P₉、PMOS管P₁₀、PMOS管P₁₁、PMOS管P₁₂、NMOS管N₉、NMOS管N₁₀、NMOS管N₁₁、NMOS管N₁₂、NMOS管N₁₃、NMOS管N₁₄、NMOS管N₁₅、NMOS管N₁₆、NMOS管N₁₇、NMOS管N₁₈、NMOS管N₁₉、NMOS管N₂₀、NMOS管N₂₁和NMOS管N₂₂；

电压源VDD经参考电流源I_REF分别连接到电阻R₁的一端、NMOS管N₁₂的栅极、NMOS管N₁₄的栅极、NMOS管N₁₆的栅极、NMOS管N₁₈的栅极、NMOS管N₂₀的栅极、NMOS管N₂₂的栅极和NMOS管N₁₀的栅极并作为偏置电压源V_B3的输出端，电阻R₁的另一端分别连接到NMOS管N₁₂的漏极、NMOS管N₁₁的栅极、NMOS管N₁₃的栅极、NMOS管N₁₅的栅极、NMOS管N₁₇的栅极、NMOS管N₁₉的栅极、NMOS管N₂₁的栅极和NMOS管N₉的栅极并作为偏置电压源V_B4的输出端，NMOS管N₁₂的源极连接到NMOS管N₁₁的漏极，NMOS管N₁₁的源极接地；所述电压源VDD连接到PMOS管P₃的源极，所述PMOS管P₃的栅极分别了连接到PMOS管P₅的栅极和PMOS管P₄的漏极，所述PMOS管P₃的漏极连接到PMOS管P₄的源极，所述PMOS管P₄的栅极分别连接到PMOS管P₆的栅极、电阻R₃的另一端和NMOS管N₁₆的漏极，所述PMOS管P₄的漏极连接到NMOS管N₁₄的漏极，所述NMOS管N₁₄的源极连接到NMOS管N₁₃的漏极，所述NMOS管N₁₃的源极接地；所述电压源VDD连接到PMOS管P₅的源极，所述PMOS管P₅的漏极连接到PMOS管P₆的源极并作为偏置电流源I_B2的输出端，所述PMOS管P₆的漏极连接到电阻R₃的一端，所述NMOS管N₁₆的源极连接到NMOS管N₁₅的漏极，所述NMOS管N₁₅的源极接地；

所述NMOS管N₁₈的漏极作为偏置电流源I_B1的输入端，所述NMOS管N₁₈的源极连接到NMOS管N₁₇的漏极，所述NMOS管N₁₇的源极接地；

所述电压源VDD连接到PMOS管P₇的源极，所述PMOS管P₇的栅极分别了连接到PMOS管P₉的栅极和PMOS管P₈的漏极，所述PMOS管P₇的漏极连接到PMOS管P₈的源极，所述PMOS管P₈的栅极分别连接到PMOS管P₁₀的栅极、电阻R₄的另一端和NMOS管N₂₂的漏极，所述PMOS管P₈的漏极连接到NMOS管N₂₀的漏极，所述NMOS管N₂₀的源极连接到NMOS管N₁₉的漏极，所述NMOS管N₁₉的源极接地；所述电压源VDD连接到PMOS管P₉的源极，所述PMOS管P₉的漏极连接到PMOS管P₁₀的源极并作为偏置电流源I_B3的输出端，所述PMOS管P₁₀的漏极连接到电阻R₄的一端，所述NMOS管N₂₂的源极连接到NMOS管N₂₁的漏极，所述NMOS管N₂₁的源极接地；

所述电压源VDD连接到PMOS管P₁₁的源极，所述PMOS管P₁₁的栅极分别连接到PMOS管P₁₂的漏极和电阻R₂的一端并作为偏置电压源V_B1的输出端，所述PMOS管P₁₁的漏极连接到PMOS管P₁₂的源极，所述PMOS管P₁₂的栅极经偏置电压源V_B2连接到电阻R₂的另一端，NMOS管N₁₀的源极连接到NMOS管N₉的漏极并作为偏置电压源V_B5的输出端，NMOS管N₉的源极接地。

上述技术方案中，所述辅助放大器A包括PMOS管P₁₃、PMOS管P₁₄、PMOS管P₁₅、NMOS管N₂₃、NMOS管N₂₄、NMOS管N₂₅和NMOS管N₂₆；

电压源VDD经偏置电流源I_B4分别连接到PMOS管P₁₃的源极、PMOS管P₁₄的源极和PMOS管P₁₅的源极，所述PMOS管P₁₃的栅极作为辅助放大器A的反相输入端V_i-，所述PMOS管P₁₃的漏极分别连接到NMOS管N₂₆的源极和NMOS管N₂₄的漏极，所述PMOS管P₁₄的栅极作为辅助放大器A的正相输入端V_i+，所述PMOS管P₁₄的漏极分别连接到NMOS管N₂₅的源极和NMOS管N₂₃的漏极，所述PMOS管P₁₅的栅极作为偏置电压源V_B5的输入端，所述PMOS管P₁₅的漏极接地；

所述电压源VDD经偏置电流源I_B5连接到NMOS管N₂₅的漏极并作为辅助放大器A的反相输出端，所述NMOS管N₂₅的栅极经偏置电压源V_B3连接到NMOS管N₂₆的栅极，所述NMOS管N₂₃的栅极经偏置电压源V_B4连接到NMOS管N₂₄的栅极，所述NMOS管N₂₃的源极接地，所述电压源VDD经偏置电流源I_B6连接到NMOS管N₂₆的漏极并作为辅助放大器A的正相输出端，所述NMOS管N₂₄的源极接地。

本发明的优点是：

1.本发明在不引入额外功耗的情况下增强从折叠点至输入差分对方向的等效电阻，因而与传统的折叠式运放相比具有更高的直流电压增益；

2.本发明作为单级放大器能够提供90dB以上的直流电压增益，高于传统结构；

3.本发明能够与增益提升技术相结合可提供110dB以上的直流电压增益；

4.本发明中连接到折叠点的MOS管的沟道长度可以取较小值而不用担心直流电压增益不足，因而能够极大地降低折叠点的寄生电容，获得宽带特性。

附图说明

下面结合附图及实施例对本发明作进一步描述：

图1为背景技术中套筒式共源共栅结构运算放大器的电路图。

图2为背景技术中折叠式共源共栅结构运算放大器的电路图。

图3为本发明实施例一的折叠式共源共栅结构运算放大器的电路图。

图4为本发明实施例一的偏置电流电压产生电路的电路图。

图5为本发明实施例一的辅助放大器A的电路图。

图6为三中运算放大器结构的开环增益在180nm CMOS工艺下的仿真结果比较示意图。

具体实施方式

实施例一：

参见图3所示，本实施例提供一种折叠式共源共栅结构全差分运算放大器，包括PMOS管P₁、PMOS管P₂、NMOS管N₁、NMOS管N₂、NMOS管N₃、NMOS管N₄、NMOS管N₅、NMOS管N₆、NMOS管N₇和NMOS管N₈；

电压源VDD经偏置电流源I_B2连接到PMOS管P₁的源极，所述PMOS管P₁的栅极经偏置电压源V_B2连接到PMOS管P₂的栅极，所述PMOS管P₁的漏极连接到NMOS管N₇的漏极并作为运算放大器的反相输出端V_out-，所述NMOS管N₇的栅极连接到辅助放大器A的反相输出端V_o-，所述NMOS管N₇的源极分别连接到辅助放大器A的反相输入端V_i-和NMOS管N₅的漏极，所述NMOS管N₅的栅极经偏置电压源V_B4连接到NMOS管N₆的栅极，所述NMOS管N₅的源极接地；所述电压源VDD还经偏置电流源I_B3连接到PMOS管P₂的源极，所述PMOS管P₂的漏极连接到NMOS管N₈的漏极并作为运算放大器的正相输出端V_out+，所述NMOS管N₈的栅极连接到辅助放大器A的正相输出端V_o+，所述NMOS管N₈的源极分别连接到辅助放大器A的正相输入端V_i+和NMOS管N₆的漏极，所述NMOS管N₆的源极接地；

所述NMOS管N₃的漏极连接到PMOS管P₁的源极，所述NMOS管N₃的栅极经电压源VDD连接到NMOS管N₄的栅极，所述NMOS管N₃的源极连接到NMOS管N₁的漏极，所述NMOS管N₁的栅极作为运算放大器的正相输入端V_in+，所述NMOS管N₁的源极经偏置电流源I_B1接地；所述NMOS管N₄的漏极连接到PMOS管P₂的源极，所述NMOS管N₄的源极连接到NMOS管N₂的漏极，所述NMOS管N₂的栅极作为运算放大器的反相输入端V_in-，所述NMOS管N₂的源极经偏置电流源I_B1接地。

其中，所述偏置电流源I_B2和偏置电流源I_B3选用单层MOS高输出电阻电流源。

具体地，PMOS管P₁和PMOS管P₂所用的偏置电压源V_B2为常用的偏置电压源，V_B2保证偏置电流源I_B2和偏置电流源I_B3的压降稳定在比Vdsat稍大的值，但是偏置电流源I_B2和偏置电流源I_B3能提供～g_mr_o ²量级的输出电阻。在传统折叠式结构的基础上添加NMOS管N₃和NMOS管N₄的作用是将折叠点往输入差分对看过去的等效电阻量级从～r_o提升到～g_mr_o ²，因此，从输出端往上看到的等效电阻将从～g_mr_o ²量级提高到～g_m ²r_o ³量级。

参见图4所示，所述偏置电流源I_B1、偏置电流源I_B2、偏置电流源I_B3、偏置电压源V_B2和偏置电压源V_B4由一偏置电流电压产生电路提供，所述偏置电流电压产生电路包括PMOS管P₃、PMOS管P₄、PMOS管P₅、PMOS管P₆、PMOS管P₇、PMOS管P₈、PMOS管P₉、PMOS管P₁₀、PMOS管P₁₁、PMOS管P₁₂、NMOS管N₉、NMOS管N₁₀、NMOS管N₁₁、NMOS管N₁₂、NMOS管N₁₃、NMOS管N₁₄、NMOS管N₁₅、NMOS管N₁₆、NMOS管N₁₇、NMOS管N₁₈、NMOS管N₁₉、NMOS管N₂₀、NMOS管N₂₁和NMOS管N₂₂；

电压源VDD经参考电流源I_REF分别连接到电阻R₁的一端、NMOS管N₁₂的栅极、NMOS管N₁₄的栅极、NMOS管N₁₆的栅极、NMOS管N₁₈的栅极、NMOS管N₂₀的栅极、NMOS管N₂₂的栅极和NMOS管N₁₀的栅极并作为偏置电压源V_B3的输出端，电阻R₁的另一端分别连接到NMOS管N₁₂的漏极、NMOS管N₁₁的栅极、NMOS管N₁₃的栅极、NMOS管N₁₅的栅极、NMOS管N₁₇的栅极、NMOS管N₁₉的栅极、NMOS管N₂₁的栅极和NMOS管N₉的栅极并作为偏置电压源V_B4的输出端，NMOS管N₁₂的源极连接到NMOS管N₁₁的漏极，NMOS管N₁₁的源极接地；所述电压源VDD连接到PMOS管P₃的源极，所述PMOS管P₃的栅极分别了连接到PMOS管P₅的栅极和PMOS管P₄的漏极，所述PMOS管P₃的漏极连接到PMOS管P₄的源极，所述PMOS管P₄的栅极分别连接到PMOS管P₆的栅极、电阻R₃的另一端和NMOS管N₁₆的漏极，所述PMOS管P₄的漏极连接到NMOS管N₁₄的漏极，所述NMOS管N₁₄的源极连接到NMOS管N₁₃的漏极，所述NMOS管N₁₃的源极接地；所述电压源VDD连接到PMOS管P₅的源极，所述PMOS管P₅的漏极连接到PMOS管P₆的源极并作为偏置电流源I_B2的输出端，所述PMOS管P₆的漏极连接到电阻R₃的一端，所述NMOS管N₁₆的源极连接到NMOS管N₁₅的漏极，所述NMOS管N₁₅的源极接地；

所述NMOS管N₁₈的漏极作为偏置电流源I_B1的输入端，所述NMOS管N₁₈的源极连接到NMOS管N₁₇的漏极，所述NMOS管N₁₇的源极接地；

所述电压源VDD连接到PMOS管P₇的源极，所述PMOS管P₇的栅极分别了连接到PMOS管P₉的栅极和PMOS管P₈的漏极，所述PMOS管P₇的漏极连接到PMOS管P₈的源极，所述PMOS管P₈的栅极分别连接到PMOS管P₁₀的栅极、电阻R₄的另一端和NMOS管N₂₂的漏极，所述PMOS管P₈的漏极连接到NMOS管N₂₀的漏极，所述NMOS管N₂₀的源极连接到NMOS管N₁₉的漏极，所述NMOS管N₁₉的源极接地；所述电压源VDD连接到PMOS管P₉的源极，所述PMOS管P₉的漏极连接到PMOS管P₁₀的源极并作为偏置电流源I_B3的输出端，所述PMOS管P₁₀的漏极连接到电阻R₄的一端，所述NMOS管N₂₂的源极连接到NMOS管N₂₁的漏极，所述NMOS管N₂₁的源极接地；

所述电压源VDD连接到PMOS管P₁₁的源极，所述PMOS管P₁₁的栅极分别连接到PMOS管P₁₂的漏极和电阻R₂的一端并作为偏置电压源V_B1的输出端，所述PMOS管P₁₁的漏极连接到PMOS管P₁₂的源极，所述PMOS管P₁₂的栅极经偏置电压源V_B2连接到电阻R₂的另一端，NMOS管N₁₀的源极连接到NMOS管N₉的漏极并作为偏置电压源V_B5的输出端，NMOS管N₉的源极接地。

具体地，偏置电流电压产生电路中除了偏置电流源I_B2和偏置电流源I_B3之外，均为必须的常规偏置结构。电阻R₁和电阻R₂为偏置电阻，电阻R₃和电阻R₄为稳定电阻。以偏置电流源I_B3为例，NMOS管N₁₃、NMOS管N₁₄和NMOS管N₁₅、NMOS管N₁₆提供相等的偏置电流(Iref)，PMOS管P₁₀和PMOS管P₁₂的尺寸也相同，但是PMOS管P₉和PMOS管P₁₁的尺寸比例大于1，假设其比例为K，则该偏置电流电压产生电路提供的偏置电流为(K-1)倍的Iref。通过电路分析可知，该结构仅需一个比Vdsat稍大的压降，就可以得到与共源共栅电流源同一量级的输出电阻，其值为：

参见图5所示，所述辅助放大器A包括PMOS管P₁₃、PMOS管P₁₄、PMOS管P₁₅、NMOS管N₂₃、NMOS管N₂₄、NMOS管N₂₅和NMOS管N₂₆；

电压源VDD经偏置电流源I_B4分别连接到PMOS管P₁₃的源极、PMOS管P₁₄的源极和PMOS管P₁₅的源极，所述PMOS管P₁₃的栅极作为辅助放大器A的反相输入端V_i-，所述PMOS管P₁₃的漏极分别连接到NMOS管N₂₆的源极和NMOS管N₂₄的漏极，所述PMOS管P₁₄的栅极作为辅助放大器A的正相输入端V_i+，所述PMOS管P₁₄的漏极分别连接到NMOS管N₂₅的源极和NMOS管N₂₃的漏极，所述PMOS管P₁₅的栅极作为偏置电压源V_B5的输入端，所述PMOS管P₁₅的漏极接地；

所述电压源VDD经偏置电流源I_B5连接到NMOS管N₂₅的漏极并作为辅助放大器A的反相输出端，所述NMOS管N₂₅的栅极经偏置电压源V_B3连接到NMOS管N₂₆的栅极，所述NMOS管N₂₃的栅极经偏置电压源V_B4连接到NMOS管N₂₄的栅极，所述NMOS管N₂₃的源极接地，所述电压源VDD经偏置电流源I_B6连接到NMOS管N₂₆的漏极并作为辅助放大器A的正相输出端，所述NMOS管N₂₄的源极接地。

本发明中，如果不采用辅助放大器A提升增益，那么从输出端往上看过去的等效电阻比往下看过去的等效电阻大。因此，采用了传统的增益提升技术后还能进一步提高该全差分运放的电压增益。PMOS管P₁₅的栅极接偏置电压源V_B5，其尺寸与差分输入对管PMOS管P₁₃、PMOS管P₁₄是匹配关系，使得主运放中NMOS管N₅、NMOS管N₆压降控制在较小值，进而最大化输出电压摆幅。

本发明中的PMOS管P₁和PMOS管P₂所实现的偏置电流源采用单层MOS高输出电阻结构，该结构的输出电阻与共源共栅结构的输出电阻近似(～g_mr_o ²)，但达到相同输出电阻所需的压降只有共源共栅结构的一半，因而PMOS管P₁和PMOS管P₂的沟道长度不需要取较大值(只需考虑满足抑制失配率的需要)就能在一个MOS管的饱和压降下获得较高的输出电阻，因而能够在解决背景技术中的问题(1)的同时不恶化问题(2)。此外，本发明在不引入额外功耗的情况下增强了从折叠点往输入差分对看过去的等效电阻，因此，作为共栅级的PMOS管P₃和PMOS管P₄取最小沟道长度就能够轻松使得整个运放获得足够的直流增益，这将极大的降低折叠点的寄生电容，因而可以同时缓解上述的问题(2)。此外，本发明还通过增加了电阻R₃和R₄来提高电流源I_B2和I_B3的稳定性，避免其输出电阻呈现负阻特性。

本发明的NMOS管N₇和NMOS管N₈的栅极由辅助放大器A驱动以提高输出端往地看到的输出电阻，这样可以进一步提高运放的增益；此外，辅助放大器A把NMOS管N₅和NMOS管N₆的漏极电平钳位在一个稍大于Vdsat的水平以最大化运放的输出电压摆幅。

再次参见图3所示，在本发明所提供的运算放大器结构中，从输出端往上(电源)看到的等效电阻的量级是～g_m ²r_o ³。同时，从输出端往下(地)看到的等效电阻的量级是～g_m ³r_o ⁴。因此，所提出的运算放大器虽然是单极点结构，却能够提供近似为三级放大的电压增益。

参见图6所示，为运算放大器增益响应特性的仿真结果的对比，仿真曲线1-3分别是普通折叠式全差分运放、未采用增益提升技术的本发明运放、使用增益提升技术后的本发明运放的开环增益仿真结果。对比的三个案例均在180nm COMS工艺和1.8V标称电源电压下搭建电路并进行仿真，输入共模电压设置为1.2V，主运放偏置电流为0.5m A，负载电容为5pF。

通过对比，可以看到本发明的运算放大器的直流电压增益达到112dB，远高于传统的折叠式运放。本发明的运算放大器主体电路在消耗0.5mA电流和驱动5pF负载的情况下，增益带宽积可达到63MHz。如果进一步增加电流，还可以实现更高的增益带宽积。同时，如果PMOS管P₁、PMOS管P₂、PMOS管P₃、PMOS管P₅、PMOS管P₇、PMOS管P₉和NMOS管N₃、NMOS管N₄取较小的沟道长度，能够获得1GHz以上的增益带宽积，当然同时直流增益会有所降低。

当然上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明主要技术方案的精神实质所做的修饰，都应涵盖在本发明的保护范围之内。

Claims (4)

1.一种折叠式共源共栅结构全差分运算放大器，其特征在于：包括PMOS管P₁、PMOS管P₂、NMOS管N₁、NMOS管N₂、NMOS管N₃、NMOS管N₄、NMOS管N₅、NMOS管N₆、NMOS管N₇和NMOS管N₈；

电压源VDD经偏置电流源I_B2连接到PMOS管P₁的源极，所述PMOS管P₁的栅极经偏置电压源V_B2连接到PMOS管P₂的栅极，所述PMOS管P₁的漏极连接到NMOS管N₇的漏极并作为运算放大器的反相输出端V_out-，所述NMOS管N₇的栅极连接到辅助放大器A的反相输出端V_o-，所述NMOS管N₇的源极分别连接到辅助放大器A的反相输入端V_i-和NMOS管N₅的漏极，所述NMOS管N₅的栅极经偏置电压源V_B4连接到NMOS管N₆的栅极，所述NMOS管N₅的源极接地；所述电压源VDD还经偏置电流源I_B3连接到PMOS管P₂的源极，所述PMOS管P₂的漏极连接到NMOS管N₈的漏极并作为运算放大器的正相输出端V_out+，所述NMOS管N₈的栅极连接到辅助放大器A的正相输出端V_o+，所述NMOS管N₈的源极分别连接到辅助放大器A的正相输入端V_i+和NMOS管N₆的漏极，所述NMOS管N₆的源极接地；

所述NMOS管N₃的漏极连接到PMOS管P₁的源极，所述NMOS管N₃的栅极经电压源VDD连接到NMOS管N₄的栅极，所述NMOS管N₃的源极连接到NMOS管N₁的漏极，所述NMOS管N₁的栅极作为运算放大器的正相输入端V_in+，所述NMOS管N₁的源极经偏置电流源I_B1接地；所述NMOS管N₄的漏极连接到PMOS管P₂的源极，所述NMOS管N₄的源极连接到NMOS管N₂的漏极，所述NMOS管N₂的栅极作为运算放大器的反相输入端V_in-，所述NMOS管N₂的源极经偏置电流源I_B1接地。

2.根据权利要求1所述的折叠式共源共栅结构全差分运算放大器，其特征在于：所述偏置电流源I_B2和偏置电流源I_B3选用单层MOS高输出电阻电流源。

3.根据权利要求1所述的折叠式共源共栅结构全差分运算放大器，其特征在于：所述偏置电流源I_B1、偏置电流源I_B2、偏置电流源I_B3、偏置电压源V_B2和偏置电压源V_B4由一偏置电流电压产生电路提供，所述偏置电流电压产生电路包括PMOS管P₃、PMOS管P₄、PMOS管P₅、PMOS管P₆、PMOS管P₇、PMOS管P₈、PMOS管P₉、PMOS管P₁₀、PMOS管P₁₁、PMOS管P₁₂、NMOS管N₉、NMOS管N₁₀、NMOS管N₁₁、NMOS管N₁₂、NMOS管N₁₃、NMOS管N₁₄、NMOS管N₁₅、NMOS管N₁₆、NMOS管N₁₇、NMOS管N₁₈、NMOS管N₁₉、NMOS管N₂₀、NMOS管N₂₁和NMOS管N₂₂；

电压源VDD经参考电流源I_REF分别连接到电阻R₁的一端、NMOS管N₁₂的栅极、NMOS管N₁₄的栅极、NMOS管N₁₆的栅极、NMOS管N₁₈的栅极、NMOS管N₂₀的栅极、NMOS管N₂₂的栅极和NMOS管N₁₀的栅极并作为偏置电压源V_B3的输出端，电阻R₁的另一端分别连接到NMOS管N₁₂的漏极、NMOS管N₁₁的栅极、NMOS管N₁₃的栅极、NMOS管N₁₅的栅极、NMOS管N₁₇的栅极、NMOS管N₁₉的栅极、NMOS管N₂₁的栅极和NMOS管N₉的栅极并作为偏置电压源V_B4的输出端，NMOS管N₁₂的源极连接到NMOS管N₁₁的漏极，NMOS管N₁₁的源极接地；所述电压源VDD连接到PMOS管P₃的源极，所述PMOS管P₃的栅极分别了连接到PMOS管P₅的栅极和PMOS管P₄的漏极，所述PMOS管P₃的漏极连接到PMOS管P₄的源极，所述PMOS管P₄的栅极分别连接到PMOS管P₆的栅极、电阻R₃的另一端和NMOS管N₁₆的漏极，所述PMOS管P₄的漏极连接到NMOS管N₁₄的漏极，所述NMOS管N₁₄的源极连接到NMOS管N₁₃的漏极，所述NMOS管N₁₃的源极接地；所述电压源VDD连接到PMOS管P₅的源极，所述PMOS管P₅的漏极连接到PMOS管P₆的源极并作为偏置电流源I_B2的输出端，所述PMOS管P₆的漏极连接到电阻R₃的一端，所述NMOS管N₁₆的源极连接到NMOS管N₁₅的漏极，所述NMOS管N₁₅的源极接地；

所述NMOS管N₁₈的漏极作为偏置电流源I_B1的输入端，所述NMOS管N₁₈的源极连接到NMOS管N₁₇的漏极，所述NMOS管N₁₇的源极接地；

所述电压源VDD连接到PMOS管P₇的源极，所述PMOS管P₇的栅极分别了连接到PMOS管P₉的栅极和PMOS管P₈的漏极，所述PMOS管P₇的漏极连接到PMOS管P₈的源极，所述PMOS管P₈的栅极分别连接到PMOS管P₁₀的栅极、电阻R₄的另一端和NMOS管N₂₂的漏极，所述PMOS管P₈的漏极连接到NMOS管N₂₀的漏极，所述NMOS管N₂₀的源极连接到NMOS管N₁₉的漏极，所述NMOS管N₁₉的源极接地；所述电压源VDD连接到PMOS管P₉的源极，所述PMOS管P₉的漏极连接到PMOS管P₁₀的源极并作为偏置电流源I_B3的输出端，所述PMOS管P₁₀的漏极连接到电阻R₄的一端，所述NMOS管N₂₂的源极连接到NMOS管N₂₁的漏极，所述NMOS管N₂₁的源极接地；

所述电压源VDD连接到PMOS管P₁₁的源极，所述PMOS管P₁₁的栅极分别连接到PMOS管P₁₂的漏极和电阻R₂的一端并作为偏置电压源V_B1的输出端，所述PMOS管P₁₁的漏极连接到PMOS管P₁₂的源极，所述PMOS管P₁₂的栅极经偏置电压源V_B2连接到电阻R₂的另一端，NMOS管N₁₀的源极连接到NMOS管N₉的漏极并作为偏置电压源V_B5的输出端，NMOS管N₉的源极接地。

4.根据权利要求1所述的折叠式共源共栅结构全差分运算放大器，其特征在于：所述辅助放大器A包括PMOS管P₁₃、PMOS管P₁₄、PMOS管P₁₅、NMOS管N₂₃、NMOS管N₂₄、NMOS管N₂₅和NMOS管N₂₆；

电压源VDD经偏置电流源I_B4分别连接到PMOS管P₁₃的源极、PMOS管P₁₄的源极和PMOS管P₁₅的源极，所述PMOS管P₁₃的栅极作为辅助放大器A的反相输入端V_i-，所述PMOS管P₁₃的漏极分别连接到NMOS管N₂₆的源极和NMOS管N₂₄的漏极，所述PMOS管P₁₄的栅极作为辅助放大器A的正相输入端V_i+，所述PMOS管P₁₄的漏极分别连接到NMOS管N₂₅的源极和NMOS管N₂₃的漏极，所述PMOS管P₁₅的栅极作为偏置电压源V_B5的输入端，所述PMOS管P₁₅的漏极接地；

所述电压源VDD经偏置电流源I_B5连接到NMOS管N₂₅的漏极并作为辅助放大器A的反相输出端，所述NMOS管N₂₅的栅极经偏置电压源V_B3连接到NMOS管N₂₆的栅极，所述NMOS管N₂₃的栅极经偏置电压源V_B4连接到NMOS管N₂₄的栅极，所述NMOS管N₂₃的源极接地，所述电压源VDD经偏置电流源I_B6连接到NMOS管N₂₆的漏极并作为辅助放大器A的正相输出端，所述NMOS管N₂₄的源极接地。

Images