JPS62208704A - 定電流回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 定電流特性を向上させるため、少くとも２つのデプレッ
ション形トランジスタを直列接続し、各段のトランジス
タのゲートと最終段のトランジスタのソースとを接続し
た回路構成よりなる定電流回路である。

〔産業上の利用分野〕

本発明は定電流回路に関するものであり、より特定的に
は、マイクロウェーブ・モノリシックＩ　Ｃ（？１ＭＩ
Ｃ）等高速動作半導体装置における定電流特性を向上さ
せる定電流回路に関する。

〔従来の技術〕

定電流源としては従来から第４図に図示の如く、ゲート
ＧとソースＳとを接続したデプレッション形トランジス
タ３が知られている。すなわち電流飽和特性を用いて、
ドレイン・ソース間に流れる電流を一定にしようとする
ものである。

第４図に図示の定電流源は、ドレイン・コンダクタンス
の影響により十分な飽和特性が得られない面があり、こ
れを改善すべく、第５図に図示の如（、デプレッション
形トランジスタ４１に抵抗器４２を接続した定電流源４
も知られている。この定電流源４における抵抗器４２は
、成る程度の電流容量を確保するために余り大きくはと
れず、むしろ、小さくしなければならない面がある。

〔発明が解決しようとする問題点〕

ＭＭＩＣ等高速動作形の半導体装置としては、ＧａＡｓ
等を用いているが、ＧａＡｓ半導体装置における定電流
源として、第４図および第５図に図示の定電流＃３．４
を用いた場合、それぞれ第２図の曲線Ｃ３，Ｃ４に図示
の如く、充分な定電流特性が得られない、すなわち、電
圧■の増加に伴っても電流Ｉが一定とならないという問
題に遭遇している。

その原因については明確ではないが、高速化を図るため
ゲート長を絞ることにより洩れ抵抗が増大して電流飽和
特性を害すること、又は製造プロセス上の問題に起因し
て洩れ抵抗が増大して電流飽和特性を害すること等が推
定される。

第２図において第５図の定電流源４の特性曲線Ｃ４は、
抵抗器４２が接続された分、電流容量を制限している。

上述の如く、電流容量を確保する上では、抵抗器４２の
容量を数オーム程度にすることが望ましいのであるが、
抵抗値の小さい抵抗要素を半導体装置で実現する場合、
面積が大きくなり、チップに占める抵抗要素の面積が大
となる。

特に、高速化を目的とするＧａＡｓ半導体装置にそのよ
うな低抵抗要素を安定に形成させることは容易ではなく
、またチップにおける面積占有率の点からも問題となる
。

〔問題を解決するための手段〕

本発明は上述の問題を解決し、ＧａＡｓ半導体装置等に
安定な定電流源として適用し得る定電流回路を提供する
ものである。

本発明の上述の目的は、少くとも２つのデプレッション
形トランジスタが直列に接続され、各段のトランジスタ
のゲートが最終段のトランジスタのソースに接続されて
成る回路を、少くとも１つ有する定電流回路、により達
成される。

より好適には、電流容量を確保するため、前記定電流回
路を複数並列に接続する。

〔実施例〕

第１図に本発明の一実施例としての定電流回路を適用し
たゲート回路を示す。

第１図のゲート回路は、ＧａＡｓ半導体装置内のＥＣＬ
ゲート回路を示し、ゲート部１の定電流源として本発明
の実施例に基づく定電流回路２が接続されている。ゲー
ト部１は、抵抗器１１．１２およびトランジスタ１３．
１４が図示の如＜　　ＥＣＬ構成され、人力信号Ｉｔ、
Ｉｚがトランジスタ１３゜１４のゲートに入力すること
で、この入力に対応して出力信号Ｏｒ　、Ｏｔが得られ
るものである。

定電流回路２は、ノーマル・オン型デプレフション形ト
ランジスタ２１および２２が図示の如く構成されている
。すなわち第１のトランジスタ２１のソースＳと第２の
トランジスタ２２のドレインＤが接続され、両トランジ
スタ２１．２２が直列に接続されている。第２のトラン
ジスタ２２のゲートＧとソースＳとが接続され、第４図
の定電流源と同様の構成となっている。一方、第２のト
ランジスタ２２のソースＳが第１のトランジスタ２１の
ゲートＧに接続されている。

第１および第２のトランジスタ２１．２２のゲート幅は
同じにしておく。このようにすることにより、第２のト
ランジスタ２２に印加される電圧が低くなり、第２のト
ランジスタ２２は非飽和ｚ■域で動作し、その動作領域
は極めて小さくなる。

従って、第５図における抵抗要素を、第２トランジスタ
２２により、小さい面積で、容易かつ安定に形成させる
ことができる。

一方、能動抵抗として作用する第２のトランジスタ２２
の出力から第１のトランジスタ２１のゲートに帰還がか
−っており、定電流特性が実現されている。

第１および第２のトランジスタ２１．２２は同じプロセ
スで形成されるから、製造も容易である。

第１図の定電流回路２の特性の一例を第２図の曲線Ｃ３
に示す。曲線Ｃ：＋　、Ｃａに比し定電流特性が良好と
なっていることが判る。

尚、プロセス条件が同じじはないから、曲線Ｃｚ、Ｃ４
とは同じレベルで電流容量そのものは比較できないが、
定電流回路２に能動抵抗要素、すなわちデブレッシヲン
形トランジスタ２２を入れることにより、第４図の定電
流源に電流容量が低下することは否めない。

か＼る電流容量の低下を防止し、所定の電流容量を確保
する場合の実施例を第３図に示す。第３図に図示の定電
流回路２は、第１図の回路を２個並設したものである。

それにより、第２図の曲線Ｃ２に図示の如く、曲′４Ｉ
Ａｃ、の電流値の２倍の電流容量となる。

以下、同様に複数並列することができることは言うまで
もない。

尚、第１図の実施例にもどって、能動抵抗の抵抗値を小
さくする観点から、デプレッション形トランジスタ２２
を複数個並列に設けることができる。

さらに必要に応じては、デプレッション形トランジスタ
２２を帰還ループ内に複数個直列に設けることもできる
。

〔発明の効果〕

以上に述べたように、本発明によれば、製造プロセスが
容易で、小面積で定電流特性の良い定電流回路が得られ
る。

【図面の簡単な説明】

第１図は本発明の実施例の定電流回路を適用したゲート
回路、 第２図は定電流回路の特性図、 第３図は本発明の他の実施例の定電流回路図、第４図お
よび第５図は従来の定電流回路図、である。 （符号の説明） １・・・ゲート、　　　２・・・定電流回路。

Claims (1)

1. 【特許請求の範囲】 １、少くとも２つのデプレッション形トランジスタが直
   列に接続され、各段のトランジスタのゲートが最終段の
   トランジスタのソースに接続されて成る回路を、少くと
   も１つ有する定電流回路。 ２、前記回路を複数並列に接続したことを特徴とする、
   特許請求の範囲第１項に記載の定電流回路。