JPH0643222A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0643222A JPH0643222A JP4198190A JP19819092A JPH0643222A JP H0643222 A JPH0643222 A JP H0643222A JP 4198190 A JP4198190 A JP 4198190A JP 19819092 A JP19819092 A JP 19819092A JP H0643222 A JPH0643222 A JP H0643222A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- test
- power supply
- switching
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 テスト端子を削減する。
【構成】 切替回路６２の入力端子６２２に電源端子４
１を接続してあり、テスト信号切替端子３に論理レベル
“Ｌ”を印加するとテストモードに設定され、切替回路
６２は入力端子６２２に入力される信号を機能回路６３
へ出力する。このテストモード設定時に、アナログスイ
ッチ９により、電源端子４１を内部電源ライン７と切り
放し、切替回路６２の入力端子６２２に接続するように
している。電源端子４１にテスト信号を印加すると、テ
スト信号は切替回路６２を介してそのまま機能回路６３
に入力されるので、電源端子４１をテスト端子として機
能回路６３をテストすることができる。
１を接続してあり、テスト信号切替端子３に論理レベル
“Ｌ”を印加するとテストモードに設定され、切替回路
６２は入力端子６２２に入力される信号を機能回路６３
へ出力する。このテストモード設定時に、アナログスイ
ッチ９により、電源端子４１を内部電源ライン７と切り
放し、切替回路６２の入力端子６２２に接続するように
している。電源端子４１にテスト信号を印加すると、テ
スト信号は切替回路６２を介してそのまま機能回路６３
に入力されるので、電源端子４１をテスト端子として機
能回路６３をテストすることができる。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置に関する
ものである。
ものである。
【０００２】
【従来の技術】近年、半導体装置の集積度がたいへん大
きくなってきており、１つの半導体装置に多くの機能を
有するものが多くなってきている。そのため半導体装置
の内部の各機能をテストすることが大変重要になってい
る。以下に従来の半導体装置のテスト手法について説明
する。
きくなってきており、１つの半導体装置に多くの機能を
有するものが多くなってきている。そのため半導体装置
の内部の各機能をテストすることが大変重要になってい
る。以下に従来の半導体装置のテスト手法について説明
する。
【０００３】図２は従来の半導体装置の構成を示すもの
である。簡単のため、テスト信号入力端子１本とテスト
信号切替端子１本と、そして正の電源端子（以下単に
「電源端子」という）と負の電源端子（以下「グランド
端子」という）がそれぞれ４本ずつある場合について説
明する。図２において、１′は半導体装置、２はテスト
信号を入力するテスト信号入力端子、３はテスト信号切
替端子、４１，４２，４３，４４は半導体装置の電源端
子、５１，５２，５３，５４はグランド端子である。
である。簡単のため、テスト信号入力端子１本とテスト
信号切替端子１本と、そして正の電源端子（以下単に
「電源端子」という）と負の電源端子（以下「グランド
端子」という）がそれぞれ４本ずつある場合について説
明する。図２において、１′は半導体装置、２はテスト
信号を入力するテスト信号入力端子、３はテスト信号切
替端子、４１，４２，４３，４４は半導体装置の電源端
子、５１，５２，５３，５４はグランド端子である。
【０００４】６は半導体装置の内部回路をブロック図化
したものの一例であり、機能回路６１と切替回路６２と
機能回路６３とを有する。機能回路６１出力端子６１１
を有する。切替回路６２は入力端子６２１，もう１つの
入力端子６２２，出力端子６２３および切替制御端子６
２４を有する。機能回路６３は入力端子６３１を有す
る。なお、切替回路６２は、切替制御端子６２４に論理
レベル“Ｈ”を印加すると、入力端子６２１に入力され
た信号が出力端子６２３からそのまま出力される。ま
た、切替制御端子６２４に論理レベル“Ｌ”を印加する
と、入力端子６２２に入力された信号が出力端子６２３
からそのまま出力されるようになっている。７は内部電
源ライン、８は内部グランドラインである。
したものの一例であり、機能回路６１と切替回路６２と
機能回路６３とを有する。機能回路６１出力端子６１１
を有する。切替回路６２は入力端子６２１，もう１つの
入力端子６２２，出力端子６２３および切替制御端子６
２４を有する。機能回路６３は入力端子６３１を有す
る。なお、切替回路６２は、切替制御端子６２４に論理
レベル“Ｈ”を印加すると、入力端子６２１に入力され
た信号が出力端子６２３からそのまま出力される。ま
た、切替制御端子６２４に論理レベル“Ｌ”を印加する
と、入力端子６２２に入力された信号が出力端子６２３
からそのまま出力されるようになっている。７は内部電
源ライン、８は内部グランドラインである。
【０００５】図２における各端子の接続関係は以下のよ
うになっている。機能回路６１の出力端子６１１と切替
回路６２の入力端子６２１、テスト信号入力端子２と切
替回路６２の入力端子６２２、テスト信号切替端子３と
切替回路６２の切替制御端子６２４、切替回路６２の出
力端子６２３と機能回路６３の入力端子６３１がそれぞ
れ接続されている。
うになっている。機能回路６１の出力端子６１１と切替
回路６２の入力端子６２１、テスト信号入力端子２と切
替回路６２の入力端子６２２、テスト信号切替端子３と
切替回路６２の切替制御端子６２４、切替回路６２の出
力端子６２３と機能回路６３の入力端子６３１がそれぞ
れ接続されている。
【０００６】以上のように構成された半導体装置につい
て、以下その動作について説明する。ここでは機能回路
６３をテストする場合について述べる。まず、テスト信
号切替端子３に論理レベル“Ｌ”を印加する。このこと
によって切替回路６２は入力端子６２２に入力される信
号を出力端子６２３から出力するようになる。したがっ
て、テスト信号入力端子２に印加した信号をそのまま機
能回路６３に入力することができるので、機能回路６３
をテストすることができる。
て、以下その動作について説明する。ここでは機能回路
６３をテストする場合について述べる。まず、テスト信
号切替端子３に論理レベル“Ｌ”を印加する。このこと
によって切替回路６２は入力端子６２２に入力される信
号を出力端子６２３から出力するようになる。したがっ
て、テスト信号入力端子２に印加した信号をそのまま機
能回路６３に入力することができるので、機能回路６３
をテストすることができる。
【０００７】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、半導体装置の集積度が大きくなり、内部回
路をテストする箇所が多くなると、テスト信号入力端子
２やテスト信号切替端子３等のテスト端子が多くなると
いう問題点を有していた。この発明の目的は、上記従来
の問題点を解決するもので、テスト端子を削減すること
のできる半導体装置を提供することである。
の構成では、半導体装置の集積度が大きくなり、内部回
路をテストする箇所が多くなると、テスト信号入力端子
２やテスト信号切替端子３等のテスト端子が多くなると
いう問題点を有していた。この発明の目的は、上記従来
の問題点を解決するもので、テスト端子を削減すること
のできる半導体装置を提供することである。
【０００８】
【課題を解決するための手段】この発明の半導体装置
は、通常モードとテストモードを有する被試験回路を内
蔵し、テストモード設定時に電源端子を内部電源ライン
と切り放し被試験回路の入力端子に接続する接続切替手
段を設けている。
は、通常モードとテストモードを有する被試験回路を内
蔵し、テストモード設定時に電源端子を内部電源ライン
と切り放し被試験回路の入力端子に接続する接続切替手
段を設けている。
【０００９】
【作用】この発明の構成によれば、接続切替手段によ
り、テストモード設定時に電源端子を内部電源ラインと
切り放し被試験回路の入力端子に接続するようにしてい
るため、電源端子をテスト端子として用いることができ
るので、テスト端子を削減することができる。
り、テストモード設定時に電源端子を内部電源ラインと
切り放し被試験回路の入力端子に接続するようにしてい
るため、電源端子をテスト端子として用いることができ
るので、テスト端子を削減することができる。
【００１０】
【実施例】以下、この発明の一実施例について、図面を
参照しながら説明する。図１はこの発明の一実施例の半
導体装置の構成を示すものである。この実施例では、簡
単のため、テスト信号入力端子１本とテスト信号切替端
子１本と、そして正の電源端子（以下単に「電源端子」
という）と負の電源端子（以下「グランド端子」とい
う）がそれぞれ４本ずつある場合について説明する。図
１において、１は半導体装置、３はテスト信号切替端
子、４１，４２，４３，４４は半導体装置の電源端子、
５１，５２，５３，５４はグランド端子である。ここで
電源端子４１は、通常電源端子であるが、テストモード
の時はテスト信号入力端子となる。
参照しながら説明する。図１はこの発明の一実施例の半
導体装置の構成を示すものである。この実施例では、簡
単のため、テスト信号入力端子１本とテスト信号切替端
子１本と、そして正の電源端子（以下単に「電源端子」
という）と負の電源端子（以下「グランド端子」とい
う）がそれぞれ４本ずつある場合について説明する。図
１において、１は半導体装置、３はテスト信号切替端
子、４１，４２，４３，４４は半導体装置の電源端子、
５１，５２，５３，５４はグランド端子である。ここで
電源端子４１は、通常電源端子であるが、テストモード
の時はテスト信号入力端子となる。
【００１１】６はブロック図化した内部回路であり、こ
れは従来例と同じである。７は内部電源ライン、８は内
部グランドラインである。９はアナログスイッチであ
り、端子９１，端子９２および切替制御端子９３を有す
る。なお、アナログスイッチ９は切替制御端子９３に論
理レベル“Ｈ”を印加すると内部のスイッチが接続さ
れ、また、切替制御端子９３に論理レベル“Ｌ”を印加
すると内部スイッチが切り放されるようになっている。
れは従来例と同じである。７は内部電源ライン、８は内
部グランドラインである。９はアナログスイッチであ
り、端子９１，端子９２および切替制御端子９３を有す
る。なお、アナログスイッチ９は切替制御端子９３に論
理レベル“Ｈ”を印加すると内部のスイッチが接続さ
れ、また、切替制御端子９３に論理レベル“Ｌ”を印加
すると内部スイッチが切り放されるようになっている。
【００１２】図１における各端子の接続関係は以下のよ
うになっている。機能回路６１の出力端子６１１と切替
回路６２の入力端子６２１、テスト信号切替端子３と切
替回路６２の切替制御端子６２４とアナログスイッチ９
の切替制御端子９３、電源端子４１とアナログスイッチ
９の端子９１と切替回路６２の入力端子６２２、切替回
路６２の出力端子６２３と機能回路６３の入力端子６３
１、アナログスイッチ９の端子９２と内部電源ライン７
がそれぞれ接続されている。
うになっている。機能回路６１の出力端子６１１と切替
回路６２の入力端子６２１、テスト信号切替端子３と切
替回路６２の切替制御端子６２４とアナログスイッチ９
の切替制御端子９３、電源端子４１とアナログスイッチ
９の端子９１と切替回路６２の入力端子６２２、切替回
路６２の出力端子６２３と機能回路６３の入力端子６３
１、アナログスイッチ９の端子９２と内部電源ライン７
がそれぞれ接続されている。
【００１３】以上のように構成される半導体装置につい
て、以下その動作について説明する。ここでは機能回路
６３を被試験回路としてテストする場合について述べ
る。なお、アナログスイッチ９と切替回路６２が接続切
替手段を構成する。まず、テストモードに設定するため
にテスト信号切替端子３に論理レベル“Ｌ”を印加す
る。このことによってアナログスイッチ９は内部のスイ
ッチが切り放され、電源端子４１と内部電源ライン７は
切り放される。また、切替回路６２は入力端子６２２に
入力される信号を出力端子６２３から出力するようにな
る。したがって、テストモード時に電源端子４１にテス
ト信号を印加すると、テスト信号はそのまま機能回路６
３に入力されるので、機能回路６３をテストすることが
できる。
て、以下その動作について説明する。ここでは機能回路
６３を被試験回路としてテストする場合について述べ
る。なお、アナログスイッチ９と切替回路６２が接続切
替手段を構成する。まず、テストモードに設定するため
にテスト信号切替端子３に論理レベル“Ｌ”を印加す
る。このことによってアナログスイッチ９は内部のスイ
ッチが切り放され、電源端子４１と内部電源ライン７は
切り放される。また、切替回路６２は入力端子６２２に
入力される信号を出力端子６２３から出力するようにな
る。したがって、テストモード時に電源端子４１にテス
ト信号を印加すると、テスト信号はそのまま機能回路６
３に入力されるので、機能回路６３をテストすることが
できる。
【００１４】以上のようにこの実施例によれば、切替回
路６２の入力端子６２２に電源端子４１を接続し、アナ
ログスイッチ９を設け、テストモード設定時に、電源端
子４１を内部電源ライン７と切り放し、切替回路６２を
介して機能回路６３の入力端子６３１に接続するように
している。そのため、電源端子４１をテスト端子として
用いることができるので、テスト端子を削減することが
できる。
路６２の入力端子６２２に電源端子４１を接続し、アナ
ログスイッチ９を設け、テストモード設定時に、電源端
子４１を内部電源ライン７と切り放し、切替回路６２を
介して機能回路６３の入力端子６３１に接続するように
している。そのため、電源端子４１をテスト端子として
用いることができるので、テスト端子を削減することが
できる。
【００１５】なお、この実施例では、テスト信号を入力
する端子として電源端子４１を使用したが、他の電源端
子４２，４３，４４のいずれを使用する構成としてもよ
いし、あるいはグランド端子５１，５２，５３，５４の
いずれを使用する構成としてもよい。また、電源端子と
テスト端子を兼用する本数を１本のみにしたが複数でも
可能なことは言うまでもない。
する端子として電源端子４１を使用したが、他の電源端
子４２，４３，４４のいずれを使用する構成としてもよ
いし、あるいはグランド端子５１，５２，５３，５４の
いずれを使用する構成としてもよい。また、電源端子と
テスト端子を兼用する本数を１本のみにしたが複数でも
可能なことは言うまでもない。
【００１６】
【発明の効果】この発明の半導体装置は、接続切替手段
により、テストモード設定時に電源端子を内部電源ライ
ンと切り放し被試験回路の入力端子に接続するようにし
ているため、電源端子をテスト端子として用いることが
できるので、テスト端子を削減することができる。
により、テストモード設定時に電源端子を内部電源ライ
ンと切り放し被試験回路の入力端子に接続するようにし
ているため、電源端子をテスト端子として用いることが
できるので、テスト端子を削減することができる。
【図１】この発明の一実施例の半導体装置の構成図であ
る。
る。
【図２】従来の半導体装置の構成図である。
１ 半導体装置 ３ テスト信号切替端子 ７ 内部電源ライン ８ 内部グランドライン ９ アナログスイッチ（接続切替手段） ４１〜４４ 電源端子（正の電源端子） ５１〜５４ グランド端子（負の電源端子） ６２ 切替回路（接続切替手段） ６３ 機能回路（被試験回路）
Claims (1)
- 【請求項１】 通常モードとテストモードを有する被試
験回路を内蔵し、テストモード設定時に電源端子を内部
電源ラインと切り放し前記被試験回路の入力端子に接続
する接続切替手段を設けた半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4198190A JPH0643222A (ja) | 1992-07-24 | 1992-07-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4198190A JPH0643222A (ja) | 1992-07-24 | 1992-07-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0643222A true JPH0643222A (ja) | 1994-02-18 |
Family
ID=16386974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4198190A Pending JPH0643222A (ja) | 1992-07-24 | 1992-07-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0643222A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006080111A1 (ja) * | 2005-01-27 | 2006-08-03 | Matsushita Electric Industrial Co., Ltd. | 半導体集積回路及びシステムｌｓｉ |
-
1992
- 1992-07-24 JP JP4198190A patent/JPH0643222A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006080111A1 (ja) * | 2005-01-27 | 2006-08-03 | Matsushita Electric Industrial Co., Ltd. | 半導体集積回路及びシステムｌｓｉ |
| JPWO2006080111A1 (ja) * | 2005-01-27 | 2008-06-19 | 松下電器産業株式会社 | 半導体集積回路及びシステムｌｓｉ |
| US7739571B2 (en) | 2005-01-27 | 2010-06-15 | Panasonic Corporation | Semiconductor integrated circuit and system LSI having a test expected value programming circuit |
| JP4516110B2 (ja) * | 2005-01-27 | 2010-08-04 | パナソニック株式会社 | システムｌｓｉ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0561432A (ja) | 液晶ドライバ回路 | |
| KR940006230A (ko) | 반도체 집적회로장치 및 그 기능시험방법 | |
| US5132614A (en) | Semiconductor device and method and apparatus for testing the same | |
| JPH0643222A (ja) | 半導体装置 | |
| JPH1173800A (ja) | 半導体装置、そのテスト方法 | |
| JPH03277983A (ja) | Ｄｂ型ａｓによるｄｕｔ負荷切換回路 | |
| JPH05304212A (ja) | 半導体集積回路装置及びその動作機能試験方法 | |
| JPS6222079A (ja) | 半導体集積回路装置 | |
| JPH03183159A (ja) | 半導体集積回路装置 | |
| JPS63209321A (ja) | 大規模集積回路の内部回路切換装置 | |
| JPH10232266A (ja) | 半導体試験装置 | |
| JPS62230040A (ja) | 半導体集積回路 | |
| JPS6342486A (ja) | 試験装置 | |
| JP2661364B2 (ja) | テスト回路方式 | |
| JPH08286942A (ja) | 半導体回路装置 | |
| JPH01308064A (ja) | 集積回路 | |
| JPH0516536Y2 (ja) | ||
| JPH0480676A (ja) | 半導体集積回路 | |
| JPS6342483A (ja) | 半導体装置のテスト回路 | |
| JPH0290650A (ja) | 半導体装置 | |
| JPH0536775A (ja) | 半導体装置 | |
| JPH05127983A (ja) | 半導体集積回路 | |
| JPH0365674A (ja) | 半導体試験方法 | |
| JPH0529900A (ja) | 半導体集積回路 | |
| JPH01293650A (ja) | 集積回路 |