JPH02159125A - コンバータ回路 - Google Patents
コンバータ回路Info
- Publication number
- JPH02159125A JPH02159125A JP31342488A JP31342488A JPH02159125A JP H02159125 A JPH02159125 A JP H02159125A JP 31342488 A JP31342488 A JP 31342488A JP 31342488 A JP31342488 A JP 31342488A JP H02159125 A JPH02159125 A JP H02159125A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- unipolar
- converter
- converter circuit
- bipolar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 101100428764 Drosophila melanogaster vret gene Proteins 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はＤ／ムコンバータ、ム／Ｄコンバータ等のコン
バータ回路に関するものである。
バータ回路に関するものである。
従来の技術
従来、この種のＤ／Ａコンバータ、ム／Ｄコンバータは
、 第９図ａ 、ｂのＤ／ムコンバータ例に示すように
構成されていた。第９図で、１はＤ／ムコンパータを構
成する主要回路の１つである電流スイッチ回路、２はオ
ペアンプ、ＲＩ／マは電流・電圧変換抵抗、Ｂｉｔｌ、
２，３．・・・・・・ＢｉｔＮはＤ／／ムンバータのビ
ット入力信号である。入力ビツト信号Ｂｉｔ１，２，３
．・・・・・・Ｎにより、を流スイッチ回路１は対応す
るＤ／ム電電流ＩＤ／上発生する。Ｄ／ム電電流ＩＤ／
上、ビット入力”１０００・・・・・・”、即ちＭＳＢ
のみＩｔｌ”のとき。
、 第９図ａ 、ｂのＤ／ムコンバータ例に示すように
構成されていた。第９図で、１はＤ／ムコンパータを構
成する主要回路の１つである電流スイッチ回路、２はオ
ペアンプ、ＲＩ／マは電流・電圧変換抵抗、Ｂｉｔｌ、
２，３．・・・・・・ＢｉｔＮはＤ／／ムンバータのビ
ット入力信号である。入力ビツト信号Ｂｉｔ１，２，３
．・・・・・・Ｎにより、を流スイッチ回路１は対応す
るＤ／ム電電流ＩＤ／上発生する。Ｄ／ム電電流ＩＤ／
上、ビット入力”１０００・・・・・・”、即ちＭＳＢ
のみＩｔｌ”のとき。
最大出力の丁度１／２となる。Ｄ／ム、ム／Ｄコンバー
タを＋、−両極性で動作させる時、即ちバイポーラモー
ドの時、この点がゼロ点であり。
タを＋、−両極性で動作させる時、即ちバイポーラモー
ドの時、この点がゼロ点であり。
Ｄ／ム出力Ｖｏ＝ｏＶとならなければならない。
しかし上記のように、電流出力ＩＤ／ムが最大出力の１
７２ではＤ／ム出力Ｖｏ＝０とはならない。
７２ではＤ／ム出力Ｖｏ＝０とはならない。
このだめ、Ｄ／／ムンバータをバイポーラモードで使用
する時は、第９図に示すように定電流や定電圧を電流ス
イッチ回路の電流出力部に印加する。
する時は、第９図に示すように定電流や定電圧を電流ス
イッチ回路の電流出力部に印加する。
第９図＆は、定電流を印加した例で、Ｉｒｅｆ＝Ｉｂｐ
ｏ＝ＩＤ／ムならば、ビット入力”１０００・・・・・
・”の時Ｄ／ムコンパータの電流出力１ｏ＝ＩＤ／ム−
Ｉｂｐｏ＝Ｏとなり、出力電圧Ｖｏ＝ＩｏｘＲＩ／Ｖ＝
Ｏｖとなる。また第９図すは、定電圧Ｖｒｅｔを印加し
た例テＩｂｐｏ ＝Ｖｒｅｆ’／ Ｒｂｐｏ ＝ Ｉ
Ｄ ７ Ａならば同様に出力電流ＩＯはＩｏ ＝ Ｉ
Ｄ ／ Ａ −Ｉｂｐｏ＝０となり、出力電圧Ｖｏ＝ｏ
Ｖとなる。なお、第９図はいずれもＤ／Ａコンバータで
みた従来例であるが、ム／Ｄコンバータの時も主要回路
である電流スイッチ回路１は同様に構成され、バイポー
ラモードへの切り替えは、上記のＤ／ムコンパータのと
きと同一である。
ｏ＝ＩＤ／ムならば、ビット入力”１０００・・・・・
・”の時Ｄ／ムコンパータの電流出力１ｏ＝ＩＤ／ム−
Ｉｂｐｏ＝Ｏとなり、出力電圧Ｖｏ＝ＩｏｘＲＩ／Ｖ＝
Ｏｖとなる。また第９図すは、定電圧Ｖｒｅｔを印加し
た例テＩｂｐｏ ＝Ｖｒｅｆ’／ Ｒｂｐｏ ＝ Ｉ
Ｄ ７ Ａならば同様に出力電流ＩＯはＩｏ ＝ Ｉ
Ｄ ／ Ａ −Ｉｂｐｏ＝０となり、出力電圧Ｖｏ＝ｏ
Ｖとなる。なお、第９図はいずれもＤ／Ａコンバータで
みた従来例であるが、ム／Ｄコンバータの時も主要回路
である電流スイッチ回路１は同様に構成され、バイポー
ラモードへの切り替えは、上記のＤ／ムコンパータのと
きと同一である。
このような従来回路では、ユニポーラまたはバイポーラ
モードがＤ／ムコンパータ、ム／Ｄコンバータ構成その
もので決定・固定されているため。
モードがＤ／ムコンパータ、ム／Ｄコンバータ構成その
もので決定・固定されているため。
回路基板上で任意に選択することができないことや、外
部回路で設定するとしても、ユニポーラ・バイポーラ設
定端子がないと実施できなかったり。
部回路で設定するとしても、ユニポーラ・バイポーラ設
定端子がないと実施できなかったり。
あるいは外部回路が複雑になるなどの欠点を有していた
。
。
発明が解決しようとする課題
本発明は、このような問題点を解決するもので。
特定の複数個の端子を設けることにより１回路基板上で
の接続又は開放により、ユニポーラ・バイポーラモード
が任意に選択して使用することができるようにすること
を目的とするものである。
の接続又は開放により、ユニポーラ・バイポーラモード
が任意に選択して使用することができるようにすること
を目的とするものである。
課題を解決するだめの手段
この問題点を解決するために１本発明は、特定な複数個
の端子を設けて、回路基板上で接続又は開放とすること
により、あるいは設定端子を電源・接地・開放状態のい
ずれかに接続することにより。
の端子を設けて、回路基板上で接続又は開放とすること
により、あるいは設定端子を電源・接地・開放状態のい
ずれかに接続することにより。
ユニポーラ・バイポーラのモード選択を可能にしたもの
である。
である。
作用
この構成により簡単にかつ任意にユニポーラ・バイポー
ラのモード設定を行うことができる。
ラのモード設定を行うことができる。
実施例
第１図、第２図は本発明の第１の実施例を示すもので、
第１図はＤ／／ムンバータ、第２図はム／Ｄコンバータ
の例である。図において、１１は電流スイッチ回路、１
２はオペアンプ、１３はコンハレータ、１４ｔｉ逐次近
似レジスタである。
第１図はＤ／／ムンバータ、第２図はム／Ｄコンバータ
の例である。図において、１１は電流スイッチ回路、１
２はオペアンプ、１３はコンハレータ、１４ｔｉ逐次近
似レジスタである。
実施例では、Ｄ／ムまたはム／Ｄコンバータにモード設
定のための特定な複数個の端子として、２個の端子ＢＰ
Ｏ，ＩＯを設けている。電流スイッチ回路１１でバイポ
ーラゼロ時の出力電流Ｉｏ＝。
定のための特定な複数個の端子として、２個の端子ＢＰ
Ｏ，ＩＯを設けている。電流スイッチ回路１１でバイポ
ーラゼロ時の出力電流Ｉｏ＝。
とし、ビット入力”１００・・・・・・”でのＩＤ／ム
＝！ｂｐｏとするため、コンバータ内臓の定電流回路の
出力電流をＩｒｅｆ＝Ｉｂｐｏ＝ＩＤ／ム トナルよう
に設定する。ここで、Ｉｒｅｆの出力部及びＤ／Ａコン
バータの電流出力部を特定な２個の端子ＢＰＯ及びＩＯ
に接続しておくことにより２これら複数個の端子間を回
路基板上で接続した時バイポーラモードが設定され、開
放状態とすることによりユニポーラモードが設定される
。
＝！ｂｐｏとするため、コンバータ内臓の定電流回路の
出力電流をＩｒｅｆ＝Ｉｂｐｏ＝ＩＤ／ム トナルよう
に設定する。ここで、Ｉｒｅｆの出力部及びＤ／Ａコン
バータの電流出力部を特定な２個の端子ＢＰＯ及びＩＯ
に接続しておくことにより２これら複数個の端子間を回
路基板上で接続した時バイポーラモードが設定され、開
放状態とすることによりユニポーラモードが設定される
。
一方、第２図のＡ／Ｄコンバータの例では、構成主要回
路であるＤ／ム部は第１図のＤ／ムコンパータ例と全く
同一で、逐次比較型ム／Ｄコンバータを構成するだめの
コンパレータ１３と、逐次近似レジスタ（ＳＡＢ）１４
が接続されている。またアナログ入力端子ム／Ｄ Ｉ
Ｎは入力抵抗Ｒｓｔｐａｎを介してＤ／／ムンバータの
電流出力部に印加される。ユニポーラ・バイポーラモー
ドの設定は第１図のＤ／ムコンバータ例と同一である。
路であるＤ／ム部は第１図のＤ／ムコンパータ例と全く
同一で、逐次比較型ム／Ｄコンバータを構成するだめの
コンパレータ１３と、逐次近似レジスタ（ＳＡＢ）１４
が接続されている。またアナログ入力端子ム／Ｄ Ｉ
Ｎは入力抵抗Ｒｓｔｐａｎを介してＤ／／ムンバータの
電流出力部に印加される。ユニポーラ・バイポーラモー
ドの設定は第１図のＤ／ムコンバータ例と同一である。
第３図は本発明の第２の実施例を示したものである。図
示の例では、特定な複数個の端子のうちの一方の端子、
即ちＤ／ムコンパータの電流出力部の端子ＩＯを、他の
端子、即ち定電流出力部の端子ＢＰＯに接続するカへ又
は開放状態とするのをスイッチ１５により切換えること
で、バイポーラ・ユニポーラモードをそれぞれ選択する
ようにしたものである。また、他の端子ＢＰＯは一方の
端子ＩＯに接続すれば、バイポーラモードが設定される
。ここで、他の端子ＢＰＯはユニポーラモード設定の時
は第３図の例では、接地としているが。
示の例では、特定な複数個の端子のうちの一方の端子、
即ちＤ／ムコンパータの電流出力部の端子ＩＯを、他の
端子、即ち定電流出力部の端子ＢＰＯに接続するカへ又
は開放状態とするのをスイッチ１５により切換えること
で、バイポーラ・ユニポーラモードをそれぞれ選択する
ようにしたものである。また、他の端子ＢＰＯは一方の
端子ＩＯに接続すれば、バイポーラモードが設定される
。ここで、他の端子ＢＰＯはユニポーラモード設定の時
は第３図の例では、接地としているが。
電流スイッチ回路１の構成により、電源や開放状態に接
続させるようにしてもよい。
続させるようにしてもよい。
第４図、第６図は、第３の実施例を示す図である。この
実施例では、特定の複数個の端子のうち一方の端子、即
ちＤ／人コンバータの電流出力部の端子Ｉｏに定電流回
路１６からの定電流Ｉｒｅｔを直接印加するか（第４図
）、定電圧回路１７からの定電圧Ｖｒｅｆ’を抵抗Ｒｂ
ｐｏを介して印加する（第６図）ことによりバイポーラ
モードを設定するように構成したものである。なお、こ
の実施例では、一方の端子ＩＯが開放状態のときは、他
の端子ＢＰＯの接続状態に関係なくユニポーラモードと
なる。また、この実施例では、他の端子、即ち端子ＢＰ
Ｏは第４図の例では接地し、第５図の例では開放状態と
しているが、これらは電流スイッチ回路１１の構成によ
り決定される。
実施例では、特定の複数個の端子のうち一方の端子、即
ちＤ／人コンバータの電流出力部の端子Ｉｏに定電流回
路１６からの定電流Ｉｒｅｔを直接印加するか（第４図
）、定電圧回路１７からの定電圧Ｖｒｅｆ’を抵抗Ｒｂ
ｐｏを介して印加する（第６図）ことによりバイポーラ
モードを設定するように構成したものである。なお、こ
の実施例では、一方の端子ＩＯが開放状態のときは、他
の端子ＢＰＯの接続状態に関係なくユニポーラモードと
なる。また、この実施例では、他の端子、即ち端子ＢＰ
Ｏは第４図の例では接地し、第５図の例では開放状態と
しているが、これらは電流スイッチ回路１１の構成によ
り決定される。
第６図、第７図は、第４の実施例を示す図で。
ユニポーラ・バイポーラのモード設定端子ＩＯを有し、
その端子ＩＯに定電流回路１６からの定電流Ｉｒａｆ’
を直接接続するか（第６図）、又は定電圧回路１７から
の定電圧Ｖｒｅｆを抵抗Ｒｂｐｏ を介して接続する
（第７図）ことによりバイポーラモードを設定し、開放
状態とすることによりユニポーラモードを設定するよう
に構成したものである。
その端子ＩＯに定電流回路１６からの定電流Ｉｒａｆ’
を直接接続するか（第６図）、又は定電圧回路１７から
の定電圧Ｖｒｅｆを抵抗Ｒｂｐｏ を介して接続する
（第７図）ことによりバイポーラモードを設定し、開放
状態とすることによりユニポーラモードを設定するよう
に構成したものである。
第８図は、第６の実施例を示す図で、ユニポーラ・バイ
ポーラのモード設定用の端子ＢＰＯを設け、その端子Ｂ
ＰＯにしきい値電圧より高いか。
ポーラのモード設定用の端子ＢＰＯを設け、その端子Ｂ
ＰＯにしきい値電圧より高いか。
低い電圧を印加することにより、アナログスイ、ツチや
リレースイッチ等のスイッチ１８を作動させて、Ｄ／Ａ
コンバータ動作をユニポーラモード又はバイポーラモー
ドに切換えるようにしたものである。
リレースイッチ等のスイッチ１８を作動させて、Ｄ／Ａ
コンバータ動作をユニポーラモード又はバイポーラモー
ドに切換えるようにしたものである。
以上の説明では、Ｄ／ムコンパータ動作でのユニポーラ
・バイポーラモード切換えを中心に説明してきたが、第
２図の実施例で説明したように。
・バイポーラモード切換えを中心に説明してきたが、第
２図の実施例で説明したように。
主要回路として、電流スイッチ回路１１を用いたＤ／人
コンバータとその周辺回路で構成されるム７１コンバー
タにおけるユニポーラ・バイポーラのモード切換え動作
はＤ／ムコンパータの動作と全く同一である。
コンバータとその周辺回路で構成されるム７１コンバー
タにおけるユニポーラ・バイポーラのモード切換え動作
はＤ／ムコンパータの動作と全く同一である。
発明の効果
以上のように本発明によれば、ユニポーラ・バイポーラ
モード設定のための特定の端子を設けることにより１回
路基板での接続状態により、簡単にかつ任意にユニポー
ラ・バイポーラのモード設定が可能となる。
モード設定のための特定の端子を設けることにより１回
路基板での接続状態により、簡単にかつ任意にユニポー
ラ・バイポーラのモード設定が可能となる。
第１図〜第８図はそれぞれ本発明の実施例によるコンバ
ータ回路を示す回路図、第９図ａ、ｂは従来のコンバー
タ回路を示す回路図である。 １１・・・・・・電流スイッチ回路、１２・・・・・・
オペアンプ、１３・・・・・・コンパレータ、１４・・
・・・・逐次近似レジスタ、１５．１８・・・・・スイ
ッチ、１６・・・・・・定電流回路、１７・・・・・・
定電圧回路。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名宵 図 第 図 藁 図 第 図 Ｂ Ｑｉｔｌ Ｂ壇２＆ｔ３ ｒｔＮ 第 図
ータ回路を示す回路図、第９図ａ、ｂは従来のコンバー
タ回路を示す回路図である。 １１・・・・・・電流スイッチ回路、１２・・・・・・
オペアンプ、１３・・・・・・コンパレータ、１４・・
・・・・逐次近似レジスタ、１５．１８・・・・・スイ
ッチ、１６・・・・・・定電流回路、１７・・・・・・
定電圧回路。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名宵 図 第 図 藁 図 第 図 Ｂ Ｑｉｔｌ Ｂ壇２＆ｔ３ ｒｔＮ 第 図
Claims (1)
- 【特許請求の範囲】 （１）特定の複数個の端子間を回路基板上で接続又は開
放状態とすることにより、ユニポーラ又はバイポーラの
モード切換えを行うように構成したコンバータ回路。 （２）特定の複数個の端子のうち一方の端子は他方の端
子に接続するか又は開放状態とし、他方の端子は一方の
端子に接続するか、又は電源・接地・開放状態のいずれ
かに接続した請求項１記載のコンバータ回路。 （３）特定の複数個の端子のうち一方の端子に定電流又
は定電圧を印加し、他方の端子は電源・接地・開放状態
のいずれかに接続した請求項１記載のコンバータ回路。 （４）特定の複数個の端子のうち一方の端子は電流出力
部に直接又は抵抗を介して接続した請求項１記載のコン
バータ回路。 （６）ユニポーラ・バイポーラのモード設定用の端子を
設け、その端子に定電圧又は定電流を印加することによ
り、ユニポーラ又はバイポーラモードで動作させるよう
に構成したコンバータ回路。 （６）ユニポーラ・バイポーラのモード設定用端子を設
け、その端子にしきい値電圧より高いか、低い電圧を印
加することにより、ユニポーラ又はバイポーラモードの
切換えを行うコンバータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31342488A JPH02159125A (ja) | 1988-12-12 | 1988-12-12 | コンバータ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31342488A JPH02159125A (ja) | 1988-12-12 | 1988-12-12 | コンバータ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02159125A true JPH02159125A (ja) | 1990-06-19 |
Family
ID=18041131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31342488A Pending JPH02159125A (ja) | 1988-12-12 | 1988-12-12 | コンバータ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02159125A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5385145A (en) * | 1977-01-05 | 1978-07-27 | Matsushita Electric Ind Co Ltd | Digital-analogue converter |
| JPS6156518A (ja) * | 1984-08-27 | 1986-03-22 | Toyoda Mach Works Ltd | アナログ信号出力回路 |
| JPS63187920A (ja) * | 1987-01-30 | 1988-08-03 | Matsushita Electric Ind Co Ltd | Ａ／ｄ変換器 |
-
1988
- 1988-12-12 JP JP31342488A patent/JPH02159125A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5385145A (en) * | 1977-01-05 | 1978-07-27 | Matsushita Electric Ind Co Ltd | Digital-analogue converter |
| JPS6156518A (ja) * | 1984-08-27 | 1986-03-22 | Toyoda Mach Works Ltd | アナログ信号出力回路 |
| JPS63187920A (ja) * | 1987-01-30 | 1988-08-03 | Matsushita Electric Ind Co Ltd | Ａ／ｄ変換器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5619203A (en) | Current source driven converter | |
| US4983969A (en) | Successive approximation analog to digital converter | |
| US5633637A (en) | Digital-to-analog converter circuit | |
| JPH02159125A (ja) | コンバータ回路 | |
| JP3098327B2 (ja) | １チップマイクロコンピュータ | |
| JPH0621814A (ja) | 正及び負のデジタル入力値の両方に対し精密な直線出力を有するデジタル・アナログ変換器 | |
| JPH03277983A (ja) | Ｄｂ型ａｓによるｄｕｔ負荷切換回路 | |
| JP3157991B2 (ja) | 電源回路 | |
| KR100282443B1 (ko) | 디지탈/아날로그 컨버터 | |
| JP3164697B2 (ja) | Ａ／ｄコンバータ | |
| JPH0636160B2 (ja) | アナログ信号比較回路 | |
| JPH0379128A (ja) | Ａ／ｄ変換器 | |
| JPS61170139A (ja) | デイジタル／アナログ変換器 | |
| JPH1117543A (ja) | 逐次比較型ａｄコンバ−タ | |
| JP2533109B2 (ja) | 波形合成回路 | |
| US6307491B1 (en) | Trim systems and methods having temporary and permanent operational modes | |
| SU628612A1 (ru) | Цифро-аналоговый преобразователь | |
| JPS631249Y2 (ja) | ||
| JPS63285799A (ja) | サンプルホ−ルド回路 | |
| JPH1117547A (ja) | Ｄ／ａ変換器 | |
| JPH07131351A (ja) | アナログ／デジタル変換回路 | |
| JPS60250500A (ja) | 多点電流計測装置 | |
| JPH02207620A (ja) | ゲイン切換付ｄ／ａ変換装置 | |
| JPS6342484A (ja) | 集積回路装置 | |
| JPS63269399A (ja) | トラツクホ−ルド回路 |