JPH07131351A

JPH07131351A - アナログ／デジタル変換回路

Info

Publication number: JPH07131351A
Application number: JP5278554A
Authority: JP
Inventors: Takehiro Furukawa; 雄大古川; Eizo Yamashita; 栄三山下; Nobuyuki Saiki; 伸之斉木
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1993-11-08
Filing date: 1993-11-08
Publication date: 1995-05-19
Also published as: US5568148A

Abstract

(57)【要約】【目的】基準電圧を超えたアナログ入力電圧を、正確
にデジタル値に変換できるようにする。【構成】基準電圧Ｖ_ref及びアナログ入力電圧AN_inに
基づいて、アナログ入力電圧AN_inを変成した変成アナロ
グ電圧Ｖ_ANを出力する電圧変成部19と、基準電圧Ｖ_ref
及びアナログ入力電圧AN_inを大小比較する電圧比較部20
とを備え、Ｖ_ref＞AN_inの場合は基準電圧Ｖ_refに基づ
く比較電圧と、アナログ入力電圧とを、Ｖ_ref＜AN_inの
場合は比較電圧と変成アナログ電圧Ｖ_MDとを比較器1
3₁, 13₂,13₃で比較してデジタル値に変換する構成に
する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アナログ入力電圧が基
準電圧を超えた場合でも、そのアナログ入力電圧を正確
にデジタル値に変換できるアナログ／デジタル変換回路
に関するものである。

【０００２】

【従来の技術】従来のアナログ／デジタル変換回路は、
例えば特公昭60-57734号公報に示されており、図５は変
換精度が例えば４ビットである、そのアナログ／デジタ
ル変換回路の構成を示すブロック図である。基準電圧Ｖ
_refが入力される端子１と、接地電位点２との間に、抵
抗値が (3/2)Ｒ (Ｒは適宜の抵抗値) の抵抗11₁と、抵
抗値がＲの14個の抵抗11₂〜11₁₅と、抵抗値が (1/2)Ｒ
の抵抗11₁₆との直列回路が介装されている。それら各抵
抗の接続点ａ，ｂ，ｃ〜ｏの電圧たる比較電圧は並列的
にアナログマルチプレクサ12へ与えられている。このア
ナログマルチプレクサ12は、後述する制御回路14から与
えられる選択コードに応じて各接続点ａ，ｂ，ｃ〜ｏか
ら適宜３点の比較電圧を選択して出力するようになって
いる。

【０００３】アナログマルチプレクサ12が選択した３点
の比較電圧は夫々比較器13₁，13₂，13₃の一入力端子
へ入力される。比較器13₁，13₂，13₃夫々の他入力端
子には、端子３に入力されたアナログ入力電圧AN_inが並
列的に入力される。比較器13₁，13₂，13₃が出力する
比較出力信号Ｃ₁，Ｃ₂，Ｃ₃は並列的に制御回路14へ
与えるようになっている。制御回路14にはアナログ／デ
ジタル変換を開始するための変換開始信号STが入力され
る制御入力端子15を設けていて、この制御入力端子15に
変換開始信号STが入力されることにより制御回路14はア
ナログマルチプレクサ12に選択コードを与えるようにな
っている。

【０００４】更に制御回路14は比較器13₁，13₂，13₃
から並列的に与えられる比較出力信号Ｃ₁，Ｃ₂，Ｃ₃
を受けて、この比較出力信号Ｃ₁，Ｃ₂，Ｃ₃に応じた
デジタルコードを出力するようになっている。このデジ
タルコードはアナログマルチプレクサ12へ与える選択コ
ードと同じものである。制御回路14から出力されるデジ
タルコードはラッチ回路16へ入力されて、ここで一旦記
憶され、その後、コード端子17₁〜17₄を介して出力さ
れるようになっている。更に制御回路14には、アナログ
／デジタル変換が終了したことを認識させるための変換
終了信号END が出力される制御出力端子18を設けてい
る。

【０００５】表１は、抵抗11₁，11₂〜11₁₆の各接続点
ａ〜ｏに発生する比較電圧夫々に対応した４ビットのデ
ジタルコード２^-1，２^-2，２^-3，２^-4との関係を示した
ものである。

【０００６】

【表１】

【０００７】次にこのアナログ／デジタル変換回路の動
作を表１とともに説明する。いま、制御回路14の制御入
力端子15に変換開始信号STを入力すると、制御回路14は
自動的に４ビットのデジタルコード（選択コード）「２
^-1，２^-2，２^-3，２ ^-4」＝「１，１，０，０」を出力す
る。そしてこのデジタルコード「１，１，０，０」がア
ナログマルチプレクサ12へ入力されると、アナログマル
チプレクサ12は表１に示す接続点ｄ，ｈ，ｌ（図５に図
示せず）の比較電圧 (23/32)Ｖ_ref，(15/32)Ｖ_ref，
(7/32)Ｖ_refを夫々選択する。選択した比較電圧は夫々
比較器13₁，13₂，13₃へ入力される。このとき比較器
13₁，13₂，13₃夫々の他入力端子にデジタル値に変換
すべきアナログ入力電圧AN_inを入力すると、比較器1
3₁，13₂，13₃は、入力されている比較電圧とアナログ
入力電圧AN_inとの第１回目の比較を行なう。

【０００８】ここでアナログ入力電圧AN_inがアナログマ
ルチプレクサ12が選択した比較電圧より大きい場合、比
較器13₁，13₂，13₃夫々の比較出力信号Ｃ₁，Ｃ₂，
Ｃ₃が”１”レベルとなるとすれば第１回の比較結果は
アナログ入力電圧AN_inにより次の○１，○２，○３，○
４の４状態に区別される。 ○１Ｃ₁＝”１”レベル ○２Ｃ₁＝”０”レベルＣ₂＝”１”レベル ○３Ｃ₁＝Ｃ₂＝”０”レベルＣ₃＝”１”レベ
ル ○４Ｃ₃＝”０”レベル

【０００９】即ち、第１回目の比較結果が○１の状態の
場合は、アナログ入力電圧AN_inが接続点ｄの比較電圧
(23/32)Ｖ_refよりも大きい場合であり、その後、制御
回路14は第２回目の比較を行なうためのデジタルコード
「１，１，１，１」を出力する。このデジタルコードが
アナログマルチプレクサ12へ入力されると、アナログマ
ルチプレクサ12は表１に示す接続点ａ，ｂ，ｃの比較電
圧 (29/32)Ｖ_ref， (27/32)Ｖ_ref， (25/32)Ｖ_refを
夫々選択する。そして選択した比較電圧を夫々比較器13
₁，13₂，13₃へ入力する。

【００１０】その後、比較器13₁，13₂，13₃夫々は入
力された比較電圧とアナログ入力電圧AN_inとの第２回目
の比較を行なう。この第２回目の比較において比較器13
₁，13₂，13₃の比較出力信号Ｃ₁，Ｃ₂，Ｃ₃がすべ
て”１”レベルであれば、制御回路14が、アナログ入力
電圧AN_inは接続点ａの比較電圧 (29/32)Ｖ_refよりも大
きいと判定し、以前に出力したデジタルコードをそのま
ま出力し続ける。

【００１１】次にラッチ回路16は、入力されているデジ
タルコード「１，１，１，１」を一旦記憶し、その後端
子17₁〜17₄を介して出力する。この結果、第２回目の
比較によってアナログ入力電圧AN_inはデジタルコード
「１，１，１，１」にアナログ／デジタル変換されたこ
とになる。また、第２回目の比較において比較出力信号
Ｃ₁＝”０”レベル、Ｃ₂＝Ｃ₃＝”１”レベルとなれ
ば、制御回路14がアナログ入力電圧AN_inは接続点ａの比
較電圧 (29/32)Ｖ_refより小さく接続点ｂの比較電圧
(27/32)Ｖ_refより大きいと判定し、以前出力したデジ
タルコードの２^-3，２^-4のみを「１，０」に変更して出
力する。即ち、制御回路14は、デジタルコード「１，
１，１，０」を出力する。

【００１２】更に第２回目の比較において比較出力信号
Ｃ₁＝Ｃ₂＝”０”レベル、Ｃ₃＝”１”レベルとなれ
ば、制御回路14が、アナログ入力電圧AN_inは接続点ｂの
比較電圧 (27/32)Ｖ_refより小さいが、接続点ｃの比較
電圧 (25/32)Ｖ_refより大きいと判定し、以前出力した
デジタルコードの２^-3，２^-4のみを「０，１」に変更し
て出力する。即ち、制御回路14はデジタルコード「１，
１，０，１」を出力する。

【００１３】また更に第２回目の比較において比較出力
信号Ｃ₁＝Ｃ₂＝Ｃ₃＝”０”レベルとなれば、制御回
路14が、アナログ入力電圧AN_inは接続点ｃの比較電圧
(25/32)Ｖ_refよりは小さいが、接続点ｄの比較電圧 (2
3/32)Ｖ_refより大きいと判定し、以前出力したデジタ
ルコードの２^-3，２^-4のみを「０，０」に変更して出力
する。即ち、制御回路14はデジタルコード「１，１，
０，０」を出力する。また第２回目の比較後はラッチ回
路16に入力されたデジタルコードを一旦記憶した後にコ
ード端子17₁〜17₄を介して出力する。

【００１４】一方、第１回目の比較により比較結果が○
２の状態、即ちＣ₁＝”０”レベル、Ｃ₂＝”１”レベ
ルとなった場合は、アナログ入力電圧AN_inが接続点ｄの
比較電圧 (23/32)Ｖ_refよりも小さいが、接続点ｈの比
較電圧 (15/32)Ｖ_refよりも大きい場合であり、その
後、制御回路14は第２回目の比較を行なうためのデジタ
ルコード「１，０，１，１」を出力する。このデジタル
コードがアナログマルチプレクサ12へ入力されると、ア
ナログマルチプレクサ12は表１に示す接続点ｅ，ｆ，ｇ
の比較電圧 (21/32)Ｖ_ref， (19/32)Ｖ_ref， (17/32)
Ｖ_refを夫々選択する。

【００１５】そして選択された比較電圧は夫々比較器13
₁，13₂，13₃へ入力される。その後、比較器13₁，13
₂，13₃は前記同様に、入力された比較電圧とアナログ
入力電圧AN_inとの第２回目の比較を行なう。第２回目の
比較において比較器13₁，13₂，13₃の比較信号Ｃ₁，
Ｃ₂，Ｃ₃がすべて”１”レベルであれば、制御回路14
が、アナログ入力電圧AN_inは接続点ｅの比較電圧 (21/3
2)Ｖ_refより大きいと判定し、以前出力したデジタルコ
ード「１，０，１，１」をそのまま出力し続ける。

【００１６】また第２回目の比較において、比較出力信
号Ｃ₁＝”０”レベル、Ｃ₂＝Ｃ₃＝”１”レベルであ
れば、制御回路14が、アナログ入力電圧AN_inは接続点ｅ
の比較電圧 (21/32)Ｖ_refより小さいが接続点ｆの比較
電圧 (19/32)Ｖ_refより大きいと判定し、以前出力した
デジタルコードの２^-3，２^-4のみを「１，０」に変更し
た後出力する。即ち制御回路14はデジタルコード「１，
０，１，０」を出力する。また、第２回目の比較におい
て比較出力信号Ｃ₁＝Ｃ₂＝”０”レベル、Ｃ₃＝”
１”レベルとなれば、制御回路14が、アナログ入力電圧
AN_inは接続点ｆの比較電圧 (19/32)Ｖ_refより小さいが
接続点ｇの比較電圧 (17/32)Ｖ_refより大きいと判定
し、以前出力したデジタルコードの２^-3，２^-4のみを
「０，１」に変更した後出力する。即ち、制御回路14は
デジタルコード「１，０，０，１」を出力する。

【００１７】更に第２回目の比較において比較出力信号
Ｃ₁＝Ｃ₂＝Ｃ₃＝”０”レベルとなれば、制御回路14
が、アナログ入力電圧AN_inは接続点ｇの比較電圧 (17/3
2)Ｖ_refより小さいが接続点ｈの比較電圧 (15/32)Ｖ
_refより大きいと判定し、以前出力したデジタルコード
の２^-3，２^-4のみを「０，０」に変更した後出力する。
即ち、制御回路14はデジタルコード「１，０，０，０」
を出力する。

【００１８】また第２回目の比較の後はラッチ回路16に
入力されたデジタルコードを一旦記憶した後コード端子
17₁〜17₄を介して出力する。以下同様にして、第１回
目の比較を行った比較結果が○３あるいは○４の状態の
場合、制御回路14はデジタルコード「０，１，１，１」
あるはデジタルコード「０，０，１，１」を出力し、そ
の後アナログマルチプレクサ12が接続点ｉ，ｊ，ｋの各
比較電圧あるいは接続点ｍ，ｎ，ｏの各比較電圧を選択
する。そして、比較器13₁，13₂，13₃の比較出力信号
Ｃ₁，Ｃ₂，Ｃ₃に応じて制御回路14は表１に示す４ビ
ットのデジタルコードを出力する。この結果、ラッチ回
路16はアナログ入力電圧AN_inに応じたデジタルコードを
出力する。

【００１９】更に第２回目の比較が終了してラッチ回路
16がコード端子17₁〜17₄を介して４ビットのデジタル
コードを出力し終えると、制御回路14から制御出力端子
18を介して変換終了信号END を出力する。

【００２０】

【発明が解決しようとする課題】前述したように、従来
のアナログ／デジタル変換回路は、接地電位から基準電
圧までの範囲で、アナログ入力電圧をｎビット（ｎは自
然数）の精度で分解してアナログ電圧をデジタル値に変
換する。そのためアナログ入力電圧が基準電圧を超えて
いる場合は、アナログ入力電圧をデジタル値に正確に変
換できないという問題がある。本発明は斯かる問題に鑑
み、アナログ入力電圧が基準電圧を超えた場合でも、ア
ナログ電圧をデジタル値に正確に変換できるアナログ／
デジタル変換回路を提供することを目的とする。

【００２１】

【課題を解決するための手段】本発明に係るアナログ／
デジタル変換回路は、基準電圧及びアナログ入力電圧を
大小比較する単一の電圧比較部と、基準電圧及びアナロ
グ入力電圧に基づいてアナログ入力電圧を変成した変成
アナログ電圧を出力する単一の電圧変成部とを備える構
成にする。

【００２２】

【作用】基準電圧とアナログ入力電圧とによりアナログ
入力電圧を変成して、基準電圧より低い変成アナログ電
圧を発生させる。基準電圧とアナログ入力電圧とを大小
比較し、アナログ入力電圧が基準電圧より小である場合
は、基準電圧を分圧した比較電圧とアナログ入力電圧と
を比較してアナログ入力電圧をデジタル値に変換する。
アナログ入力電圧が基準電圧より大である場合は、比較
電圧と変成アナログ電圧とを比較して、アナログ入力電
圧をデジタル値に変換する。これにより、基準電圧を超
えたアナログ入力電圧を、基準電圧を超えていないアナ
ログ入力電圧と同様にしてデジタル値に変換できる。

【００２３】

【実施例】以下本発明をその実施例を示す図面により詳
述する。図１は本発明に係るアナログ／デジタル変換回
路の第１実施例の構成を示すブロック図である。なお説
明の便宜上、変換精度が４ビットの場合の構成を示す。
基準電圧Ｖ_refが入力される端子１と接地電位２との間
には、抵抗値が (3/2)Ｒ (Ｒは適宜の抵抗値) の抵抗11
₁と、抵抗値がＲの14個の抵抗11₂〜11₁₅と、抵抗値が
(1/2)Ｒの抵抗11₁₆との直列回路が介装されている。各
抵抗11₁，11₂〜11₁₅の夫々の接続点ａ，ｂ〜ｏの電圧
たる比較電圧は、並列的にアナログマルチプレクサ12へ
入力される。アナログマルチプレクサ12は、後述する制
御回路14から与えられる選択コードに応じて各接続点ａ
〜ｏの適宜の３点の比較電圧を選択して出力するように
なっている。

【００２４】アナログマルチプレクサ12が選択して出力
する３点の比較電圧は、夫々比較器13₁，13₂，13₃の
一入力端子へ入力されるようになっている。また基準電
圧Ｖ_refは電圧比較部たる電圧比較器20の負入力端子−
へ入力され、端子３へ入力されるアナログ入力電圧AN_in
は電圧比較器20の正入力端子＋へ入力される。また基準
電圧Ｖ_refは抵抗19₁を介してゼロクロスタイプの差動
増幅器19₅の負入力端子−へ入力され、アナログ入力電
圧AN_inは抵抗19₃を介して差動増幅器19₅の正入力端子
＋へ入力される。

【００２５】差動増幅器19₅の負入力端子−と出力端子
との間に抵抗19₂が介装されており、正入力端子＋は抵
抗19₄を介して接地されている。抵抗19₁, 19₂，1
9₃，19₄は例えばＲΩの同一抵抗値に選定されてい
る。そして差動増幅器19₅と抵抗19₁〜19₄とにより電
圧変成部19が構成されている。差動増幅器19₅から出力
される変成アナログ電圧Ｖ_MDは、例えばトランスファゲ
ートからなるスイッチ回路SW₁を介して比較器13₁, 13
₂, 13₃の他入力端子へ入力される。なお、変成アナロ
グ電圧Ｖ_MDは、アナログ入力電圧AN_inと基準電圧Ｖ_ref
との差の電圧AN_in−Ｖ_refとなっている。

【００２６】また端子３へ入力されたアナログ入力電圧
AN_inは例えばトランスファゲートからなるスイッチ回路
SW₂を介して比較器13₁, 13₂, 13₃の他入力端子へ入
力される。基準電圧Ｖ_refとアナログ入力電圧AN_inとを
大小比較して、電圧比較器20から出力される電圧比較結
果信号Ｂは制御回路14へ入力される。制御回路14は、入
力された電圧比較結果信号Ｂに応じた電圧変成信号MDを
出力するようになっており、この電圧変成信号MDはスイ
ッチ回路をオン，オフ制御すべく、直接にスイッチ回路
SW₁へ、インバータIN₁を介してスイッチ回路SW₂へ与
えられるようになっている。

【００２７】比較器13₁，13₂，13₃は、アナログマル
チプレクサ12から入力された比較電圧と、変成アナログ
電圧Ｖ_MD又はアナログ入力電圧AN_inとを比較し、その比
較結果である比較出力信号Ｃ₁，Ｃ₂，Ｃ₃は並列的に
制御回路14へ与えられるようになっている。制御回路14
にはアナログ／デジタル変換を開始するための変換開始
信号STが入力される制御入力端子15を設けていて、この
制御入力端子15に変換開始信号STが入力されると、制御
回路14はアナログマルチプレクサ12に選択コードを与え
るようになっている。

【００２８】更に制御回路14は比較器13₁，13₂，13₃
から並列的に与えられる比較出力信号Ｃ₁，Ｃ₂，Ｃ₃
を受けて、この比較出力信号Ｃ₁，Ｃ₂，Ｃ₃に応じた
デジタルコードを出力するようになっている。このデジ
タルコードはアナログマルチプレクサ12に与えられる選
択コードと同じものである。

【００２９】そして、制御回路14から出力されるデジタ
ルコードは、ラッチ回路16へ入力されて、一旦記憶さ
れ、その後コード端子17₁〜17₄を介して出力されるよ
うになっている。電圧比較結果信号Ｂはそのまま制御回
路14を通ってラッチ回路16へ入力されて記憶され、コー
ド端子17₅に与えられ、コード端子17₅を介して出力さ
れるようになっており、デジタルコードの最上位ビット
になる。制御回路14には、アナログ／デジタル変換が終
了したことを認識させるための変換終了信号ENDが出力
される制御出力端子18を設けている。

【００３０】次にこのように構成したアナログ／デジタ
ル変換回路の動作を前述した表１とともに説明する。ま
ず制御回路14の制御入力端子15に変換開始信号STを入力
すると、制御回路14は自動的に４ビットのデジタルコー
ド（選択コード）、「２^-1，２^-2，２^-3，２^-4」＝
「１，１，０，０」を出力する。この選択コード「１，
１，０，０」がアナログマルチプレクサ12へ入力される
と、アナログマルチプレクサ12は、表１に示す例えば接
続点ｄ，ｈ，ｌの比較電圧 (23/32)Ｖ_ref， (15/32)Ｖ
_ref，(7/32)Ｖ_refを夫々選択する。そして選択した比
較電圧を夫々比較器13₁，13₂，13₃の一入力端子へ入
力する。

【００３１】このとき比較器13₁，13₂，13₃の夫々の
他入力端子には、デジタル値に変換すべく変成された変
成アナログ電圧Ｖ_MD又はアナログ入力電圧AN_inを後述す
るスイッチ回路SW₁, SW₂のオン, オフ制御に応じて入
力する。その後、比較器13₁，13₂，13₃は夫々に入力
されている比較電圧と、アナログ入力電圧AN_in又は変成
アナログ電圧Ｖ_MDとの第１回目の比較ができるようにな
る。

【００３２】ところで、比較器13₁, 13₂, 13₃の他入
力端子へ入力するアナログ入力電圧AN_in及び変成アナロ
グ電圧Ｖ_ANは次のようにして選択する。基準電圧Ｖ_ref
及びアナログ入力電圧AN_inが電圧比較器20へ入力される
と、電圧比較器20は、基準電圧Ｖ_refとアナログ入力電
圧AN_inとを大小比較する。この大小比較は次の２つの場
合に分けられる。 (A) Ｖ_ref＞AN_in (B) Ｖ_ref＜AN_in

【００３３】いま、Ｖ_ref＞AN_inの場合、電圧比較器20
は比較結果である“０”レベルの電圧比較結果信号Ｂを
制御回路14へ与える。それにより、制御回路14は、入力
された“０”レベルの電圧比較結果信号Ｂに対応した
“０”レベルの電圧変成信号MDを出力する。この“０”
レベルの電圧変成信号MDはインバータIN₁で反転させら
れてスイッチ回路SW₂には“１”レベルの電圧変成信号
MDが与えられ、“０”レベルの電圧変成信号MDがスイッ
チ回路SW₁へ与えられる。

【００３４】これにより、スイッチ回路SW₂のみがオン
してアナログ入力電圧AN_inが比較器13₁, 13₂, 13₃の
他入力端子へ入力される。即ち、Ｖ_ref＞AN_inの場合
は、アナログ入力電圧AN_inがそのまま比較器13₁, 1
3₂, 13₃へ入力される。また、制御回路14へ入力され
た“０”レベルの電圧比較結果信号Ｂはそのままラッチ
回路16へ与えられ、ラッチ回路16からコード端子17₅へ
出力される。

【００３５】次にＶ_ref＜AN_inの場合、電圧比較器20は
比較結果である“１”レベルの電圧比較結果信号Ｂを出
力し、制御回路14へ与える。それにより制御回路14は
“１”レベルの電圧比較結果信号Ｂに応じた“１”レベ
ルの電圧変成信号MDを出力する。この“１”レベルの電
圧変成信号MDはインバータIN₁で反転させられて、スイ
ッチ回路SW₂には“０”レベルの電圧変成信号MDが与え
られ、スイッチ回路SW₁には“１”レベルの電圧変成信
号MDが与えられる。

【００３６】これにより、スイッチ回路SW₁のみがオン
して、差動増幅器19₅から出力された変成アナログ電圧
Ｖ_MDが比較器13₁, 13₂, 13₃の他入力端子へ入力され
る。即ちＶ_ref＜AN_inの場合は、アナログ入力電圧AN_in
を基準電圧Ｖ_refより低下させた変成アナログ電圧Ｖ_MD
が比較器13₁, 13₂, 13₃へ入力される。また制御回路
14へ入力された“１”レベルの電圧比較結果信号Ｂはそ
のままラッチ回路16へ与えられ、ラッチ回路16からコー
ド端子17₅へ出力される。

【００３７】このようにして、比較器13₁, 13₂, 13₃
の他入力端子に変成アナログ電圧Ｖ_MD又はアナログ入力
電圧AN_inが入力されると、比較器13₁, 13₂, 13₃は夫
々アナログマルチプレクサ12から入力された比較電圧と
の第１回目の比較を行なうことになる。ここで変成アナ
ログ電圧Ｖ_MD又はアナログ入力電圧AN_inがアナログマル
チプレクサ12から出力される比較電圧より大きい場合、
比較器13₁，13₂，13₃夫々の比較出力信号Ｃ₁，
Ｃ₂，Ｃ₃が”１”レベルになるとすれば、第１回目の
比較結果は変成アナログ電圧Ｖ_MD又はアナログ入力電圧
AN_inにより次の○１，○２，○３，○４の４状態に区別
することができる。 ○１Ｃ₁＝”１”レベル ○２Ｃ₁＝”０”レベルＣ₂＝”１”レベル ○３Ｃ₁＝Ｃ₂＝”０”レベルＣ₃＝”１”レベ
ル ○４Ｃ₃＝”０”レベル

【００３８】即ち、第１回目の比較結果が○１の状態の
場合は、変成アナログ電圧Ｖ_MD又はアナログ入力電圧AN
_inが比較電圧 (23/32)Ｖ_refよりも大きい場合であり、
その後、制御回路14は第２回目の比較を行なうためのデ
ジタルコード「１，１，１，１」を出力する。このデジ
タルコードがアナログマルチプレクサ12へ入力される
と、アナログマルチプレクサ12は前記表１に示す接続点
ａ，ｂ，ｃの比較電圧 (29/32)Ｖ_ref， (27/32)
Ｖ_ref， (25/32)Ｖ_refを夫々選択する。選択された比
較電圧を夫々比較器13₁，13₂，13₃へ入力する。そし
て比較器13₁，13₂，13₃は、入力された比較電圧と変
成アナログ電圧Ｖ_MD又はアナログ入力電圧AN_inとの第２
回目の比較を行う。

【００３９】第２回目の比較において比較器13₁，1
3₂，13₃の比較出力信号Ｃ₁，Ｃ₂，Ｃ₃がすべて”
１”レベルであれば、制御回路14が、変成アナログ電圧
Ｖ_MD又はアナログ入力電圧AN_inは接続点ａの比較電圧よ
りも大きいと判定し、以前出力したデジタルコード
「１，１，１，１」をそのまま出力し続ける。次にラッ
チ回路16は、それに入力されているデジタルコード
「１，１，１，１」を一旦記憶し、この後コード端子17
₁〜17₄を介して出力する。この結果、第２回目の比較
によって変成アナログ電圧Ｖ_MD又はアナログ入力電圧AN
_inの値はデジタルコード「１，１，１，１」にアナログ
／デジタル変換されたことになる。

【００４０】また第２回目の比較において比較出力信号
Ｃ₁＝”０”レベル、Ｃ₂＝Ｃ₃＝”１”レベルとなれ
ば、制御回路14が、変成アナログ電圧Ｖ_MD又はアナログ
入力電圧AN_inは接続点ａの比較電圧よりも小さいが接続
点ｂの比較電圧 (27/32)Ｖ_refよりも大きいと判定し、
以前出力したデジタルコードの２^-3，２^-4のみを「１，
０」に変更した後出力する。即ち制御回路14はデジタル
コード「１，１，１，０」を出力する。

【００４１】更に、第２回目の比較において比較出力信
号Ｃ₁＝Ｃ₂＝”０”レベル、Ｃ₃＝”１”レベルとな
れば、制御回路14が、変成アナログ電圧Ｖ_MD又はアナロ
グ入力電圧AN_inは接続点ｂの比較電圧より小さいが接続
点ｃの比較電圧 (25/32)Ｖ_refよりも大きいと判定し、
以前出力したデジタルコードの２^-3，２^-4のみを「０，
１」に変更した後出力する。即ち制御回路14はデジタル
コード「１，１，０，１」を出力する。

【００４２】また更に第２回目の比較において、比較出
力信号Ｃ₁＝Ｃ₂＝Ｃ₃＝”０”レベルとなれば、制御
回路14が、変成アナログ電圧Ｖ_MD又はアナログ入力電圧
AN_inは接続点ｃの比較電圧より小さいが接続点ｄの比較
電圧 (23/32)Ｖ_refよりも大きいと判定し、以前出力し
たデジタルコードの２^-3，２^-4のみを「０，０」に変更
した後出力する。また第２回目の比較を行った後、ラッ
チ回路16はそれに入力されたデジタルコードを一旦記憶
した後にコード端子17₁〜17₄を介して出力する。

【００４３】一方、第１回目の比較を行った後で比較結
果が○２の状態、即ちＣ₁＝”０”レベル、Ｃ₂＝”
１”レベルとなった場合は、変成アナログ電圧Ｖ_MD又は
アナログ入力電圧AN_inは接続点ｄの比較電圧 (23/32)Ｖ
_refよりも小さいが、接続点ｈの比較電圧 (15/32)Ｖ
_refよりも大きい場合であり、この後、制御回路14は第
２回目の比較を行うためのデジタルコード「１，０，
１，１」を出力する。このデジタルコードをアナログマ
ルチプレクサ12へ入力すると、アナログマルチプレクサ
12は表１に示す接続点ｅ，ｆ，ｇの各比較電圧 (21/32)
Ｖ_ref， (19/32)Ｖ_ref， (17/32)Ｖ_refを夫々選択す
る。選択した比較電圧を夫々比較器13₁，13₂，13₃へ
入力する。この後、比較器13₁，13₂，13₃は前記同様
に夫々入力された比較電圧と変成アナログ電圧Ｖ_MD又は
アナログ入力電圧AN_inとの第２回目の比較を行なう。

【００４４】第２回目の比較において比較器13₁，1
3₂，13₃の比較出力信号Ｃ₁，Ｃ₂，Ｃ₃がすべて”
１”レベルであれば制御回路14が、変成アナログ電圧Ｖ
_MD又はアナログ入力電圧AN_inは接続点ｅの比較電圧 (21
/32)Ｖ_refよりも大きいと判定し、以前に出力したデジ
タルコード「１，０，１，１」をそのまま出力し続け
る。

【００４５】また第２回目の比較において比較出力信号
Ｃ₁＝”０”レベル、Ｃ₂＝Ｃ₃＝”１”レベルであれ
ば、制御回路14が、変成アナログ電圧Ｖ_MD又はアナログ
入力電圧AN_inは接続点ｅの比較電圧より小さいが接続点
ｆの比較電圧 (19/32)Ｖ_ｒｅｆよりも大きいと判定し、
以前出力したデジタルコードの２^−３，２^-4のみを
「１，０」に変更した後出力する。即ち制御回路14はデ
ジタルコード「１，０，１，０」を出力する。

【００４６】また、第２回目の比較において、比較出力
信号Ｃ₁＝Ｃ₂＝”０”レベル、Ｃ₃＝”１”レベルと
なれば、制御回路14が、変成アナログ電圧Ｖ_MD又はアナ
ログ入力電圧AN_inは接続点ｆの比較電圧より小さいが、
接続点ｇの比較電圧 (17/32)Ｖ_refよりも大きいと判定
し、以前出力したデジタルコードの２^-3，２^-4のみを
「０，１」に変更した後出力する。即ち制御回路14はデ
ジタルコード「１，０，０，１」を出力する。

【００４７】更に、第２回目の比較において比較出力信
号Ｃ₁＝Ｃ₂＝Ｃ₃＝”０”レベルとなれば、制御回路
14が、変成アナログ電圧Ｖ_MD又はアナログ入力電圧AN_in
は接続点ｇの比較電圧より小さいが、接続点ｈの比較電
圧 (15/32)Ｖ_refよりも大きいと判定し、以前出力した
デジタルコードの２^-3，２^-4のみを「０，０」に変更し
た後出力する。即ち制御回路14はデジタルコード「１，
０，０，０」を出力する。また第２回目の比較を行った
後は、ラッチ回路16が第２回目の比較で入力されたデジ
タルコードを一旦記憶した後、コード端子17₁〜17₄を
介して出力する。

【００４８】以下同様にして、第１回目の比較を行った
後の比較結果が○３又は○４の状態のとき制御回路14は
デジタルコード「０，１，１，１」又は「０，０，１，
１」を出力し、この後、アナログマルチプレクサ12が接
続点ｉ〜ｈの比較電圧又は接続点ｍ〜ｏの比較電圧を選
択する。そして比較器13₁，13₂，13₃の比較出力信号
Ｃ₁，Ｃ₂，Ｃ₃に応じて制御回路14は前記同様に表１
に示す４ビットのデジタルコードを出力する。

【００４９】また電圧比較器20が出力する電圧比較結果
信号Ｂは制御回路14からラッチ回路16へそのまま入力さ
れ、ラッチ回路16はそのデジタル値を一旦記憶した後、
コード端子17₅を介して出力され、デジタルコードの最
上位ビットになる。この結果、アナログ入力電圧AN_inに
応じたデジタルコードがコード端子17₁〜17₅へ出力さ
れる。更に第２回目の比較が終了してラッチ回路16がコ
ード端子17₁〜17₄を介して４ビットのデジタルコード
を出力し終えると、制御回路14は制御出力端子18を介し
て変換終了信号END を出力する。

【００５０】このようにしてアナログ入力電圧が基準電
圧を超えている場合は、そのアナログ入力電圧を変成し
た基準電圧を超えていない変成アナログ電圧Ｖ_MDが比較
器13₁，13₂，13₃へ入力されて、基準電圧を超えてい
ないアナログ入力電圧AN_inが入力された場合と同様に、
アナログ入力電圧をデジタル値に正確に変換することが
できる。

【００５１】図２は本発明に係るアナログ／デジタル変
換回路の第２実施例の構成を示すブロック図である。基
準電圧Ｖ_refがスイッチ回路20₃を介してコンデンサ20
₄の一側端子に与えられ、アナログ入力電圧AN_inがスイ
ッチ回路20₁を介してコンデンサ20₄の一側端子に与え
られる。コンデンサ20₄の他側端子の電圧はインバータ
20₅を介して制御回路14へ与えられる。またコンデンサ
20₄の他側端子の電圧はスイッチ回路20₂を介して制御
回路14へ与えられる。スイッチ回路20₁, 20₂, 20₃は
例えばトランスファゲートにより構成される。

【００５２】そして、これらのスイッチ回路20₁, 2
0₂, 20₃とコンデンサ20₄とチョッパアンプであるイ
ンバータ20₅とにより電圧比較部20を構成している。そ
れ以外の構成は図１に示したアナログ／デジタル変換回
路と同様となっており、同一構成部分には同符号を付し
ている。スイッチ回路20₁, 20₂, 20₃は制御回路14か
ら与えられる制御信号によりオン, オフ制御され、スイ
ッチ回路20₁と20₂とは同期して動作するようになして
おり、スイッチ回路20₃に対しては相補動作するように
なしている。

【００５３】次にこのアナログ／デジタル変換回路の動
作を説明する。変換開始信号STが制御入力端子15を介し
て制御回路14へ与えられると、制御回路14から出力され
る制御信号によりスイッチ回路20₁, 20₂をオンさせ、
スイッチ回路20₃をオフさせて、アナログ入力電圧AN_in
がコンデンサ20₄へ与えられてコンデンサ20₄を充電す
る。

【００５４】そして所定時間後にスイッチ回路20₁, 20
₂をオフさせてスイッチ回路20₃をオンさせる。そうす
ると、コンデンサ20₄に基準電圧Ｖ_refが与えられて基
準電圧Ｖ_refとアナログ入力電圧AN_inとが大小比較され
る。そして、Ｖ_ref＞AN_inの場合はインバータ20₅の出
力、即ち電圧比較信号Ｂは“０”レベルになる。

【００５５】一方、Ｖ_ref＜AN_inの場合は、インバータ
20₅の出力、即ち電圧比較信号Ｂは“１”レベルにな
る。それにより図１における場合と同様に電圧比較結果
信号Ｂに応じた電圧変成信号MDが制御回路14から出力さ
れ、Ｖ_ref＞AN_inであるとアナログ入力電圧AN_inが、Ｖ
_ref＜AN_inであると変成アナログ電圧Ｖ_MDが選択され
て、比較器13₁, 13₂, 13₃へ入力され、比較電圧とア
ナログ入力電圧AN_in又は変成入力電圧Ｖ_MDとを比較して
前述したと同様のアナログ／デジタル変換動作をする。
そのため、アナログ入力電圧AN_inが基準電圧Ｖ_refを超
えていてもアナログ入力電圧AN_inを正確にデジタル値に
変換できる。

【００５６】図３は本発明に係るアナログ／デジタル変
換回路の第３実施例の構成を示すブロック図である。基
準電圧Ｖ_refがスイッチ回路19₅を介してコンデンサ19
₆の一側端子へ与えられる。コンデンサ19₆の一側端子
はスイッチ回路19₇を介して接地されるようになってい
る。アナログ入力電圧AN_inはスイッチ回路19₈を介して
コンデンサ19₆の他側端子へ与えられる。アナログ入力
電圧AN_inはまた直接にスイッチ回路SW₂へ入力される。
コンデンサ19₆の他側端子の電圧はスイッチ回路SW₁へ
入力される。制御回路14から出力される電圧変成信号MD
はインバータIN₂を介してスイッチ回路19₇へ与えられ
る。スイッチ回路19₅, 19₈は例えばトランスファゲー
トにより構成され、スイッチ回路19₇は例えばFET によ
り構成される。

【００５７】そしてこれらのスイッチ回路19₅, 19₇,
19₈とコンデンサ19₆とにより電圧変成部19が構成され
ている。それ以外の構成は図１に示したアナログ／デジ
タル変換回路と同様となっており、同一構成部分には同
符号を付している。なおスイッチ回路19₅, 19₈は制御
回路14から与えられる制御信号により同時にオン, オフ
制御されるようになしている。

【００５８】次にこのアナログ／デジタル変換回路の動
作を説明する。変換開始信号STが制御回路14へ与えられ
ると、制御回路14から出力される制御信号によりスイッ
チ回路19₅と19₈とをオンさせる。それによりコンデン
サ19₆は基準電圧Ｖ_refとアナログ入力電圧AN_inとの差
の電圧により充電される。

【００５９】一方、電圧比較器20が基準電圧Ｖ_refとア
ナログ入力電圧AN_inとを大小比較する。そしてＶ_ref＞
AN_inの場合は、電圧比較器20から出力される比較結果信
号Ｂは“０”レベルとなり、制御回路14へ入力される。
これにより制御回路14に入力された比較結果信号Ｂに応
じた“０”レベルの電圧変成信号MDが出力されて、スイ
ッチ回路19₇, SW₁がともにオフし、スイッチ回路SW₂
がオンして、アナログ入力電圧AN_inが比較器13₁, 1
3₂, 13₃へ与えられる。

【００６０】一方、Ｖ_ref＜AN_inの場合は、電圧比較器
20から出力される比較結果信号Ｂは“１”レベルとな
り、制御回路14に入力されて、制御回路14から“１”レ
ベルの電圧変成信号MDが出力される。それによりスイッ
チ回路19₇, SW₁がオンし、スイッチ回路19₅, 19₈,
SW₂がオフして、基準電圧Ｖ_refとアナログ入力電圧AN
_inとの差の電圧、即ち基準電圧Ｖ_refより低い電圧で充
電されていたコンデンサ19₆の変成アナログ電圧Ｖ_MDが
スイッチ回路SW₁を介して比較器13₁, 13₂, 13₃へ入
力される。

【００６１】このようにして、この電圧変成部19におい
ても基準電圧Ｖ_refより低い変成アナログ電圧Ｖ_MDを発
生させることができる。したがって、電圧比較結果信号
Ｂに応じて出力される電圧変成信号MDによりアナログ入
力電圧AN_in又は変成アナログ電圧Ｖ_MDを選択して、比較
器13₁, 13₂, 13₃へ入力することにより、前述したと
同様のアナログ／デジタル変換動作をして、アナログ入
力電圧AN_inが基準電圧Ｖ_refを超えていてもそのアナロ
グ入力電圧AN_inを正確にデジタル値に変換できる。

【００６２】図４は本発明に係るアナログ／デジタル変
換回路の第４実施例の構成を示すブロック図である。基
準電圧Ｖ_refがスイッチ回路19₅を介してコンデンサ19
₆の一側端子へ与えられる。コンデンサ19₆の一側端子
はスイッチ回路19₇を介して接地されるようになってい
る。アナログ入力電圧AN_inがスイッチ回路19₈を介して
コンデンサ19₆の他側端子へ与えられる。アナログ入力
電圧AN_inはまた直接にスイッチ回路SW₂へ与えられる。
コンデンサで19₆の他側端子の電圧はスイッチ回路SW₁
へ入力される。制御回路14から出力される電圧変成信号
MDはインバータIN₂を介してスイッチ回路19₇へ与えら
れる。

【００６３】そしてこれらのスイッチ回路19₅, 19₇,
19₈と、コンデンサ19₆とにより電圧変成部19が構成さ
れている。それ以外の構成は図２に示したアナログ／デ
ジタル変換回路と同様となっており、同一構成部分には
同符号を付している。スイッチ回路19₅, 19₈は制御回
路14から与えられる制御信号により同時にオン, オフ制
御されるようになしている。

【００６４】このデジタル／アナログ変換回路は、電圧
変成部19が図３に示した電圧変成部19と同様の動作をし
て、基準電圧Ｖ_refとアナログ入力電圧AN_inとの差の電
圧である変成アナログ電圧Ｖ_MDを出力する。また電圧比
較部20は図２に示した電圧比較部20と同様の比較動作を
する。したがって、この場合もAN_in＞Ｖ_refであれば変
成アナログ電圧Ｖ_MDを、AN_in＜Ｖ_refであればアナログ
入力電圧AN_inを選択して、前述したと同様のデジタル／
アナログ変換動作を行なって、基準電圧を超えているア
ナログ入力電圧であっても正確にデジタル値に変換でき
る。

【００６５】

【発明の効果】以上詳述したように本発明によれば、基
準電圧を超えているアナログ入力電圧であっても正確に
デジタル値に変換できるアナログ／デジタル変換回路を
提供できる。また少ない回路素子数で構成できるから広
い回路面積を必要とせず小型化並びにコストの低減が図
れる等の優れた効果を奏する。

【図面の簡単な説明】

【図１】本発明に係るアナログ／デジタル変換回路の第
１実施例の構成を示すブロック図である。

【図２】本発明に係るアナログ／デジタル変換回路の第
２実施例の構成を示すブロック図である。

【図３】本発明に係るアナログ／デジタル変換回路の第
３実施例の構成を示すブロック図である。

【図４】本発明に係るアナログ／デジタル変換回路の第
４実施例の構成を示すブロック図である。

【図５】従来のアナログ／デジタル変換回路の構成を示
すブロック図である。

【符号の説明】

11₁〜11₆ 抵抗 12 アナログマルチプレクサ 13₁，13₂，13₃ 比較器 19 電圧変成部 19₅ 差動増幅器 20 電圧比較器 (部) SW₁, SW₂ スイッチ回路

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成６年３月２日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】０００８

【補正方法】変更

【補正内容】

【０００８】ここでアナログ入力電圧AN_inがアナログマ
ルチプレクサ12が選択した比較電圧より大きい場合、比
較器13₁，13₂，13₃夫々の比較出力信号Ｃ₁，Ｃ₂，
Ｃ₃が "１" レベルとなるとすれば第１回の比較結果は
アナログ入力電圧AN_inにより次の，，，の４状
態に区別される。Ｃ₁＝ "１" レベルＣ₁＝ "０" レベルＣ₂＝ "１" レベルＣ₁＝Ｃ₂＝ "０" レベルＣ₃＝ "１" レベルＣ₃＝ "０" レベル

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】０００９

【補正方法】変更

【補正内容】

【０００９】即ち、第１回目の比較結果がの状態の場
合は、アナログ入力電圧AN_inが接続点ｄの比較電圧 (23
/32)Ｖ_refよりも大きい場合であり、その後、制御回路
14は第２回目の比較を行なうためのデジタルコード
「１，１，１，１」を出力する。このデジタルコードが
アナログマルチプレクサ12へ入力されると、アナログマ
ルチプレクサ12は表１に示す接続点ａ，ｂ，ｃの比較電
圧 (29/32)Ｖ_ref， (27/32)Ｖ_ref， (25/32)Ｖ_refを
夫々選択する。そして選択した比較電圧を夫々比較器13
₁，13₂，13₃へ入力する。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００１４

【補正方法】変更

【補正内容】

【００１４】一方、第１回目の比較により比較結果が
の状態、即ちＣ₁＝ "０" レベル、Ｃ₂＝ "１" レベル
となった場合は、アナログ入力電圧AN_inが接続点ｄの比
較電圧 (23/32)Ｖ_refよりも小さいが、接続点ｈの比較
電圧 (15/32)Ｖ_refよりも大きい場合であり、その後、
制御回路14は第２回目の比較を行なうためのデジタルコ
ード「１，０，１，１」を出力する。このデジタルコー
ドがアナログマルチプレクサ12へ入力されると、アナロ
グマルチプレクサ12は表１に示す接続点ｅ，ｆ，ｇの比
較電圧 (21/32)Ｖ_ref， (19/32)Ｖ_ref， (17/32)Ｖ
_refを夫々選択する。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００１８

【補正方法】変更

【補正内容】

【００１８】また第２回目の比較の後はラッチ回路16に
入力されたデジタルコードを一旦記憶した後コード端子
17₁〜17₄を介して出力する。以下同様にして、第１回
目の比較を行った比較結果があるいはの状態の場
合、制御回路14はデジタルコード「０，１，１，１」あ
るはデジタルコード「０，０，１，１」を出力し、その
後アナログマルチプレクサ12が接続点ｉ，ｊ，ｋの各比
較電圧あるいは接続点ｍ，ｎ，ｏの各比較電圧を選択す
る。そして、比較器13₁，13₂，13₃の比較出力信号Ｃ
₁，Ｃ₂，Ｃ₃に応じて制御回路14は表１に示す４ビッ
トのデジタルコードを出力する。この結果、ラッチ回路
16はアナログ入力電圧AN_inに応じたデジタルコードを出
力する。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】００３２

【補正方法】変更

【補正内容】

【００３２】ところで、比較器13₁, 13₂, 13₃の他入
力端子へ入力するアナログ入力電圧AN_in及び変成アナロ
グ電圧Ｖ_MD は次のようにして選択する。基準電圧Ｖ_ref
及びアナログ入力電圧AN_inが電圧比較器20へ入力される
と、電圧比較器20は、基準電圧Ｖ_refとアナログ入力電
圧AN_inとを大小比較する。この大小比較は次の２つの場
合に分けられる。 (A) Ｖ_ref＞AN_in (B) Ｖ_ref＜ＡＮ_ｉｎ

【手続補正６】

【補正対象書類名】明細書

【補正対象項目名】００３７

【補正方法】変更

【補正内容】

【００３７】このようにして、比較器13₁, 13₂, 13₃
の他入力端子に変成アナログ電圧Ｖ_MD又はアナログ入力
電圧AN_inが入力されると、比較器13₁, 13₂, 13₃は夫
々アナログマルチプレクサ12から入力された比較電圧と
の第１回目の比較を行なうことになる。ここで変成アナ
ログ電圧Ｖ_MD又はアナログ入力電圧AN_inがアナログマル
チプレクサ12から出力される比較電圧より大きい場合、
比較器13₁，13₂，13₃夫々の比較出力信号Ｃ₁，
Ｃ₂，Ｃ₃が "１" レベルになるとすれば、第１回目の
比較結果は変成アナログ電圧Ｖ_MD又はアナログ入力電圧
AN_inにより次の，，，の４状態に区別すること
ができる。Ｃ₁＝ "１" レベルＣ₁＝ "０" レベルＣ₂＝ "１" レベルＣ₁＝Ｃ₂＝ "０" レベルＣ₃＝ "１" レベルＣ₃＝ "０" レベル

【手続補正７】

【補正対象書類名】明細書

【補正対象項目名】００３８

【補正方法】変更

【補正内容】

【００３８】即ち、第１回目の比較結果がの状態の場
合は、変成アナログ電圧Ｖ_MD又はアナログ入力電圧AN_in
が比較電圧 (23/32)Ｖ_refよりも大きい場合であり、そ
の後、制御回路14は第２回目の比較を行なうためのデジ
タルコード「１，１，１，１」を出力する。このデジタ
ルコードがアナログマルチプレクサ12へ入力されると、
アナログマルチプレクサ12は前記表１に示す接続点ａ，
ｂ，ｃの比較電圧 (29/32)Ｖ_ref， (27/32)Ｖ_ref，
(25/32)Ｖ_refを夫々選択する。選択された比較電圧を
夫々比較器13₁，13₂，13₃へ入力する。そして比較器
13₁，13₂，13₃は、入力された比較電圧と変成アナロ
グ電圧Ｖ_MD又はアナログ入力電圧AN_inとの第２回目の比
較を行う。

【手続補正８】

【補正対象書類名】明細書

【補正対象項目名】００４３

【補正方法】変更

【補正内容】

【００４３】一方、第１回目の比較を行った後で比較結
果がの状態、即ちＣ₁＝ "０" レベル、Ｃ₂＝ "１"
レベルとなった場合は、変成アナログ電圧Ｖ_MD又はアナ
ログ入力電圧AN_inは接続点ｄの比較電圧 (23/32)Ｖ_ref
よりも小さいが、接続点ｈの比較電圧 (15/32)Ｖ_refよ
りも大きい場合であり、この後、制御回路14は第２回目
の比較を行うためのデジタルコード「１，０，１，１」
を出力する。このデジタルコードをアナログマルチプレ
クサ12へ入力すると、アナログマルチプレクサ12は表１
に示す接続点ｅ，ｆ，ｇの各比較電圧 (21/32)Ｖ_ref，
(19/32)Ｖ_ref， (17/32)Ｖ_refを夫々選択する。選択
した比較電圧を夫々比較器13₁，13₂，13₃へ入力す
る。この後、比較器13₁，13₂，13₃は前記同様に夫々
入力された比較電圧と変成アナログ電圧Ｖ_MD又はアナロ
グ入力電圧AN_inとの第２回目の比較を行なう。

【手続補正９】

【補正対象書類名】明細書

【補正対象項目名】００４８

【補正方法】変更

【補正内容】

【００４８】以下同様にして、第１回目の比較を行った
後の比較結果が又はの状態のとき制御回路14はデジ
タルコード「０，１，１，１」又は「０，０，１，１」
を出力し、この後、アナログマルチプレクサ12が接続点
ｉ〜ｈの比較電圧又は接続点ｍ〜ｏの比較電圧を選択す
る。そして比較器13₁，13₂，13₃の比較出力信号
Ｃ₁，Ｃ₂，Ｃ₃に応じて制御回路14は前記同様に表１
に示す４ビットのデジタルコードを出力する。

Claims

【特許請求の範囲】

【請求項１】基準電圧を分圧した比較電圧と、アナロ
グ入力電圧とを比較してアナログ入力電圧をデジタル値
に変換するアナログ／デジタル変換回路において、基準
電圧及びアナログ入力電圧を比較する単一の電圧比較部
と、基準電圧及びアナログ入力電圧に基づいてアナログ
入力電圧を変成した変成アナログ電圧を出力する単一の
電圧変成部とを備え、前記電圧比較部の比較結果に応じ
て、前記比較電圧と、アナログ入力電圧又は変成アナロ
グ電圧とを比較すべく構成してあることを特徴とするア
ナログ／デジタル変換回路。
【請求項２】電圧変成部を、差動増幅器と抵抗とを備
えて構成してある請求項１記載のアナログ／デジタル変
換回路。
【請求項３】電圧比較部を、比較器により構成してあ
る請求項１記載のアナログ／デジタル変換回路。
【請求項４】電圧比較部を、コンデンサとスイッチ回
路とを備えて構成してある請求項１記載のアナログ／デ
ジタル変換回路。
【請求項５】電圧変成部を、コンデンサとスイッチ回
路とを備えて構成してある請求項１記載のアナログ／デ
ジタル変換回路。