JPS63285799A - サンプルホ−ルド回路 - Google Patents

サンプルホ−ルド回路

Info

Publication number
JPS63285799A
JPS63285799A JP62120916A JP12091687A JPS63285799A JP S63285799 A JPS63285799 A JP S63285799A JP 62120916 A JP62120916 A JP 62120916A JP 12091687 A JP12091687 A JP 12091687A JP S63285799 A JPS63285799 A JP S63285799A
Authority
JP
Japan
Prior art keywords
diode switch
impedance
control signal
diode
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62120916A
Other languages
English (en)
Other versions
JPH0632240B2 (ja
Inventor
Shusaku Shimada
修作 島田
Kiyoyuki Ihara
井原 清幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP62120916A priority Critical patent/JPH0632240B2/ja
Publication of JPS63285799A publication Critical patent/JPS63285799A/ja
Publication of JPH0632240B2 publication Critical patent/JPH0632240B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明は、入力信号を一時的に保持するサンプルホー
ルド回路の改良に関するものである。
〈従来技術〉 サンプルホールド回路は、入力アナログ信号を一時的に
保持するためのものであり、アナログ信号をデジタル信
号に変換するアナログデジタル変換器等において変換中
に入力信号が変化して誤差が発生するのを防ぐ為等に用
いられる。この様なリンプルホールド回路の一例を第3
図に示す。第3図において、ホールドすべき入力信号は
入力端子1に印加され、ダイオードスイッチ2の入力側
△に入力される。ダイオードスイッチ2は4つのダイオ
ードがブリッジ状に接続されたものであり、その駆動側
C,Dに印加される信号によりそのオンオフが制御され
る。ダイオードスイッチ2の出力側Bと共通電位点の間
にはホールドコンデンサ3が接続される。このホールド
コンデンサ3の出力はバッファ4を介して出力端子5に
出力される。
6は制御信号発生器であり、相補的な電流信号である制
御信号Q、Uがダイオードスイッチ2の駆動側C,Dに
出力される。またこの制御信号発生器6の出力と共通電
位点の間には、ゲート逆バイアス発生用のダイオード7
.8が挿入されCいる。
この様な構成において、制御信号Qが流出、°◇−が流
入であるとすると、ダイオードスイッチ2はオン状態に
なり、ホールドコンデンサ2は入力端子1に印加された
入力信号により充放電される。
すなわらサンプル[−ドにされる。制御信号Qが流入、
σが流出のときはダイオードスイッチ2がオフになり、
ホールドコンデンサ3は入力端子1から切離される。ホ
ールドコンデンサ3に保持された電圧はバッファ4を介
して出力端子5に出力される。すなわちホールドモード
にされる。制御信号Q、Uによりサンプルモードとホー
ルドモードを切り換え、目的のfa号をホールドザる。
〈発明が解決すべき問題点〉 しかしながら、この様なシンプルホールド回路には次の
ような問題点がある。第4図に通常のダイオードの電流
−電圧特性を示す。理想的なダイオードでは電圧が正の
ときに抵抗がゼロ、負のときに無限大になるため、ダイ
オードスイッチ2の動抵抗はゼロになるから制御信号Q
、’ffの反射は起こらないが、実際のダイオードは第
4図に示す様な特性を有するため、ダイオードスイッチ
2がオンからオフに変わる時の立上がり抵抗はかなり大
きくなり、ダイオードスイッチ2の駆動側C1D等で反
則が発1−シ、オーバーシュート、リンギング等が発生
し、誤差の原因になる。第5図にオーバーシュート、リ
ンギングが発生した制御信号の例を示す。時点■で制御
信号Qが負から正、Qが正から負に変わろうとするが、
オーバーシュート、リンギングのために時間下の間はそ
の大きさは大きく変化し、時点■で安定づる。この間は
ダイオードスイッチ2の動作は不安定になり、時点■か
ら61時間は−Hオフになったダイオードスイッチ2が
再びオン状態になる。この様なことが発生すると、小−
ルドコンデンサ3に保持された電荷が央けてホールド信
号に誤差が発生するという問題点があった。
また、このオーバーシュート、リンギングが入力信号に
混入して誤差が発生することもあった。
・〈発明の目的〉 この発明の目的は、保持特性がよくかつ誤差の少ないサ
ンプルホールド回路を提供することにある。
〈問題点を解決するだめの手段〉 前記問題点を解決するために、本発明ではホールドすべ
き信号をダイオードスイッチを介してホールドコンデン
サに接続して、このダイオードスイッチを制御信号によ
りオンオフしてサンプルモードとホールドモードを切替
えるサンプルホールド回路において、前記制御信号をそ
の特性インピーダンスが一定な線路を介して供給し、か
つ前記ダイオードスイッチの駆動側にインピーダンス整
合素子を配する様にしたものである。
・ぐ実施例) 第1図に本発明に係るサンプルホールド回路の一実施例
を示す。なお、第3図と同じ要素には同一符号を付し、
説明を省略する。第1図において、10.11は同軸ケ
ーブルであり、インピーダンスが一定な線路を構成する
。同軸ケーブル10の中心線の一端は制御信号発生器6
の一方の出力Qに、他端はダイオードスイッチ2の駆動
側Cに接続されている。また、同軸ケーブル11の中心
線の一端は制御信号発生器6の他方の出力百に、他端は
ダイオードスイッチ2の駆動側りに接続されている。1
2.13はインピーダンス整合素子として働く抵抗であ
り、抵抗12の一端は同軸ケーブル10のシールドに、
他端はダイオードスイッチ2の駆動側りに接続されてい
る。また、抵抗13の一端は同軸ケーブル11のシール
ドに、他端はダイオードスイッチ2の駆動側Cに接続さ
れている。同軸ケーブル10.11のシールドはそれぞ
れ他方の中心線にも接続される。同軸ケーブル10.1
1にはそれぞれ制御信号発生器6から制御信号Q1σが
印加される。また、抵抗12.13は同軸ケーブル10
.11とインピーダンス整合がとれる様にその抵抗値が
選択される。動作は第3図従来例と同じなので、説明を
省略する。
この様な構成において、同軸ケーブル10.11の特性
インピーダンスを70とすると、制御信号発生器6から
同軸ケーブル10.11を見たときのインピーダンスは
、この同軸クープル10.11の反対側で反射がないか
ぎり常にZo/2の一定値になる。従って、制御信号Q
、Qは無歪みで同軸ケーブル10.11に注入される。
次に抵抗12.13の抵抗値をR1ダイオードスイッヂ
2の駆動側C,Dからみた立上がり時の動抵抗をRXと
すると、同軸ケーブル10,11からダイオードスイッ
チを見た時の等価回路は第2図の様に表わされる。点線
で囲まれた部分10111はそれぞれ同軸ケープ°ル1
0.11を表わす。なおダイオ−ドア、8のインピーダ
ンスは無限大とする。すなわら、同軸ケーブル1o1i
”+は抵抗12.13で結ばれ、これらの抵抗12.1
3の間にダイオードスイッチ2が同軸ケーブル1011
1に並列に接続される様になる。従って同軸ケーブル1
0または11からダイオードスイッチ2を見たインピー
ダンスZは、 Z−R−ト RX   (R+ZO)/  (R+RX
+ZO)となる。このインピーダンスZがZoになるよ
うに抵抗値Rを選択する。ずなわち、 R=   χ 十 〇 )−RX となるようにすると整合がとれて反射がなくなり、オー
バーシュートやリンギングが発生しないでダイオードス
イッチがオン状態にすることが出来る。
なお、第4図かられかるように、ダイオードの抵抗はそ
の両端電圧の値によって変化するが、充分にオン状態に
なった後はダイオードイッヂ2の両端電圧はダイオード
の降下電圧でクランプされ、同軸ケーブル10または1
1から出力されるパルス電流は直流としてダイオードス
イッチ2と抵抗13または12に分流される。そのため
、RXとしてはダイオードスイッチ2の立上がり時の動
抵抗をとればよい。
なお、同軸ケーブル10.11を同方向、同巻数磁心に
巻いてバルンを作ると、制御信号発生器6からダイオー
ドスイッチ2への同相成分のパルスの注入がなくなり、
入出力特性のエラーをなくすことが出来る。
また、この実施例では特性インピーダンスが一定な線路
として同軸ケーブルを用いたが、他にマイクロストリッ
プライン等を用いることも出来る。
〈発明の効果〉 以上実施例に基づいて具体的に説明し/、−ように、こ
の発明ではダイオードスイッチによりホールドすべき入
力信号をホールドコンデンサに接続、切離しを行うサン
プルホールド回路において、このダイオードスイッチを
駆動する制御信号を特性インピーダンスが一定な線路で
伝達し、かつこのダイオードスイッチの駆動側にインピ
ーダンス整合素子接続するようにした。そのため、ダイ
オードスイッチのオンオフ時にお()る制御信号発生器
からダイオードスイッチを見たインピーダンスおよびダ
イオードスイッチから制御信号発生器を見たインビーダ
スを一定にすることが出来るので、制御信号の反射を防
ぐことが出来、オーバーシュート、リンギングの発生が
なくなる。従ってオンオフの切り換え時にダイオードス
イッチが不用意にオンすることがないので、ゲインエラ
ーを起こすことがないという効果がある。
また、オーバーシュート、リンギングが発生しないので
、これらが入力信号に混入して誤差の原因になることも
ない。
【図面の簡単な説明】
第1図は本発明に係るサンプルホールド回路の一実施例
を承り構成図、第2図は等価回路を示す構成図、第3図
は従来のサンプルホールド回路の構成を承り構成図、第
4図はダイオードの特性の一例を示す特性曲線図、第5
図はダイオードスイッチのオンオフの切り換え時の状態
の一例を示1図である。 2・・・ダイオードスイッチ、3・・・ホールドコンデ
ンサ、4・・・バッファ、6・・・制御信号発生器、1
o。 11・・・同軸ケーブル、12.’13・・・抵抗。

Claims (1)

    【特許請求の範囲】
  1. ホールドすべき信号がその入力側に印加されるダイオー
    ドスイッチと、このダイオードスイッチの出力側に接続
    されたホールドコンデンサと、前記ダイオードスイッチ
    の駆動側にその一端が接続され前記ダイオードスイッチ
    の制御信号が伝達される特性インピーダンスが一定な線
    路と、前記ダイオードスイッチの駆動側に接続されたイ
    ンピーダンス整合素子とを有することを特徴とするサン
    プルホールド回路。
JP62120916A 1987-05-18 1987-05-18 サンプルホ−ルド回路 Expired - Lifetime JPH0632240B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62120916A JPH0632240B2 (ja) 1987-05-18 1987-05-18 サンプルホ−ルド回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62120916A JPH0632240B2 (ja) 1987-05-18 1987-05-18 サンプルホ−ルド回路

Publications (2)

Publication Number Publication Date
JPS63285799A true JPS63285799A (ja) 1988-11-22
JPH0632240B2 JPH0632240B2 (ja) 1994-04-27

Family

ID=14798163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62120916A Expired - Lifetime JPH0632240B2 (ja) 1987-05-18 1987-05-18 サンプルホ−ルド回路

Country Status (1)

Country Link
JP (1) JPH0632240B2 (ja)

Also Published As

Publication number Publication date
JPH0632240B2 (ja) 1994-04-27

Similar Documents

Publication Publication Date Title
US4431868A (en) Solid state telephone line interface circuit with ringing capability
EP0851434B1 (en) Sample hold circuit and semiconductor device having the same
US5633637A (en) Digital-to-analog converter circuit
US4410855A (en) Electronic analog switching device
US5512850A (en) Switched high-slew rate buffer
JPS63285799A (ja) サンプルホ−ルド回路
US5425094A (en) Cross point switch with power failure mode
JPS6342484A (ja) 集積回路装置
JP4273479B2 (ja) デジタル信号処理システムのための差動インプット回路
JPH09148930A (ja) オペアンプのオフセット電圧補正回路
US11316528B2 (en) PWM DAC with improved linearity and insensitivity to switch resistance
JPH0983274A (ja) 信号処理装置
US4280088A (en) Reference voltage source
JPS63269399A (ja) トラツクホ−ルド回路
JP3261590B2 (ja) アナログ信号入力装置
JPH02159107A (ja) 電流電圧変換回路
JP2959146B2 (ja) 通信装置
JPH0438596Y2 (ja)
JPH01264014A (ja) ダイオードスイッチ回路
JPS61170139A (ja) デイジタル/アナログ変換器
JPH0524226Y2 (ja)
JPH05291876A (ja) 信号絶縁装置
SU1406728A1 (ru) Устройство с дискретно-управл емым коэффициентом усилени
JPH05291957A (ja) 比較基準切換スイッチ付ワンチップ・コンパレータ
KR20020057337A (ko) 능동소자를 이용한 구형파 생성회로