JP3261590B2 - アナログ信号入力装置 - Google Patents
アナログ信号入力装置Info
- Publication number
- JP3261590B2 JP3261590B2 JP18242397A JP18242397A JP3261590B2 JP 3261590 B2 JP3261590 B2 JP 3261590B2 JP 18242397 A JP18242397 A JP 18242397A JP 18242397 A JP18242397 A JP 18242397A JP 3261590 B2 JP3261590 B2 JP 3261590B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- switch
- input
- voltage
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、例えばプラント監
視装置に設けられるセンサからの信号を入力するアナロ
グ信号入力装置に関し、特に簡単な回路構成のＡ／Ｄ変
換器を用いることができるアナログ信号入力装置に関す
るものである。
視装置に設けられるセンサからの信号を入力するアナロ
グ信号入力装置に関し、特に簡単な回路構成のＡ／Ｄ変
換器を用いることができるアナログ信号入力装置に関す
るものである。
【０００２】
【従来の技術】プラントに用いられるセンサは、測定結
果を電流信号（４〜２０ｍＡ）で送信するものと、電圧
信号（１〜５Ｖ）で送信するものがある。これらの信号
をアナログ信号入力装置は入力し、デジタル信号に変換
し、プラント監視装置にデータを供給している。プラン
ト監視装置は、このデジタル信号によりプラントの監視
と制御を行なっている。
果を電流信号（４〜２０ｍＡ）で送信するものと、電圧
信号（１〜５Ｖ）で送信するものがある。これらの信号
をアナログ信号入力装置は入力し、デジタル信号に変換
し、プラント監視装置にデータを供給している。プラン
ト監視装置は、このデジタル信号によりプラントの監視
と制御を行なっている。
【０００３】このような従来のアナログ信号入力装置を
図３に示す。図において、１は入力端子で、例えばセン
サ（図示せず）からの測定結果（電流信号または電圧信
号）を入力する。２はコモン端子で、回路内部のコモン
電圧（０［Ｖ］）に接続する。Ｒ１は抵抗で、一端を入
力端子１に接続し、電流信号を電圧に変換する。Ｑ１は
スイッチ（ＭＯＳＦＥＴ）で、一端（ドレイン）を抵抗
Ｒ１の他端に接続し、他端（ソース）をコモン端子２に
接続し、例えばプラント監視装置（図示せず）からのＶ
／Ｉ選択信号をゲートに受けて、オン／オフを行なう。
Ａ１はバッファで、入力端子１からの信号を入力する。
Ａ２はバッファで、抵抗Ｒ１の他端からの信号を入力す
る。スイッチＳＷは、バッファＡ２の出力とコモン端子
２とを選択し接続する。３はＡ／Ｄ変換器で、入力段に
差動回路を有し、バッファＡ１の出力とスイッチＳＷの
出力とを入力し、バッファＡ１の出力とスイッチＳＷと
の差をデジタル信号に変換する。
図３に示す。図において、１は入力端子で、例えばセン
サ（図示せず）からの測定結果（電流信号または電圧信
号）を入力する。２はコモン端子で、回路内部のコモン
電圧（０［Ｖ］）に接続する。Ｒ１は抵抗で、一端を入
力端子１に接続し、電流信号を電圧に変換する。Ｑ１は
スイッチ（ＭＯＳＦＥＴ）で、一端（ドレイン）を抵抗
Ｒ１の他端に接続し、他端（ソース）をコモン端子２に
接続し、例えばプラント監視装置（図示せず）からのＶ
／Ｉ選択信号をゲートに受けて、オン／オフを行なう。
Ａ１はバッファで、入力端子１からの信号を入力する。
Ａ２はバッファで、抵抗Ｒ１の他端からの信号を入力す
る。スイッチＳＷは、バッファＡ２の出力とコモン端子
２とを選択し接続する。３はＡ／Ｄ変換器で、入力段に
差動回路を有し、バッファＡ１の出力とスイッチＳＷの
出力とを入力し、バッファＡ１の出力とスイッチＳＷと
の差をデジタル信号に変換する。
【０００４】このような装置の動作を説明する。図４は
図３の装置の動作を説明する図である。 （１）電流信号入力時 プラント監視装置は、Ｖ／Ｉ選択信号によりスイッチＱ
１をオンとし、スイッチＳＷをバッファＡ２側にする。
これにより、入力端子１に入力された電流信号は、抵抗
Ｒ１とスイッチＱ１とを流れ、コモン電圧に流れる。そ
して、バッファＡ１の出力とバッファＡ２の出力がＡ／
Ｄ変換器３に入力される。Ａ／Ｄ変換器３は、バッファ
Ａ１とバッファＡ２との差とをデジタル信号に変換す
る。つまり、抵抗Ｒ１により電流信号から電圧信号に変
換された値をデジタル信号に変換する。
図３の装置の動作を説明する図である。 （１）電流信号入力時 プラント監視装置は、Ｖ／Ｉ選択信号によりスイッチＱ
１をオンとし、スイッチＳＷをバッファＡ２側にする。
これにより、入力端子１に入力された電流信号は、抵抗
Ｒ１とスイッチＱ１とを流れ、コモン電圧に流れる。そ
して、バッファＡ１の出力とバッファＡ２の出力がＡ／
Ｄ変換器３に入力される。Ａ／Ｄ変換器３は、バッファ
Ａ１とバッファＡ２との差とをデジタル信号に変換す
る。つまり、抵抗Ｒ１により電流信号から電圧信号に変
換された値をデジタル信号に変換する。
【０００５】（２）電圧信号入力時 プラント監視装置は、Ｖ／Ｉ選択信号によりスイッチＱ
１をオフとし、スイッチＳＷをコモン電圧側にする。こ
れにより、入力端子１に入力された電圧信号は、バッフ
ァＡ１を介して、Ａ／Ｄ変換器３に入力される。Ａ／Ｄ
変換器３は、バッファＡ１とコモン電圧との差とをデジ
タル信号に変換する。
１をオフとし、スイッチＳＷをコモン電圧側にする。こ
れにより、入力端子１に入力された電圧信号は、バッフ
ァＡ１を介して、Ａ／Ｄ変換器３に入力される。Ａ／Ｄ
変換器３は、バッファＡ１とコモン電圧との差とをデジ
タル信号に変換する。
【０００６】
【発明が解決しようとする課題】このような装置は、電
流信号を入力する際のスイッチＱ１のオン抵抗の影響を
除去するために抵抗Ｒ１の両端電圧の差で測定してい
る。このため、Ａ／Ｄ変換器の入力段に差動回路を設け
なければならず、Ａ／Ｄ変換器の回路構成が複雑になっ
てしまう。
流信号を入力する際のスイッチＱ１のオン抵抗の影響を
除去するために抵抗Ｒ１の両端電圧の差で測定してい
る。このため、Ａ／Ｄ変換器の入力段に差動回路を設け
なければならず、Ａ／Ｄ変換器の回路構成が複雑になっ
てしまう。
【０００７】そこで、本発明の目的は、簡単な回路構成
のＡ／Ｄ変換器で構成することができるアナログ信号入
力装置を実現することにある。
のＡ／Ｄ変換器で構成することができるアナログ信号入
力装置を実現することにある。
【０００８】
【課題を解決するための手段】本発明は、電流信号また
は電圧信号を入力端子に入力し、デジタル信号に変換す
るアナログ信号入力装置において、前記入力端子に一端
を接続する半導体スイッチと、この半導体スイッチの他
端と一端を接続し、他端をコモン電圧に接続する抵抗
と、前記入力端子からの信号と前記抵抗の一端からの信
号とを選択するスイッチと、このスイッチからの信号を
デジタル信号に変換するＡ／Ｄ変換器とを有し、前記電
流信号を入力する場合は前記半導体スイッチをオンし、
前記スイッチに抵抗の一端からの信号を選択させ、電圧
信号を入力する場合は半導体スイッチをオフし、スイッ
チに入力端子からの信号を選択させることを特徴とする
ものである。
は電圧信号を入力端子に入力し、デジタル信号に変換す
るアナログ信号入力装置において、前記入力端子に一端
を接続する半導体スイッチと、この半導体スイッチの他
端と一端を接続し、他端をコモン電圧に接続する抵抗
と、前記入力端子からの信号と前記抵抗の一端からの信
号とを選択するスイッチと、このスイッチからの信号を
デジタル信号に変換するＡ／Ｄ変換器とを有し、前記電
流信号を入力する場合は前記半導体スイッチをオンし、
前記スイッチに抵抗の一端からの信号を選択させ、電圧
信号を入力する場合は半導体スイッチをオフし、スイッ
チに入力端子からの信号を選択させることを特徴とする
ものである。
【０００９】このような本発明では、電流信号を入力す
る場合は半導体スイッチをオンし、スイッチに抵抗の一
端からの信号を選択させる。そして、入力端子に入力さ
れた電流信号は、半導体スイッチと抵抗とを介してコモ
ン電圧に流れる。Ａ／Ｄ変換器は、抵抗の一端の電圧を
スイッチを介してデジタル信号に変換する。
る場合は半導体スイッチをオンし、スイッチに抵抗の一
端からの信号を選択させる。そして、入力端子に入力さ
れた電流信号は、半導体スイッチと抵抗とを介してコモ
ン電圧に流れる。Ａ／Ｄ変換器は、抵抗の一端の電圧を
スイッチを介してデジタル信号に変換する。
【００１０】また、電圧信号を入力する場合は半導体ス
イッチをオフし、スイッチに入力端子からの信号を選択
させる。そして、Ａ／Ｄ変換器は、入力端子からの電圧
信号をデジタル信号に変換する。
イッチをオフし、スイッチに入力端子からの信号を選択
させる。そして、Ａ／Ｄ変換器は、入力端子からの電圧
信号をデジタル信号に変換する。
【００１１】
【発明の実施の形態】以下図面を用いて本発明を説明す
る。図１は本発明の一実施例を示した構成図である。図
３と同一のものは同一符号を附して説明を省略する。図
において、Ｑ２は半導体スイッチであるＮ型ＭＯＳＦＥ
Ｔで、入力端子１に一端（ドレイン）を接続する。Ｒ２
は抵抗で、Ｎ型ＭＯＳＦＥＴＱ２の他端（ソース）と一
端を接続し、他端をコモン電圧に接続する。Ｒ３は抵抗
で、一端を電圧Ｖに接続し、他端をＮ型ＭＯＳＦＥＴの
ゲートに接続する。ＳＷ１はスイッチで、プラント監視
装置（図示せず）からの信号によりオン／オフを行い、
一端を抵抗Ｒ３の他端に接続し、他端をコモン電圧に接
続する。Ａ３はバッファで、オペアンプで構成され、入
力端子１からの信号を入力する。Ａ４はバッファで、オ
ペアンプで構成され、抵抗Ｒ２の一端からの信号を入力
する。ＳＷ２はスイッチで、入力端子１からのバッファ
Ａ３を介した信号と抵抗Ｒ２の一端からのバッファＡ４
を介した信号とを、プラント監視装置の信号により選択
する。５はＡ／Ｄ変換器で、スイッチＳＷ２からの信号
をデジタル信号に変換する。
る。図１は本発明の一実施例を示した構成図である。図
３と同一のものは同一符号を附して説明を省略する。図
において、Ｑ２は半導体スイッチであるＮ型ＭＯＳＦＥ
Ｔで、入力端子１に一端（ドレイン）を接続する。Ｒ２
は抵抗で、Ｎ型ＭＯＳＦＥＴＱ２の他端（ソース）と一
端を接続し、他端をコモン電圧に接続する。Ｒ３は抵抗
で、一端を電圧Ｖに接続し、他端をＮ型ＭＯＳＦＥＴの
ゲートに接続する。ＳＷ１はスイッチで、プラント監視
装置（図示せず）からの信号によりオン／オフを行い、
一端を抵抗Ｒ３の他端に接続し、他端をコモン電圧に接
続する。Ａ３はバッファで、オペアンプで構成され、入
力端子１からの信号を入力する。Ａ４はバッファで、オ
ペアンプで構成され、抵抗Ｒ２の一端からの信号を入力
する。ＳＷ２はスイッチで、入力端子１からのバッファ
Ａ３を介した信号と抵抗Ｒ２の一端からのバッファＡ４
を介した信号とを、プラント監視装置の信号により選択
する。５はＡ／Ｄ変換器で、スイッチＳＷ２からの信号
をデジタル信号に変換する。
【００１２】このような装置の動作を以下で説明する。
図２は図１の装置の動作を説明する図である。 （１）電流信号入力時 プラント監視装置は、スイッチＳＷ１をオフし、スイッ
チＳＷ２をバッファＡ４側にする。これにより、Ｎ型Ｍ
ＯＳＦＥＴＱ２がオンとなる。そして、入力端子１に入
力された電流信号は、Ｎ型ＭＯＳＦＥＴＱ２と抵抗Ｒ２
とを流れ、コモン電圧に流れる。そして、抵抗Ｒ２の一
端からの信号がバッファＡ４とスイッチＳＷ２を介して
Ａ／Ｄ変換器５に入力される。Ａ／Ｄ変換器５は、バッ
ファＡ４からの信号をデジタル信号に変換する。つま
り、抵抗Ｒ２により電流信号から電圧信号に変換された
値をデジタル信号に変換する。
図２は図１の装置の動作を説明する図である。 （１）電流信号入力時 プラント監視装置は、スイッチＳＷ１をオフし、スイッ
チＳＷ２をバッファＡ４側にする。これにより、Ｎ型Ｍ
ＯＳＦＥＴＱ２がオンとなる。そして、入力端子１に入
力された電流信号は、Ｎ型ＭＯＳＦＥＴＱ２と抵抗Ｒ２
とを流れ、コモン電圧に流れる。そして、抵抗Ｒ２の一
端からの信号がバッファＡ４とスイッチＳＷ２を介して
Ａ／Ｄ変換器５に入力される。Ａ／Ｄ変換器５は、バッ
ファＡ４からの信号をデジタル信号に変換する。つま
り、抵抗Ｒ２により電流信号から電圧信号に変換された
値をデジタル信号に変換する。
【００１３】（２）電圧信号入力時 プラント監視装置は、スイッチＳＷ１をオンし、スイッ
チＳＷ２をバッファＡ３側にする。これにより、Ｎ型Ｍ
ＯＳＦＥＴＱ２がオフとなる。そして、入力端子１に入
力された電圧信号は、バッファＡ３とスイッチＳＷ２を
介してＡ／Ｄ変換器５に入力される。Ａ／Ｄ変換器５
は、バッファＡ３からの電圧信号をデジタル信号に変換
する。
チＳＷ２をバッファＡ３側にする。これにより、Ｎ型Ｍ
ＯＳＦＥＴＱ２がオフとなる。そして、入力端子１に入
力された電圧信号は、バッファＡ３とスイッチＳＷ２を
介してＡ／Ｄ変換器５に入力される。Ａ／Ｄ変換器５
は、バッファＡ３からの電圧信号をデジタル信号に変換
する。
【００１４】このように、電流信号を電圧に変換する抵
抗をコモン電圧に接続したので、差動入力回路を用いず
に簡単な回路構成のＡ／Ｄ変換器５によりアナログ信号
入力装置を構成することができる。これにより、安価に
アナログ信号入力装置を製作できる。
抗をコモン電圧に接続したので、差動入力回路を用いず
に簡単な回路構成のＡ／Ｄ変換器５によりアナログ信号
入力装置を構成することができる。これにより、安価に
アナログ信号入力装置を製作できる。
【００１５】また、電圧ＶをＶ＝Ｉ×Ｒ＋Ｖon（Ｉ：過
電流リミット値、Ｒ：抵抗の抵抗値、Ｖon：ＭＯＳＦＥ
Ｔがオンできる最低電圧値（ソース・ゲート間の電
圧））とする。これにより、電流信号の入力時に過電流
リミット値より大きな電流が流れてきても、ＭＯＳＦＥ
ＴＱ２がオフとなり、過電流に対する回路保護を行なう
ことができる。
電流リミット値、Ｒ：抵抗の抵抗値、Ｖon：ＭＯＳＦＥ
Ｔがオンできる最低電圧値（ソース・ゲート間の電
圧））とする。これにより、電流信号の入力時に過電流
リミット値より大きな電流が流れてきても、ＭＯＳＦＥ
ＴＱ２がオフとなり、過電流に対する回路保護を行なう
ことができる。
【００１６】なお、本発明はこれに限定されるものでは
なく、バッファＡ３，Ａ４をスイッチＳＷ２の入力段に
設けたが、出力段、つまり、スイッチＳＷ２とＡ／Ｄ変
換器５との間に設ける構成でもよい。
なく、バッファＡ３，Ａ４をスイッチＳＷ２の入力段に
設けたが、出力段、つまり、スイッチＳＷ２とＡ／Ｄ変
換器５との間に設ける構成でもよい。
【００１７】また、半導体スイッチをＭＯＳＦＥＴによ
り構成した例を示したバイポーラトランジスタにより構
成してもよい。このときのオンできる最低電圧値はベー
ス・エミッタ間の電圧である。
り構成した例を示したバイポーラトランジスタにより構
成してもよい。このときのオンできる最低電圧値はベー
ス・エミッタ間の電圧である。
【００１８】そして、バッファＡ３とスイッチＳＷ２と
の間にアッテネータを設け、電圧信号をＡ／Ｄ変換器５
のスケールに合わせる構成も本発明に含まれる。ちなみ
に、電流信号は抵抗Ｒ２の抵抗値を調整することで、Ａ
／Ｄ変換器のスケールに合わせることができる。
の間にアッテネータを設け、電圧信号をＡ／Ｄ変換器５
のスケールに合わせる構成も本発明に含まれる。ちなみ
に、電流信号は抵抗Ｒ２の抵抗値を調整することで、Ａ
／Ｄ変換器のスケールに合わせることができる。
【００１９】
【発明の効果】本発明によれば、以下のような効果があ
る。請求項１〜３によれば、電流信号を電圧に変換する
抵抗をコモン電圧に接続したので、差動入力回路を用い
ずに簡単な回路構成のＡ／Ｄ変換器によりアナログ信号
入力装置を構成することができる。これにより、安価に
アナログ信号入力装置を製作できる。
る。請求項１〜３によれば、電流信号を電圧に変換する
抵抗をコモン電圧に接続したので、差動入力回路を用い
ずに簡単な回路構成のＡ／Ｄ変換器によりアナログ信号
入力装置を構成することができる。これにより、安価に
アナログ信号入力装置を製作できる。
【００２０】請求項３によれば、電圧ＶをＶ＝Ｉ×Ｒ＋
Ｖon（Ｉ：過電流リミット値、Ｒ：抵抗の抵抗値、Ｖo
n：半導体スイッチがオンできる最低電圧値）とする。
これにより、電流信号の入力時に過電流リミット値より
大きな電流が流れてきても、半導体スイッチがオフとな
り、過電流に対する回路保護を行なうことができる。
Ｖon（Ｉ：過電流リミット値、Ｒ：抵抗の抵抗値、Ｖo
n：半導体スイッチがオンできる最低電圧値）とする。
これにより、電流信号の入力時に過電流リミット値より
大きな電流が流れてきても、半導体スイッチがオフとな
り、過電流に対する回路保護を行なうことができる。
【図１】本発明の一実施例を示した構成図である。
【図２】図１の装置の動作を説明する図である。
【図３】従来のアナログ信号入力装置の構成を示した図
である。
である。
【図４】図３の装置の動作を説明する図である。
１ 入力端子 ５ Ａ／Ｄ変換器 Ａ３，Ａ４ バッファ Ｑ２ ＮＭＯＳＦＥＴ Ｒ２ 抵抗 ＳＷ２ スイッチ
Claims (3)
- 【請求項１】 電流信号または電圧信号を入力端子に入
力し、デジタル信号に変換するアナログ信号入力装置に
おいて、 前記入力端子に一端を接続する半導体スイッチと、 この半導体スイッチの他端と一端を接続し、他端をコモ
ン電圧に接続する抵抗と、 前記入力端子からの信号と前記抵抗の一端からの信号と
を選択するスイッチと、 このスイッチからの信号をデジタル信号に変換するＡ／
Ｄ変換器とを有し、前記電流信号を入力する場合は前記
半導体スイッチをオンし、前記スイッチに抵抗の一端か
らの信号を選択させ、電圧信号を入力する場合は半導体
スイッチをオフし、スイッチに入力端子からの信号を選
択させることを特徴とするアナログ信号入力装置。 - 【請求項２】 スイッチの前あるいは後にバッファを設
けたことを特徴とする請求項１記載のアナログ信号入力
装置。 - 【請求項３】 半導体スイッチのオン／オフを行なう電
圧Ｖを Ｖ＝Ｉ×Ｒ＋Ｖon （Ｉ：過電流リミット値，Ｒ：抵抗の抵抗値，Ｖon：半
導体スイッチがオンできる最低電圧値）とすることを特
徴とする請求項１または２記載のアナログ信号入力装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18242397A JP3261590B2 (ja) | 1997-07-08 | 1997-07-08 | アナログ信号入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18242397A JP3261590B2 (ja) | 1997-07-08 | 1997-07-08 | アナログ信号入力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1131967A JPH1131967A (ja) | 1999-02-02 |
| JP3261590B2 true JP3261590B2 (ja) | 2002-03-04 |
Family
ID=16118028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18242397A Expired - Fee Related JP3261590B2 (ja) | 1997-07-08 | 1997-07-08 | アナログ信号入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3261590B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8378872B2 (en) | 2011-03-31 | 2013-02-19 | Rosemount Inc. | Dynamically adjusted A/D resolution |
-
1997
- 1997-07-08 JP JP18242397A patent/JP3261590B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1131967A (ja) | 1999-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930007482B1 (ko) | 전류검출회로 | |
| US20080116879A1 (en) | Voltage measuring device | |
| US6140878A (en) | Transimpedance-type amplifier circuit with interchangeable resistance | |
| JPH06314934A (ja) | 低電圧回路 | |
| US5661422A (en) | High speed saturation prevention for saturable circuit elements | |
| KR0154844B1 (ko) | 출력 부하 검출 장치 | |
| EP1235352B1 (en) | Digital-to-analog converter | |
| JP3261590B2 (ja) | アナログ信号入力装置 | |
| JPH07273650A (ja) | 非線形信号用のａ／ｄ変換回路 | |
| JP2002098718A (ja) | 電流／電圧変換回路 | |
| JP2004517522A (ja) | 電圧範囲の圧縮および膨張を有する低電圧サンプルおよびホールド回路 | |
| JP4117976B2 (ja) | サンプルホールド回路 | |
| US5896050A (en) | Signal generating circuit and peak detection circuit | |
| JP2661185B2 (ja) | 光電変換回路のレンジ切換回路 | |
| JP3039265B2 (ja) | 電圧電流発生装置 | |
| JP2000002726A (ja) | 過電流検出回路 | |
| JPH09148930A (ja) | オペアンプのオフセット電圧補正回路 | |
| JPH0637452Y2 (ja) | 電流−電圧変換器の入力保護回路 | |
| JP2824837B2 (ja) | アナログデジタル変換器 | |
| JP2946819B2 (ja) | プログラム電源装置 | |
| US6747486B2 (en) | Comparator | |
| JP2002064349A (ja) | アナログ信号入力装置 | |
| JPH0548457A (ja) | センサ出力信号のａ／ｄ変換方法 | |
| JP2002221541A (ja) | 電流−電圧変換装置 | |
| JPH03208108A (ja) | 定電流源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071221 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081221 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091221 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091221 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131221 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |