JPH0637452Y2 - 電流−電圧変換器の入力保護回路 - Google Patents
電流−電圧変換器の入力保護回路Info
- Publication number
- JPH0637452Y2 JPH0637452Y2 JP1984091167U JP9116784U JPH0637452Y2 JP H0637452 Y2 JPH0637452 Y2 JP H0637452Y2 JP 1984091167 U JP1984091167 U JP 1984091167U JP 9116784 U JP9116784 U JP 9116784U JP H0637452 Y2 JPH0637452 Y2 JP H0637452Y2
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- operational amplifier
- input terminal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Control Of Voltage And Current In General (AREA)
- Amplifiers (AREA)
Description
【考案の詳細な説明】 「産業上の利用分野」 この考案は例えば半導体集積回路の試験等に用いられる
電流−電圧変換器の入力保護回路に関する。
電流−電圧変換器の入力保護回路に関する。
「従来技術」 半導体集積回路の電圧−電流特性を測定し、その測定結
果をデイジタル表示するような場合、AD変換器の前段に
電流−電圧変換器を設け、この電流−電圧変換器によつ
て半導体集積回路から出力される電流を電圧値に変換
し、その電圧値をAD変換してデイジタル表示するように
構成される。
果をデイジタル表示するような場合、AD変換器の前段に
電流−電圧変換器を設け、この電流−電圧変換器によつ
て半導体集積回路から出力される電流を電圧値に変換
し、その電圧値をAD変換してデイジタル表示するように
構成される。
第５図及び第６図に従来の電流−電圧変換器の回路構造
を示す。
を示す。
この回路によれば入力端子１に電流Ixを与えることによ
りその電流Ixに対応した電圧−V0が演算増幅器２の出力
端子３に出力される。電流入力端子１には被試験素子４
が接続され、被試験素子４に例えば電圧源５を接続し、
電圧源５の電圧変化に対する電流Ixの変化を出力端子３
に現われる電圧−V0によつて測定し、AD変換器（特に図
示しない）によりデイジタル信号に変換し、デイジタル
表示器に電流Ixの値を表示させる。
りその電流Ixに対応した電圧−V0が演算増幅器２の出力
端子３に出力される。電流入力端子１には被試験素子４
が接続され、被試験素子４に例えば電圧源５を接続し、
電圧源５の電圧変化に対する電流Ixの変化を出力端子３
に現われる電圧−V0によつて測定し、AD変換器（特に図
示しない）によりデイジタル信号に変換し、デイジタル
表示器に電流Ixの値を表示させる。
ここで電流入力端子１に過電圧が与えられると増幅器２
が破損してしまう欠点がある。このため従来より電流入
力端子１と共通電位点６との間にクランプダイオード
D1,D2を逆並列接続し、過電圧が与えられたときクラン
プダイオードD1又はD2の何れか一方をオンに制御し、過
電圧が演算増幅器２に与えられないようにし演算増幅器
２を保護するようにしている。
が破損してしまう欠点がある。このため従来より電流入
力端子１と共通電位点６との間にクランプダイオード
D1,D2を逆並列接続し、過電圧が与えられたときクラン
プダイオードD1又はD2の何れか一方をオンに制御し、過
電圧が演算増幅器２に与えられないようにし演算増幅器
２を保護するようにしている。
「考案が解決しようとする問題点」 この保護回路構造によるとき過電圧によつて流れる電流
がクランプダイオードD1,D2の電流容量値を越えた場
合、クランプダイオードD1又はD2が破損してしまう不都
合がある。このため電圧源５及び被試験素子４から成る
直列回路にヒユーズ７を接続し、ダイオードD1,D2が破
損する前にヒユーズ７を溶断させてしまうことが考えら
れている。このような構造とした場合過電圧が与えられ
る毎にヒユーズ７が溶断することとなり、その都度ヒユ
ーズの変換を行なわなければならない不都合がある。
がクランプダイオードD1,D2の電流容量値を越えた場
合、クランプダイオードD1又はD2が破損してしまう不都
合がある。このため電圧源５及び被試験素子４から成る
直列回路にヒユーズ７を接続し、ダイオードD1,D2が破
損する前にヒユーズ７を溶断させてしまうことが考えら
れている。このような構造とした場合過電圧が与えられ
る毎にヒユーズ７が溶断することとなり、その都度ヒユ
ーズの変換を行なわなければならない不都合がある。
このため第６図に示す回路が考えられている。第６図に
示す回路は演算増幅器２の負帰還点Ａと反転入力端子の
間に保護用抵抗器R2を接続し、過電流が電流入力端子１
に与えられた場合、保護用抵抗器R2の消費電力範囲以内
であればクランプダイオードD1,D2は保護される。従つ
て保護用抵抗器R2の消費電力容量を大きなものに選定し
ておくことにより、大きな過電圧に対してクランプダイ
オードD1,D2を保護することができ、この結果演算増幅
器２を保護できる。
示す回路は演算増幅器２の負帰還点Ａと反転入力端子の
間に保護用抵抗器R2を接続し、過電流が電流入力端子１
に与えられた場合、保護用抵抗器R2の消費電力範囲以内
であればクランプダイオードD1,D2は保護される。従つ
て保護用抵抗器R2の消費電力容量を大きなものに選定し
ておくことにより、大きな過電圧に対してクランプダイ
オードD1,D2を保護することができ、この結果演算増幅
器２を保護できる。
然し乍ら入力端子１に過電圧が与えられたとき演算増幅
器２が飽和すると、このとき負帰還点Ａの電圧は入力電
流Ixの増加に従つて上昇することとなる。この結果入力
端子１の電圧が上昇し、このとき被試験素子４として耐
電圧の低い半導体素子が接続されていた場合に、この半
導体素子が破損する事故が起きる欠点がある。
器２が飽和すると、このとき負帰還点Ａの電圧は入力電
流Ixの増加に従つて上昇することとなる。この結果入力
端子１の電圧が上昇し、このとき被試験素子４として耐
電圧の低い半導体素子が接続されていた場合に、この半
導体素子が破損する事故が起きる欠点がある。
「問題点を解決するための手段」 この考案では第１図に示すように非反転入力端子が共通
電位点６に接続された演算増幅器２の反転入力端子に、
被試験素子４を流れる電流が入力される電流入力端子１
を接続し、この演算増幅器２の出力端と電流入力端子１
との間に負帰還抵抗器R1を接続した構成の電流−電圧変
換器において、逆並列接続されたクランプダイオード
D3,D4の一端を電流入力端子１に接続するとともに、そ
の他端と共通電位点６との間に、第２の演算増幅器を有
する電圧制限回路８を接続する。
電位点６に接続された演算増幅器２の反転入力端子に、
被試験素子４を流れる電流が入力される電流入力端子１
を接続し、この演算増幅器２の出力端と電流入力端子１
との間に負帰還抵抗器R1を接続した構成の電流−電圧変
換器において、逆並列接続されたクランプダイオード
D3,D4の一端を電流入力端子１に接続するとともに、そ
の他端と共通電位点６との間に、第２の演算増幅器を有
する電圧制限回路８を接続する。
電圧制限回路８は第２の演算増幅器９を有し、その飽和
開始時の電流入力端子１の入力電流値Ix2が変換器11内
の演算増幅器２の飽和開始時の入力電流値Ix1より大き
くなるように構成される。
開始時の電流入力端子１の入力電流値Ix2が変換器11内
の演算増幅器２の飽和開始時の入力電流値Ix1より大き
くなるように構成される。
また電圧制限回路８は、演算増幅器２の飽和開始から更
に第２の演算増幅器９の飽和開始以降に亘ってダイオー
ド回路（逆並列接続されたクランプダイオードD3,D4）1
2に流入する電流を吸収してダイオードをオンに保持す
ると共に第２の演算増幅器９が飽和するまでの間ダイオ
ード回路12の他端Ｂの電位を共通電位に保持し、第２の
演算増幅器９の飽和開始以降において他端Ｂの電位を電
流入力端子１の入力電流値Ix1に応じて変化させる。
に第２の演算増幅器９の飽和開始以降に亘ってダイオー
ド回路（逆並列接続されたクランプダイオードD3,D4）1
2に流入する電流を吸収してダイオードをオンに保持す
ると共に第２の演算増幅器９が飽和するまでの間ダイオ
ード回路12の他端Ｂの電位を共通電位に保持し、第２の
演算増幅器９の飽和開始以降において他端Ｂの電位を電
流入力端子１の入力電流値Ix1に応じて変化させる。
「作用」 入力電流値IxがIx1を越えた演算増幅器２が飽和を開始
し、電流入力端子１の電圧の大きさ（絶対値）がゼロか
ら上昇してダイオードD3またはD4の順電圧VDを越える
と、これらのダイオードがオンとなり、入力端子１の電
圧LAの大きさはVDに保持される。そのため入力端子１の
外部に接続される耐電圧の低い被試験素子４が破損する
のを防止できる。
し、電流入力端子１の電圧の大きさ（絶対値）がゼロか
ら上昇してダイオードD3またはD4の順電圧VDを越える
と、これらのダイオードがオンとなり、入力端子１の電
圧LAの大きさはVDに保持される。そのため入力端子１の
外部に接続される耐電圧の低い被試験素子４が破損する
のを防止できる。
入力電流値Ixが更に増加してIx2を越えると、第２の演
算増幅器９が飽和し、他端Ｂの電圧LBの大きさはゼロか
ら入力電流値Ixに応じて増加する。そのため、LB＝０の
場合に比較してダイオードD3またはD4に流れる電流は小
さくなり、その許容電流値を越えて破壊に至るのを防止
できる。
算増幅器９が飽和し、他端Ｂの電圧LBの大きさはゼロか
ら入力電流値Ixに応じて増加する。そのため、LB＝０の
場合に比較してダイオードD3またはD4に流れる電流は小
さくなり、その許容電流値を越えて破壊に至るのを防止
できる。
「実施例」 第２図にこの考案の一実施例を示す。この実施例におい
演算増幅器２は入力端子１に電流Ixを与えると出力端子
３に電圧−V0を出力し、電流−電圧変換器として動作す
る点は従来と同じである。
演算増幅器２は入力端子１に電流Ixを与えると出力端子
３に電圧−V0を出力し、電流−電圧変換器として動作す
る点は従来と同じである。
この考案の特徴とする構造としては被試験素子４を流れ
る電流が入力される電流入力端子１、即ち演算増幅器２
の負帰還点Ａに、逆並列接続のダイオードD3,D4の一端
を接続するとともに、この逆並列接続のダイオードD3,D
4の他端を、非反転入力端子が共通電位点６に接続され
た演算増幅器９を有する電圧制限回路８に接続し、この
演算増幅器９を通じて共通電位点６に接続した点にあ
る。
る電流が入力される電流入力端子１、即ち演算増幅器２
の負帰還点Ａに、逆並列接続のダイオードD3,D4の一端
を接続するとともに、この逆並列接続のダイオードD3,D
4の他端を、非反転入力端子が共通電位点６に接続され
た演算増幅器９を有する電圧制限回路８に接続し、この
演算増幅器９を通じて共通電位点６に接続した点にあ
る。
電圧制限回路８としては電流−電圧変換回路と同様の回
路構造とすることができる。つまり演算増幅器９の出力
端子と反転入力端子の間に保護抵抗器R3と負帰還抵抗器
R4を直列接続し、反転入力端子と共通電位点６の間にク
ランプダイオードD5,D6を接続し、演算増幅器９の非反
転入力端子を共通電位点６に接続し、抵抗器R3とR4の接
続中点Ｂ′（電圧制限回路８の入出力端子でもある）を
クランプダイオードD3とD4の共通接続点Ｂに接続する。
路構造とすることができる。つまり演算増幅器９の出力
端子と反転入力端子の間に保護抵抗器R3と負帰還抵抗器
R4を直列接続し、反転入力端子と共通電位点６の間にク
ランプダイオードD5,D6を接続し、演算増幅器９の非反
転入力端子を共通電位点６に接続し、抵抗器R3とR4の接
続中点Ｂ′（電圧制限回路８の入出力端子でもある）を
クランプダイオードD3とD4の共通接続点Ｂに接続する。
このとき演算増幅器２の負帰還抵抗器R1と演算増幅器９
の保護抵抗器R3の抵抗値はR3＜＜R1に選定し、演算増幅
器２が飽和する入力電流よりもさらに大きい入力電流で
演算増幅器９が飽和するように設定する。
の保護抵抗器R3の抵抗値はR3＜＜R1に選定し、演算増幅
器２が飽和する入力電流よりもさらに大きい入力電流で
演算増幅器９が飽和するように設定する。
「動作」 この構成によれば入力端子１に与える入力電流Ixの値を
漸次増加させていくと、演算増幅器２の出力電圧−V0は
第３図Ａに示すように演算増幅器２が飽和するまでの間
は直線的に負方向に下降し、入力電流がIx1に達すると
演算増幅器２が飽和し出力電圧−V0は一定値となる。こ
のとき演算増幅器２の負帰還点Ａの電圧は第３図Ｂに示
すように変化する。つまり入力電流IxがIx1に達したと
き演算増幅器２が飽和するが、入力電流Ixが更に増加す
ると負帰還点Ａの電圧が上昇を始める。このためクラン
プダイオードD4がオンとなる。VDはクランプダイオード
D4の順方向電圧降下を表わす。
漸次増加させていくと、演算増幅器２の出力電圧−V0は
第３図Ａに示すように演算増幅器２が飽和するまでの間
は直線的に負方向に下降し、入力電流がIx1に達すると
演算増幅器２が飽和し出力電圧−V0は一定値となる。こ
のとき演算増幅器２の負帰還点Ａの電圧は第３図Ｂに示
すように変化する。つまり入力電流IxがIx1に達したと
き演算増幅器２が飽和するが、入力電流Ixが更に増加す
ると負帰還点Ａの電圧が上昇を始める。このためクラン
プダイオードD4がオンとなる。VDはクランプダイオード
D4の順方向電圧降下を表わす。
クランプダイオードD4がオンとなつた後、入力電流Ixが
更に増加すると、負帰還点Ａの電圧はクランプダイオー
ドD4の順方向電圧降下VDにクランプされ、負帰還点Ａの
電圧上昇を抑制する。この結果入力端子１に耐電圧の低
い半導体素子が接続されていたとしてもその素子を破損
することはない。また演算増幅器２の破損も阻止するこ
とができる。
更に増加すると、負帰還点Ａの電圧はクランプダイオー
ドD4の順方向電圧降下VDにクランプされ、負帰還点Ａの
電圧上昇を抑制する。この結果入力端子１に耐電圧の低
い半導体素子が接続されていたとしてもその素子を破損
することはない。また演算増幅器２の破損も阻止するこ
とができる。
一方クランプダイオードD4がオンになるとD4−R4−D6−
共通電位点６の経路及びD4−R3−演算増幅器９の出力端
子の経路に電流が流れ、演算増幅器９の反転入力端子に
正電圧が印加され、従って出力端子に負電圧が発生し、
その出力点Ｃの電圧は第３図Ｃに示すように負方向に下
降する。演算増幅器９が直線動作領域にある間は中点
Ｂ′は共通電位点６の電位に保持される。
共通電位点６の経路及びD4−R3−演算増幅器９の出力端
子の経路に電流が流れ、演算増幅器９の反転入力端子に
正電圧が印加され、従って出力端子に負電圧が発生し、
その出力点Ｃの電圧は第３図Ｃに示すように負方向に下
降する。演算増幅器９が直線動作領域にある間は中点
Ｂ′は共通電位点６の電位に保持される。
入力電流IxがIx2に達したとき（R1＞＞R3に選定したか
ら演算増幅器９の飽和電流値Ix2と演算増幅器２の飽和
電流Ix1の関係はIx1＜Ix2となる）演算増幅器９が飽和
したとすると、この点からＢ点の電圧は第３図Ｂに直線
LBに示すように正方向に上昇を始める。このとき負帰還
点Ａの電圧も第３図Ｂに直線LAに示すように正方向に上
昇を始める。Ａ点とＢ点の電圧差はダイオードD4の電圧
降下VDを保持したままＡ点とＢ点の電圧は上昇する。
ら演算増幅器９の飽和電流値Ix2と演算増幅器２の飽和
電流Ix1の関係はIx1＜Ix2となる）演算増幅器９が飽和
したとすると、この点からＢ点の電圧は第３図Ｂに直線
LBに示すように正方向に上昇を始める。このとき負帰還
点Ａの電圧も第３図Ｂに直線LAに示すように正方向に上
昇を始める。Ａ点とＢ点の電圧差はダイオードD4の電圧
降下VDを保持したままＡ点とＢ点の電圧は上昇する。
「効果」 上述したようにこの考案によれば通常は入力電流IxはI
x1より小さい値の範囲内で与えられ、その入力電流を電
圧に変換して出力する。
x1より小さい値の範囲内で与えられ、その入力電流を電
圧に変換して出力する。
入力電流Ixが異常に増加しIx1を越えると入力電流IxがI
x1＜Ix＜Ix2の範囲ではＡ点の電圧は＋VD（又は−VD）
に変化するが、VDはクランプダイオードD4（又はD3）の
順方向電圧降下であるから入力端子１に耐電圧の低い半
導体素子を接続していたとしてもその半導体素子を破損
させることはない。
x1＜Ix＜Ix2の範囲ではＡ点の電圧は＋VD（又は−VD）
に変化するが、VDはクランプダイオードD4（又はD3）の
順方向電圧降下であるから入力端子１に耐電圧の低い半
導体素子を接続していたとしてもその半導体素子を破損
させることはない。
また入力電流IxがIx2を越えた場合にはＡ点の電圧が入
力電流Ixの増加と共に上昇するが、Ｂ点の電圧もＡ点の
電圧上昇に追従して上昇するためＢ点を接地した場合に
比較しクランプダイオードD3,D4を流れる電流は少なく
なり破損させることはない。またＡ点及びＢ点の電圧が
上昇を始めたとしても演算増幅器２と９の各入力端子に
は別にクランプダイオードD1,D2及びD5,D6を接続してあ
るため演算増幅器２と９は保護される。
力電流Ixの増加と共に上昇するが、Ｂ点の電圧もＡ点の
電圧上昇に追従して上昇するためＢ点を接地した場合に
比較しクランプダイオードD3,D4を流れる電流は少なく
なり破損させることはない。またＡ点及びＢ点の電圧が
上昇を始めたとしても演算増幅器２と９の各入力端子に
は別にクランプダイオードD1,D2及びD5,D6を接続してあ
るため演算増幅器２と９は保護される。
このように、この考案においては、逆並列接続のクラン
プダイオードD3,D4と非反転入力端子が共通電位点６に
接続された演算増幅器９を有する電圧制限回路８とを電
流入力端子１に対して直列に接続し、逆並列接続のクラ
ンプダイオードD3,D4の他端（電圧制限回路８側）を共
通電位と同電位に保持するようにしたので、電流入力端
子１に過電圧が与えられ、この過電圧によりIx1を越え
る大きな値の電流が入力されたとしても、この電流の増
加分はクランプダイオードD3又はD4を通じて演算増幅器
９へ流れる。よって、電流入力端子１における電圧の上
昇は防止され、この電流入力端子１に接続された被試験
素子４を破損から保護することができる。また、入力電
流値がIx2を越えたとしても、電圧制限回路８によって
クランプダイオードD3,D4はオンに保持されるが、その
他端の電位は入力電流値Ixに応じて変化するので、従来
の第５図の場合のような過大電流がクランプダイオード
に流れるのが防止され、このクランプダイオードD3,D4
が破損されることはない。
プダイオードD3,D4と非反転入力端子が共通電位点６に
接続された演算増幅器９を有する電圧制限回路８とを電
流入力端子１に対して直列に接続し、逆並列接続のクラ
ンプダイオードD3,D4の他端（電圧制限回路８側）を共
通電位と同電位に保持するようにしたので、電流入力端
子１に過電圧が与えられ、この過電圧によりIx1を越え
る大きな値の電流が入力されたとしても、この電流の増
加分はクランプダイオードD3又はD4を通じて演算増幅器
９へ流れる。よって、電流入力端子１における電圧の上
昇は防止され、この電流入力端子１に接続された被試験
素子４を破損から保護することができる。また、入力電
流値がIx2を越えたとしても、電圧制限回路８によって
クランプダイオードD3,D4はオンに保持されるが、その
他端の電位は入力電流値Ixに応じて変化するので、従来
の第５図の場合のような過大電流がクランプダイオード
に流れるのが防止され、このクランプダイオードD3,D4
が破損されることはない。
即ち、電圧制限回路８は電流入力端子１の過剰な電圧上
昇を防止すると同時にクランプダイオードD3,D4を破損
から保護する働きをする。その上、クランプダイオード
D3,D4の他端を共通電位と同電位に保持することによっ
て通常時におけるクランプダイオードD3,D4の漏れ電流
をなくすという働きもする。
昇を防止すると同時にクランプダイオードD3,D4を破損
から保護する働きをする。その上、クランプダイオード
D3,D4の他端を共通電位と同電位に保持することによっ
て通常時におけるクランプダイオードD3,D4の漏れ電流
をなくすという働きもする。
「変形実施例」 第４図にこの考案の他の実施例を示す。この例では電流
−電圧変換器を構成する演算増幅器２のオフセツト電圧
を測定するために演算増幅器２の入力端子と出力端子間
にスイツチS3を接続すると共に負帰還点Ａとクランプダ
イオードD3とD4の共通接続点Ｂとの間、従ってこれらク
ランプダイオードD3,D4と並列にスイツチS4を接続し、
オフセツト電圧を測定するときスイツチS4をオンにし、
次にスイツチS3をオンに操作する制御器11を設けた場合
を示す。
−電圧変換器を構成する演算増幅器２のオフセツト電圧
を測定するために演算増幅器２の入力端子と出力端子間
にスイツチS3を接続すると共に負帰還点Ａとクランプダ
イオードD3とD4の共通接続点Ｂとの間、従ってこれらク
ランプダイオードD3,D4と並列にスイツチS4を接続し、
オフセツト電圧を測定するときスイツチS4をオンにし、
次にスイツチS3をオンに操作する制御器11を設けた場合
を示す。
つまり演算増幅器２のオフセツト電圧を測定する場合、
通常はスイツチS3をオンにするだけでよいが、スイツチ
S3だけをオンに操作すると或る値の入力電流が流れてい
る状態でスイツチS3をオンに操作すると、その入力電流
がスイツチS3によつて増幅器２の入力と出力間で短絡さ
れるため負帰還点Ａに大きなスパイクノイズが発生す
る。このスパイクノイズが入力端子１に接続された被試
験素子に与えられると被試験素子を破損させるおそれが
ある。このためスイツチS4を設け、スイツチS4を先にオ
ンに操作しておき、この状態でスイツチS3をオンにすれ
ば負帰還点Ａに大きなスパイクノイズが発生しても、ス
イツチS4を通じて電圧制御回路８に吸収され、被試験素
子に供給されることはない。
通常はスイツチS3をオンにするだけでよいが、スイツチ
S3だけをオンに操作すると或る値の入力電流が流れてい
る状態でスイツチS3をオンに操作すると、その入力電流
がスイツチS3によつて増幅器２の入力と出力間で短絡さ
れるため負帰還点Ａに大きなスパイクノイズが発生す
る。このスパイクノイズが入力端子１に接続された被試
験素子に与えられると被試験素子を破損させるおそれが
ある。このためスイツチS4を設け、スイツチS4を先にオ
ンに操作しておき、この状態でスイツチS3をオンにすれ
ば負帰還点Ａに大きなスパイクノイズが発生しても、ス
イツチS4を通じて電圧制御回路８に吸収され、被試験素
子に供給されることはない。
スイツチS4として半導体スイツチを用いたとき、このス
イツチS4に大きなスパイクノイズが印加されて破損する
ことが考えられるが、このような場合に電圧制限回路８
を接続しておくことにより電流の増加に伴なつてＢ点の
電圧が上昇し、スイツチS4を保護することができる。尚
第４図においてS1,S2はレンジ切換スイツチを示す。
イツチS4に大きなスパイクノイズが印加されて破損する
ことが考えられるが、このような場合に電圧制限回路８
を接続しておくことにより電流の増加に伴なつてＢ点の
電圧が上昇し、スイツチS4を保護することができる。尚
第４図においてS1,S2はレンジ切換スイツチを示す。
また、上記各実施例では演算増幅器２と９にそれぞれ保
護抵抗器R2とR3、逆並列接続のクランプダイオードD1,D
2とD5,D6を設けた場合について説明したが、抵抗器の代
わりにトランジスタのような他の保護素子を使用して
も、或いは演算増幅器に保護機能を組み込んでもよい。
演算増幅器に保護機能を組み込んだ場合にはクランプダ
イオードD1,D2,D5,D6を反転入力端子に接続する必要も
ない。
護抵抗器R2とR3、逆並列接続のクランプダイオードD1,D
2とD5,D6を設けた場合について説明したが、抵抗器の代
わりにトランジスタのような他の保護素子を使用して
も、或いは演算増幅器に保護機能を組み込んでもよい。
演算増幅器に保護機能を組み込んだ場合にはクランプダ
イオードD1,D2,D5,D6を反転入力端子に接続する必要も
ない。
第１図はこの考案の構成を説明するための接続図、第２
図はこの考案の実施例を説明するための接続図、第３図
は第２図の動作を説明するためのグラフ、第４図はこの
考案の変形実施例を説明するための接続図、第５図及び
第６図は従来技術を説明するための接続図である。 1:電流入力端子、2:電流−電圧変換器を構成する演算増
幅器、3:電圧出力端子、4:被試験素子、5:電圧源、6:共
通電位点、8:電圧制限回路、11:電流−電圧変換器、12:
ダイオード回路、D1〜D6：クランプダイオード、A:負帰
還点、B:ダイオード回路12の他端、Ｂ′：電圧制限回路
８の入出力端子。
図はこの考案の実施例を説明するための接続図、第３図
は第２図の動作を説明するためのグラフ、第４図はこの
考案の変形実施例を説明するための接続図、第５図及び
第６図は従来技術を説明するための接続図である。 1:電流入力端子、2:電流−電圧変換器を構成する演算増
幅器、3:電圧出力端子、4:被試験素子、5:電圧源、6:共
通電位点、8:電圧制限回路、11:電流−電圧変換器、12:
ダイオード回路、D1〜D6：クランプダイオード、A:負帰
還点、B:ダイオード回路12の他端、Ｂ′：電圧制限回路
８の入出力端子。
Claims (1)
- 【請求項１】ダイオード回路（12）と、電圧制限回路
（８）とより成る、電流−電圧変換器（11）の入力保護
回路であって、 電流−電圧変換器（11）は、演算増幅器（２）を有し、
電流入力端子（１）がその反転入力端子に、電圧出力端
子（３）が出力端子に、共通電位点が非反転入力端子
に、負帰還抵抗器(R1)が電流入力端子（１）と出力端子
との間に、それぞれ接続され、 ダイオード回路（12）は、互いに逆向きに並列接続され
た一対のダイオード(D3,D4)より成り、一端が変換器（1
1）の電流入力端子（１）に、他端が電圧制限回路
（８）に接続され、電流入力端子（１）に印加された過
電圧をダイオード(D3,D4)の順方向電圧値にクリップ
し、 電圧制限回路（８）は、第２の演算増幅器（９）を有
し、互いに逆向きに並列接続され一端が共通電位点に接
続された一対のダイオード(D5,D6)の他端と負帰還抵抗
器(R4)の他端とがその反転入力端子に、共通電位点が非
反転入力端子に、負帰還抵抗器(R4)の一端が入出力端子
（Ｂ′）に保護抵抗器(R3)が、出力端子（Ｃ）と入出力
端子（Ｂ′）との間に、それぞれ接続され、第２の演算
増幅器（９）の飽和開始時の電流入力端子（１）の入力
電流値(Ix2)が変換器（11）内の演算増幅器（２）の飽
和開始時の入力電流値(Ix1)より大きくなるように構成
され、演算増幅器（２）の飽和開始から更に第２の演算
増幅器（９）の飽和開始以降に亘ってダイオード回路
（12）に流入する電流を吸収してダイオードをオンに保
持すると共に第２の演算増幅器（９）が飽和するまでの
間ダイオード回路（12）の他端（Ｂ）の電位を共通電位
に保持し、第２の演算増幅器（９）の飽和開始以降にお
いて他端（Ｂ）の電位を電流入力端子（１）の入力電流
値(Ix)に応じて変化させる 電流−電圧変換器の入力保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984091167U JPH0637452Y2 (ja) | 1984-06-18 | 1984-06-18 | 電流−電圧変換器の入力保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984091167U JPH0637452Y2 (ja) | 1984-06-18 | 1984-06-18 | 電流−電圧変換器の入力保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS618319U JPS618319U (ja) | 1986-01-18 |
| JPH0637452Y2 true JPH0637452Y2 (ja) | 1994-09-28 |
Family
ID=30646825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1984091167U Expired - Lifetime JPH0637452Y2 (ja) | 1984-06-18 | 1984-06-18 | 電流−電圧変換器の入力保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0637452Y2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102576041A (zh) * | 2009-10-20 | 2012-07-11 | 三菱电机株式会社 | 半导体装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS546440A (en) * | 1977-06-17 | 1979-01-18 | Hitachi Ltd | Voltage clamping circuit |
| JPS5713927A (en) * | 1980-06-27 | 1982-01-25 | Nippon Telegraph & Telephone | Overvoltage protecting circuit |
| JPS57102217U (ja) * | 1980-12-16 | 1982-06-23 | ||
| US4409540A (en) * | 1981-09-28 | 1983-10-11 | Dresser Industries, Inc. | Active voltage divider |
-
1984
- 1984-06-18 JP JP1984091167U patent/JPH0637452Y2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102576041A (zh) * | 2009-10-20 | 2012-07-11 | 三菱电机株式会社 | 半导体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS618319U (ja) | 1986-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3267189B2 (ja) | 電力変換装置のデバイス定常電流バランス制御回路 | |
| EP0035808B1 (en) | Current-measuring arrangement with overload protection | |
| US5495155A (en) | Device in a power delivery circuit | |
| US5210475A (en) | Current sensing circuit for use with a current controlling device in a power delivery circuit | |
| US5032774A (en) | Current sensing circuit for use with a current controlling device in a power delivery circuit | |
| EP0789458A1 (en) | Circuit with overload current protection for power transistors | |
| JPH0637452Y2 (ja) | 電流−電圧変換器の入力保護回路 | |
| KR900002524A (ko) | 고장보호회로를 가진 양방향 dc 출력 제어기 | |
| JP2007315980A (ja) | 電流／電圧変換回路 | |
| US20220060184A1 (en) | Switch Module, Driver Circuit and Related Methods | |
| JP3628948B2 (ja) | 電流／電圧変換回路 | |
| JPH0630579A (ja) | 電流検出回路 | |
| JP4184245B2 (ja) | 電流／電圧変換回路 | |
| US3023326A (en) | Overload protection circuit | |
| US5952855A (en) | Circuit with multiple output voltages for multiple analog to digital converters | |
| JP4705724B2 (ja) | オートゼロ補正回路 | |
| JPH0714130B2 (ja) | 信号線路に生じる障害電圧に対するモノリシック集積化された保護回路装置 | |
| JP2003309438A (ja) | 電流−電圧変換回路 | |
| JP2897941B2 (ja) | 抵抗測定用定電流回路 | |
| JP3705422B2 (ja) | 電流−電圧変換装置 | |
| JPS63135881A (ja) | 電源回路 | |
| JPS6049417A (ja) | 過電流検出回路 | |
| JPH0431613Y2 (ja) | ||
| JPS6348979Y2 (ja) | ||
| JP3261590B2 (ja) | アナログ信号入力装置 |