JP2002221541A - 電流−電圧変換装置 - Google Patents
電流−電圧変換装置Info
- Publication number
- JP2002221541A JP2002221541A JP2001016703A JP2001016703A JP2002221541A JP 2002221541 A JP2002221541 A JP 2002221541A JP 2001016703 A JP2001016703 A JP 2001016703A JP 2001016703 A JP2001016703 A JP 2001016703A JP 2002221541 A JP2002221541 A JP 2002221541A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- amplifier
- circuit
- gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】積分回路で構成される電流−電圧変換装置にお
いて、リセット時に発生するオフセット電圧の値を可及
的に小さくした電圧−電流変換装置を提案する。 【解決手段】演算増幅器と、この演算増幅器の入力端子
との間に接続した積分コンデンサとによって積分回路を
構成し、この積分回路により入力電流を積分コンデンサ
に積分し、演算増幅器の出力端子に発生する積分電圧に
より入力電流の値を電圧値に変換する電流−電圧変換装
置において、積分コンデンサと演算増幅器の入力端子と
の接続点側に一端が接続されたダイオードスイッチと、
このダイオードスイッチの他端に出力端子が接続され、
入力端子が演算増幅器の出力端子側に接続された非反転
型の増幅器と、この増幅器の利得を切り替える利得切替
手段によって構成した電流−電圧変換装置。
いて、リセット時に発生するオフセット電圧の値を可及
的に小さくした電圧−電流変換装置を提案する。 【解決手段】演算増幅器と、この演算増幅器の入力端子
との間に接続した積分コンデンサとによって積分回路を
構成し、この積分回路により入力電流を積分コンデンサ
に積分し、演算増幅器の出力端子に発生する積分電圧に
より入力電流の値を電圧値に変換する電流−電圧変換装
置において、積分コンデンサと演算増幅器の入力端子と
の接続点側に一端が接続されたダイオードスイッチと、
このダイオードスイッチの他端に出力端子が接続され、
入力端子が演算増幅器の出力端子側に接続された非反転
型の増幅器と、この増幅器の利得を切り替える利得切替
手段によって構成した電流−電圧変換装置。
Description
【０００１】
【発明の属する技術分野】この発明は各種の計測器に用
いられる電流−電圧変換装置に関し、特にリセット時に
発生するオフセット電圧を小さくすることができる電流
−電圧変換装置を提供しようとするものである。
いられる電流−電圧変換装置に関し、特にリセット時に
発生するオフセット電圧を小さくすることができる電流
−電圧変換装置を提供しようとするものである。
【０００２】
【従来の技術】図７は特開平５−１２６８６４号公報で
提案された電流−電圧変換装置の構成を示す。図中１は
積分回路を示す。積分回路１は演算増幅器１Ａと積分コ
ンデンサ１Ｂとによって構成される。積分コンデンサ１
Ｂは演算増幅器１Ａの反転入力端子と、出力端子間に接
続され、被測定電流源３から出力される被測定電流ｉｘ
を予め定めた一定の時間Ｔに渡って積分し、積分電圧Ｖ
0を得る（図８参照）。この積分電圧Ｖ0はＶ0＝−（ｉ
ｘ／Ｃ１）Ｔで与えられる。尚、Ｃ１は積分コンデンサ
１Ｂの容量値。これにより、被測定電流ｉｘはｉｘ＝−
Ｖ0・Ｃ１／Ｔで求めることができる。
提案された電流−電圧変換装置の構成を示す。図中１は
積分回路を示す。積分回路１は演算増幅器１Ａと積分コ
ンデンサ１Ｂとによって構成される。積分コンデンサ１
Ｂは演算増幅器１Ａの反転入力端子と、出力端子間に接
続され、被測定電流源３から出力される被測定電流ｉｘ
を予め定めた一定の時間Ｔに渡って積分し、積分電圧Ｖ
0を得る（図８参照）。この積分電圧Ｖ0はＶ0＝−（ｉ
ｘ／Ｃ１）Ｔで与えられる。尚、Ｃ１は積分コンデンサ
１Ｂの容量値。これにより、被測定電流ｉｘはｉｘ＝−
Ｖ0・Ｃ１／Ｔで求めることができる。
【０００３】測定を再開するには積分コンデンサ１Ｂに
積分された電荷を放電し、リセットさせる必要がある。
このために、積分コンデンサ１Ｂには並列にリセット回
路２が接続される。リセット回路２はこの図７に示す例
ではダイオードスイッチＳＷ DとリセットスイッチＳＷ
１と、抵抗器２Ａ、２Ｂとによって構成した場合を示
す。このリセット回路２の特徴とする点は演算増幅器１
Ａの入力側にダイオードスイッチＳＷDを配置した点
と、ダイオードスイッチＳＷDの他端側を抵抗器２Ｂを
通じて共通電位点に接続した点にある。
積分された電荷を放電し、リセットさせる必要がある。
このために、積分コンデンサ１Ｂには並列にリセット回
路２が接続される。リセット回路２はこの図７に示す例
ではダイオードスイッチＳＷ DとリセットスイッチＳＷ
１と、抵抗器２Ａ、２Ｂとによって構成した場合を示
す。このリセット回路２の特徴とする点は演算増幅器１
Ａの入力側にダイオードスイッチＳＷDを配置した点
と、ダイオードスイッチＳＷDの他端側を抵抗器２Ｂを
通じて共通電位点に接続した点にある。
【０００４】ダイオードスイッチＳＷDと抵抗器２Ｂと
の存在によってリセットスイッチＳＷ１を通じてリーク
電流が演算増幅器１Ａの入力側に流れることを防止でき
る点である。つまり、リセットスイッチＳＷ１に半導体
スイッチを用いた場合、半導体スイッチは完全にオフの
状態（抵抗値が無限に大きい状態）を得ることはできな
い。リセットスイッチＳＷ１がオフの状態であっても抵
抗値は有限である。このために、リセットスイッチＳＷ
１に半導体スイッチ素子を用いた場合、仮にダイオード
スイッチＳＷDが存在しない場合は、その有限な抵抗値
を通じてリーク電流が演算増幅器１Ａの入力側に流れ、
積分電圧に誤差を与える。
の存在によってリセットスイッチＳＷ１を通じてリーク
電流が演算増幅器１Ａの入力側に流れることを防止でき
る点である。つまり、リセットスイッチＳＷ１に半導体
スイッチを用いた場合、半導体スイッチは完全にオフの
状態（抵抗値が無限に大きい状態）を得ることはできな
い。リセットスイッチＳＷ１がオフの状態であっても抵
抗値は有限である。このために、リセットスイッチＳＷ
１に半導体スイッチ素子を用いた場合、仮にダイオード
スイッチＳＷDが存在しない場合は、その有限な抵抗値
を通じてリーク電流が演算増幅器１Ａの入力側に流れ、
積分電圧に誤差を与える。
【０００５】このために、図７に示す回路ではダイオー
ドスイッチＳＷDを挿入し、積分動作中はダイオードス
イッチＳＷDの両端側の電位差をほぼ０Ｖの近辺に維持
させることにより、ダイオードスイッチＳＷDをオフの
状態に維持させ、これによりリーク電流が演算増幅器１
Ａの入力側に流れることを阻止したものである。この点
で優れた特質を具備している。
ドスイッチＳＷDを挿入し、積分動作中はダイオードス
イッチＳＷDの両端側の電位差をほぼ０Ｖの近辺に維持
させることにより、ダイオードスイッチＳＷDをオフの
状態に維持させ、これによりリーク電流が演算増幅器１
Ａの入力側に流れることを阻止したものである。この点
で優れた特質を具備している。
【０００６】
【発明が解決しようとする課題】図７に示した電流−電
圧変換装置は上述したように、優れた特質を具備してい
る半面、以下のような欠点を持っている。つまり、リセ
ット動作時はダイオードスイッチＳＷDを構成するダイ
オードＤa又はＤbの何れか一方がオンの状態になって積
分コンデンサ１Ｂに充電された電荷を放電させる。その
放電回路にはダイオードＤa又はＤbの順方向電圧降下Ｖ
Fが発生する。従って積分コンデンサ１Ｂの放電はこの
電圧降下ＶFで収束し、積分コンデンサ１Ｂにはダイオ
ードＤa又はＤbの順方向電圧ＶFが残る（図８参照）。
これが出力電圧Ｖ0に重畳してＶ0＋ＶF又はＶ0−ＶFと
して出力されてしまう欠点がある。因みにオフセット電
圧ＶFがダイオードＤa、Ｄbの順方向電圧降下であるも
のとすると、約０．６Ｖ（６００ｍＶ）となる。
圧変換装置は上述したように、優れた特質を具備してい
る半面、以下のような欠点を持っている。つまり、リセ
ット動作時はダイオードスイッチＳＷDを構成するダイ
オードＤa又はＤbの何れか一方がオンの状態になって積
分コンデンサ１Ｂに充電された電荷を放電させる。その
放電回路にはダイオードＤa又はＤbの順方向電圧降下Ｖ
Fが発生する。従って積分コンデンサ１Ｂの放電はこの
電圧降下ＶFで収束し、積分コンデンサ１Ｂにはダイオ
ードＤa又はＤbの順方向電圧ＶFが残る（図８参照）。
これが出力電圧Ｖ0に重畳してＶ0＋ＶF又はＶ0−ＶFと
して出力されてしまう欠点がある。因みにオフセット電
圧ＶFがダイオードＤa、Ｄbの順方向電圧降下であるも
のとすると、約０．６Ｖ（６００ｍＶ）となる。
【０００７】従って、図７に示した電流−電圧変換装置
を実用するには出力電圧Ｖ0に重畳するオフセット電圧
±ＶFを除去するためのオフセット除去回路を別途用意
する必要がある。この発明の目的はリセット動作後に、
出力電圧Ｖ0に重畳するオフセット電圧ＶFを小さくする
ことができる電流−電圧変換装置を提供しようとするも
のである。
を実用するには出力電圧Ｖ0に重畳するオフセット電圧
±ＶFを除去するためのオフセット除去回路を別途用意
する必要がある。この発明の目的はリセット動作後に、
出力電圧Ｖ0に重畳するオフセット電圧ＶFを小さくする
ことができる電流−電圧変換装置を提供しようとするも
のである。
【０００８】
【課題を解決するための手段】この発明の請求項１で
は、演算増幅器と、この演算増幅器の入力端子との間に
接続した積分コンデンサとによって積分回路を構成し、
この積分回路により入力電流を積分コンデンサに積分
し、演算増幅器の出力端子に発生する積分電圧により入
力電流の値を電圧値に変換する電流−電圧変換装置にお
いて、積分コンデンサと演算増幅器の入力端子との接続
点側に一端が接続されたダイオードスイッチと、このダ
イオードスイッチの他端に出力端子が接続され、入力端
子が演算増幅器の出力端子側に接続された非反転型の増
幅器と、この増幅器の利得を切り替える利得切替手段
と、によって構成した電流−電圧変換装置を提案する。
は、演算増幅器と、この演算増幅器の入力端子との間に
接続した積分コンデンサとによって積分回路を構成し、
この積分回路により入力電流を積分コンデンサに積分
し、演算増幅器の出力端子に発生する積分電圧により入
力電流の値を電圧値に変換する電流−電圧変換装置にお
いて、積分コンデンサと演算増幅器の入力端子との接続
点側に一端が接続されたダイオードスイッチと、このダ
イオードスイッチの他端に出力端子が接続され、入力端
子が演算増幅器の出力端子側に接続された非反転型の増
幅器と、この増幅器の利得を切り替える利得切替手段
と、によって構成した電流−電圧変換装置を提案する。
【０００９】この発明の請求項２では、請求項１記載の
電流−電圧変換措置の何れかにおいて、ダイオードスイ
ッチをダイオードの逆並列回路で構成した電流−電圧変
換装置。この発明の請求項３では、請求項１又は２記載
の電流−電圧変換装置の何れかにおいて、利得切替手段
は増幅器の利得を１より大きい状態と、１に近いか１よ
り小さい状態に切り替る切替手段によって構成とした電
流−電圧変換装置を提案する。
電流−電圧変換措置の何れかにおいて、ダイオードスイ
ッチをダイオードの逆並列回路で構成した電流−電圧変
換装置。この発明の請求項３では、請求項１又は２記載
の電流−電圧変換装置の何れかにおいて、利得切替手段
は増幅器の利得を１より大きい状態と、１に近いか１よ
り小さい状態に切り替る切替手段によって構成とした電
流−電圧変換装置を提案する。
【００１０】この発明の請求項４では、請求項１又は２
記載の電流−電圧変換装置において、利得切替手段は非
反転型の増幅器の入力端子を積分回路の出力端子に接続
する状態と共通電位点に接続する状態に切り替わる切替
回路で構成した電流−電圧変換装置を提案する。この発
明の請求項５では、請求項１、２、３、４記載の電流−
電圧変換装置の何れかにおいて、非反転型の増幅器とダ
イオードスイッチとの間に増幅器の利得が小の状態に設
定された場合に、ダイオードスイッチの他端側の電位を
ほぼ共通電位点の電位に維持する電圧遮断回路を介挿し
た構成とした電流−電圧変換装置を提案する。作用 この発明による電流−電圧変換装置によればダイオード
スイッチと直列に非反転型の増幅器を接続し、この直列
回路を積分コンデンサに対して並列接続し、増幅器の利
得を１より大きい状態と、１に近いか１より小さい状態
に制御する構成としたから、増幅器の利得を１より大き
い状態に制御することにより、ダイオードスイッチの他
端には積分回路の積分電圧を増幅した電圧が印加され
る。この印加電圧によりダイオードスイッチは導通状態
に制御され、この導通により積分コンデンサの充電電荷
は増幅器を通じて直ちに放電され、積分電圧はリセット
される。
記載の電流−電圧変換装置において、利得切替手段は非
反転型の増幅器の入力端子を積分回路の出力端子に接続
する状態と共通電位点に接続する状態に切り替わる切替
回路で構成した電流−電圧変換装置を提案する。この発
明の請求項５では、請求項１、２、３、４記載の電流−
電圧変換装置の何れかにおいて、非反転型の増幅器とダ
イオードスイッチとの間に増幅器の利得が小の状態に設
定された場合に、ダイオードスイッチの他端側の電位を
ほぼ共通電位点の電位に維持する電圧遮断回路を介挿し
た構成とした電流−電圧変換装置を提案する。作用 この発明による電流−電圧変換装置によればダイオード
スイッチと直列に非反転型の増幅器を接続し、この直列
回路を積分コンデンサに対して並列接続し、増幅器の利
得を１より大きい状態と、１に近いか１より小さい状態
に制御する構成としたから、増幅器の利得を１より大き
い状態に制御することにより、ダイオードスイッチの他
端には積分回路の積分電圧を増幅した電圧が印加され
る。この印加電圧によりダイオードスイッチは導通状態
に制御され、この導通により積分コンデンサの充電電荷
は増幅器を通じて直ちに放電され、積分電圧はリセット
される。
【００１１】ここで、積分回路の出力電圧Ｖ0はリセッ
ト回路を構成する増幅器の利得が１より大の状態に設定
されている場合にはこの増幅器で増幅されて積分回路を
構成する演算増幅器の入力側に負帰還される。この負帰
還により積分回路の出力電圧Ｖ0はリセット回路を構成
する増幅器の出力電圧の変化とは逆向きに変化するか
ら、終局的には積分回路の出力電圧Ｖ0は積分回路１を
構成する演算増幅器１Ａ入力点の電位（０Ｖ）に収束
し、リセット時に積分回路の出力電圧Ｖ0に重畳して発
生するオフセット電圧は除去される。
ト回路を構成する増幅器の利得が１より大の状態に設定
されている場合にはこの増幅器で増幅されて積分回路を
構成する演算増幅器の入力側に負帰還される。この負帰
還により積分回路の出力電圧Ｖ0はリセット回路を構成
する増幅器の出力電圧の変化とは逆向きに変化するか
ら、終局的には積分回路の出力電圧Ｖ0は積分回路１を
構成する演算増幅器１Ａ入力点の電位（０Ｖ）に収束
し、リセット時に積分回路の出力電圧Ｖ0に重畳して発
生するオフセット電圧は除去される。
【００１２】一方、可変利得増幅器の利得を１に近いか
１より小さい状態に絞った場合には、リセット回路側の
増幅器の出力電圧は微小値に低下する。この結果、ダイ
オードスイッチはオフの状態とされ、このオフ動作によ
りリセット回路から積分回路に流入するリーク電流の値
を小さく絞った状態で積分回路は積分動作を開始する。
１より小さい状態に絞った場合には、リセット回路側の
増幅器の出力電圧は微小値に低下する。この結果、ダイ
オードスイッチはオフの状態とされ、このオフ動作によ
りリセット回路から積分回路に流入するリーク電流の値
を小さく絞った状態で積分回路は積分動作を開始する。
【００１３】
【発明の実施の形態】図１にこの発明による電流−電圧
変換装置の一実施例を示す。図１において、図７と対応
する部分には同一符号を付して示す。この発明ではダイ
オードスイッチＳＷDと増幅器２Ｃとの直列回路と、こ
の増幅器２Ｃの利得を１より大の状態と１に近いか１よ
り小の状態に切り替る利得切替手段２Ｄとによってリセ
ット回路２を構成した点を特徴とするものである。つま
り、ダイオードスイッチＳＷDの一端は積分回路１を構
成する演算増幅器１Ａの反転入力端子に接続し、他端は
非反転型の増幅器２Ｃの出力端子に接続する。増幅器２
Ｃの入力端子は積分回路１の出力端子に接続する。増幅
器２Ｃは利得切替手段２Ｄによって利得が１より大きい
状態と利得が１に近いか１より小さい状態に切替制御す
る。
変換装置の一実施例を示す。図１において、図７と対応
する部分には同一符号を付して示す。この発明ではダイ
オードスイッチＳＷDと増幅器２Ｃとの直列回路と、こ
の増幅器２Ｃの利得を１より大の状態と１に近いか１よ
り小の状態に切り替る利得切替手段２Ｄとによってリセ
ット回路２を構成した点を特徴とするものである。つま
り、ダイオードスイッチＳＷDの一端は積分回路１を構
成する演算増幅器１Ａの反転入力端子に接続し、他端は
非反転型の増幅器２Ｃの出力端子に接続する。増幅器２
Ｃの入力端子は積分回路１の出力端子に接続する。増幅
器２Ｃは利得切替手段２Ｄによって利得が１より大きい
状態と利得が１に近いか１より小さい状態に切替制御す
る。
【００１４】このリセット回路２の構成において、増幅
器２Ｃの利得をＧ、増幅器２Ｃの出力電圧をＶｂ、積分
回路１の出力電圧をＶ0とした場合、 Ｖ0＝Ｖｂ／Ｇ である。ダイオードスイッチＳＷDを構成するダイオー
ドＤa、Ｄbの順方向電圧をＶFとすると、積分回路１の
出力電圧Ｖ0の出力電圧の範囲は −ＶF／Ｇ≦Ｖ0≦ＶF／Ｇ ……（１） となる。
器２Ｃの利得をＧ、増幅器２Ｃの出力電圧をＶｂ、積分
回路１の出力電圧をＶ0とした場合、 Ｖ0＝Ｖｂ／Ｇ である。ダイオードスイッチＳＷDを構成するダイオー
ドＤa、Ｄbの順方向電圧をＶFとすると、積分回路１の
出力電圧Ｖ0の出力電圧の範囲は −ＶF／Ｇ≦Ｖ0≦ＶF／Ｇ ……（１） となる。
【００１５】例えばＶF＝Ｏ．６Ｖのとき、増幅器２Ｃ
の利得Ｇが１より大きい、例えばＧ＝１００とすると、
積分回路１の出力電圧Ｖ0の出力範囲は −６ｍＶ≦Ｖ0≦６ｍＶ となる。すなわち、この場合にはＶ0≒０Ｖであり、オ
フセット電圧の発生が極めて少ないリセット状態を得る
ことができる。一方、増幅器２Ｃの利得Ｇを１より小さ
い、例えば１／１０００とすると、積分回路１の出力電
圧Ｖ0の出力範囲は（１）式により、 −６００Ｖ≦Ｖ0≦６００Ｖ となる。
の利得Ｇが１より大きい、例えばＧ＝１００とすると、
積分回路１の出力電圧Ｖ0の出力範囲は −６ｍＶ≦Ｖ0≦６ｍＶ となる。すなわち、この場合にはＶ0≒０Ｖであり、オ
フセット電圧の発生が極めて少ないリセット状態を得る
ことができる。一方、増幅器２Ｃの利得Ｇを１より小さ
い、例えば１／１０００とすると、積分回路１の出力電
圧Ｖ0の出力範囲は（１）式により、 −６００Ｖ≦Ｖ0≦６００Ｖ となる。
【００１６】積分回路１を構成する演算増幅器１Ａの出
力可能な電圧範囲が±１２Ｖであれば増幅器２Ｃの出力
電圧Ｖｂの出力電圧の範囲は −１２ｍＶ≦Ｖｂ≦１２ｍＶ 以内である。増幅器２Ｃの出力電圧Ｖｂの出力範囲が±
１２ｍＶであるならばダイオードスイッチＳＷDを構成
するダイオードＤaとＤbはオフ状態を維持し、積分回路
１は Ｖ0＝−（ｉｘ／Ｃ１）ｔ ……（２） で積分動作を実行する。
力可能な電圧範囲が±１２Ｖであれば増幅器２Ｃの出力
電圧Ｖｂの出力電圧の範囲は −１２ｍＶ≦Ｖｂ≦１２ｍＶ 以内である。増幅器２Ｃの出力電圧Ｖｂの出力範囲が±
１２ｍＶであるならばダイオードスイッチＳＷDを構成
するダイオードＤaとＤbはオフ状態を維持し、積分回路
１は Ｖ0＝−（ｉｘ／Ｃ１）ｔ ……（２） で積分動作を実行する。
【００１７】この積分動作中、ダイオードスイッチＳＷ
Dを構成するダイオードＤaとＤbには上記したようにＶ
ｂ＝±１２ｍＶ程度の微小電圧しか印加されないから、
これらのダイオードＤaとＤbは完全にオフの状態を維持
し、リーク電流は充分小さい値に抑えられる。従って積
分電圧にリーク電流の影響が混入する恐れはなく、積分
電圧の信頼性を向上することができる。図２はこの発明
による電流−電圧変換装置の具体的な実施例を示す。こ
の実施例ではリセット回路２を構成する増幅器２Ｃの利
得を切り替える利得切替手段２Ｄを具体化した実施例を
示す。図２に示すスイッチＳ１、Ｓ２、Ｓ３は例えばＦ
ＥＴのような半導体スイッチによって構成される。
Dを構成するダイオードＤaとＤbには上記したようにＶ
ｂ＝±１２ｍＶ程度の微小電圧しか印加されないから、
これらのダイオードＤaとＤbは完全にオフの状態を維持
し、リーク電流は充分小さい値に抑えられる。従って積
分電圧にリーク電流の影響が混入する恐れはなく、積分
電圧の信頼性を向上することができる。図２はこの発明
による電流−電圧変換装置の具体的な実施例を示す。こ
の実施例ではリセット回路２を構成する増幅器２Ｃの利
得を切り替える利得切替手段２Ｄを具体化した実施例を
示す。図２に示すスイッチＳ１、Ｓ２、Ｓ３は例えばＦ
ＥＴのような半導体スイッチによって構成される。
【００１８】この実施例において、スイッチＳ１、Ｓ３
をオフ、Ｓ２をオンの状態に設定すると増幅器２Ｃの利
得Ｇ１はＧ１＝１、抵抗器Ｒ３とＲ４の抵抗値ｒ３、ｒ
４で決定される利得Ｇ２はＧ２＝ｒ４（ｒ３＋ｒ４）と
なる。Ｇ２＝１／１０００となるように抵抗器Ｒ３とＲ
４の抵抗値ｒ３、ｒ４を選び、更にダイオードスイッチ
ＳＷDの各ダイオードＤa、Ｄbの順方向電圧をＶFとする
と、積分回路１の出力電圧Ｖ0の電圧出力範囲は、 −６００Ｖ≦Ｖ0≦６００Ｖ 演算増幅器１Ａの出力可能な電圧範囲を±１２Ｖとする
と、増幅器２Ｃが出力する電圧範囲Ｖｂは、 −１２ｍＶ≦Ｖｂ≦１２ｍＶ となる。
をオフ、Ｓ２をオンの状態に設定すると増幅器２Ｃの利
得Ｇ１はＧ１＝１、抵抗器Ｒ３とＲ４の抵抗値ｒ３、ｒ
４で決定される利得Ｇ２はＧ２＝ｒ４（ｒ３＋ｒ４）と
なる。Ｇ２＝１／１０００となるように抵抗器Ｒ３とＲ
４の抵抗値ｒ３、ｒ４を選び、更にダイオードスイッチ
ＳＷDの各ダイオードＤa、Ｄbの順方向電圧をＶFとする
と、積分回路１の出力電圧Ｖ0の電圧出力範囲は、 −６００Ｖ≦Ｖ0≦６００Ｖ 演算増幅器１Ａの出力可能な電圧範囲を±１２Ｖとする
と、増幅器２Ｃが出力する電圧範囲Ｖｂは、 −１２ｍＶ≦Ｖｂ≦１２ｍＶ となる。
【００１９】この状態では、ダイオードスイッチＳＷD
を構成するダイオードＤaとＤbはオフ状態を維持し、こ
の結果として積分回路１の出力電圧Ｖ0は、 Ｖ0＝−（ｉｘ／Ｃ１）Ｔ Ｃ１は積分コンデンサ１Ｂの容量 Ｔは積分時間 となり、積分動作を実行する。一方、スイッチＳ１、Ｓ
３をオン、Ｓ２をオフの状態に設定した場合には、増幅
器２Ｃの利得Ｇ１はＧ１＝（１＋ｒ１／ｒ２），Ｇ２＝
１となる。ここで、リセット回路２の全体の利得をＧと
すると、Ｇ＝Ｇ１・Ｇ２となる。
を構成するダイオードＤaとＤbはオフ状態を維持し、こ
の結果として積分回路１の出力電圧Ｖ0は、 Ｖ0＝−（ｉｘ／Ｃ１）Ｔ Ｃ１は積分コンデンサ１Ｂの容量 Ｔは積分時間 となり、積分動作を実行する。一方、スイッチＳ１、Ｓ
３をオン、Ｓ２をオフの状態に設定した場合には、増幅
器２Ｃの利得Ｇ１はＧ１＝（１＋ｒ１／ｒ２），Ｇ２＝
１となる。ここで、リセット回路２の全体の利得をＧと
すると、Ｇ＝Ｇ１・Ｇ２となる。
【００２０】Ｇ１＝１００となるように抵抗器Ｒ１とＲ
２の抵抗値ｒ１とｒ２を選定し、更にダイオードスイッ
チＳＷDを構成するダイオードＤa、Ｄbの順方向電圧降
下をＶF＝０．６Ｖとすると、積分回路１の出力電圧Ｖ0
の出力電圧の範囲は、 −６ｍＶ≦Ｖ0≦６ｍＶ となる。この状態で増幅器２Ｃの出力電圧Ｖｂは −０．６Ｖ≦Ｖｂ≦０．６Ｖ を出力するから、ダイオードスイッチＳＷDを構成する
ダイオードＤa又はＤbの何れか一方がオンの状態に制御
され、このオンの状態に制御されたダイオードＤ a又は
Ｄbを通じて積分コンデンサ１Ｂに充電された電荷は放
電されリセットされる。このとき出力電圧Ｖ0に残る電
圧は上記した−６ｍＶ≦Ｖ0≦６ｍＶであり、従来の残
留電圧０．６Ｖ（６００ｍＶ）と比較して充分小さい値
になる。
２の抵抗値ｒ１とｒ２を選定し、更にダイオードスイッ
チＳＷDを構成するダイオードＤa、Ｄbの順方向電圧降
下をＶF＝０．６Ｖとすると、積分回路１の出力電圧Ｖ0
の出力電圧の範囲は、 −６ｍＶ≦Ｖ0≦６ｍＶ となる。この状態で増幅器２Ｃの出力電圧Ｖｂは −０．６Ｖ≦Ｖｂ≦０．６Ｖ を出力するから、ダイオードスイッチＳＷDを構成する
ダイオードＤa又はＤbの何れか一方がオンの状態に制御
され、このオンの状態に制御されたダイオードＤ a又は
Ｄbを通じて積分コンデンサ１Ｂに充電された電荷は放
電されリセットされる。このとき出力電圧Ｖ0に残る電
圧は上記した−６ｍＶ≦Ｖ0≦６ｍＶであり、従来の残
留電圧０．６Ｖ（６００ｍＶ）と比較して充分小さい値
になる。
【００２１】図３はこの発明の更に他の実施例を示す。
この実施例ではダイオードスイッチＳＷDと増幅器２Ｃ
の出力端子との間に電圧遮断回路２Ｅを介挿し、積分動
作時に、この電圧手段回路２Ｅを遮断状態に維持するこ
とにより、ダイオードスイッチＳＷDに印加される電圧
Ｖｂを共通電位点の電圧Ｖｂ＝０Ｖに維持させ、これに
より積分動作時にダイオードスイッチＳＷDをほぼ完全
にオフの状態に制御して洩れ電流の発生を極力小さい値
に抑えることができるように構成した実施例を示す。
この実施例ではダイオードスイッチＳＷDと増幅器２Ｃ
の出力端子との間に電圧遮断回路２Ｅを介挿し、積分動
作時に、この電圧手段回路２Ｅを遮断状態に維持するこ
とにより、ダイオードスイッチＳＷDに印加される電圧
Ｖｂを共通電位点の電圧Ｖｂ＝０Ｖに維持させ、これに
より積分動作時にダイオードスイッチＳＷDをほぼ完全
にオフの状態に制御して洩れ電流の発生を極力小さい値
に抑えることができるように構成した実施例を示す。
【００２２】電圧遮断回路２Ｅとしてはこの例ではダイ
オードＤ３と、Ｄ４を逆並列接続して構成したダイオー
ドスイッチＳＷEと、これらダイオードスイッチＳＷDと
ＳＷ Eとの接続点Ｅと共通電位点との間に接続した抵抗
器Ｒ５とによって構成することができる。接続点Ｅの電
圧をＶｂ、増幅器２Ｃの出力電圧をＶｃ、ダイオードＤ
a、ＤbとＤ３、Ｄ４の各順方向電圧をＶF、増幅器２Ｃ
の利得をＧとすると、積分回路１の出力電圧Ｖ0は Ｖ0＝Ｖｃ／Ｇ ……（３） この出力電圧Ｖ0の出力範囲は −２ＶF／Ｇ≦Ｖ0≦２ＶF／Ｇ 積分モードにおける増幅器２Ｃの出力電圧Ｖｃが２ＶF
以下であれば、ダイオードスイッチＳＷD及びＳＷEは共
にオフ状態となり、接続点Ｅの電圧ＶｂはＶｂ＝０とな
り、リーク電流を著しく低減することができる。この結
果として積分電圧Ｖ0の信頼性を向上することができ
る。
オードＤ３と、Ｄ４を逆並列接続して構成したダイオー
ドスイッチＳＷEと、これらダイオードスイッチＳＷDと
ＳＷ Eとの接続点Ｅと共通電位点との間に接続した抵抗
器Ｒ５とによって構成することができる。接続点Ｅの電
圧をＶｂ、増幅器２Ｃの出力電圧をＶｃ、ダイオードＤ
a、ＤbとＤ３、Ｄ４の各順方向電圧をＶF、増幅器２Ｃ
の利得をＧとすると、積分回路１の出力電圧Ｖ0は Ｖ0＝Ｖｃ／Ｇ ……（３） この出力電圧Ｖ0の出力範囲は −２ＶF／Ｇ≦Ｖ0≦２ＶF／Ｇ 積分モードにおける増幅器２Ｃの出力電圧Ｖｃが２ＶF
以下であれば、ダイオードスイッチＳＷD及びＳＷEは共
にオフ状態となり、接続点Ｅの電圧ＶｂはＶｂ＝０とな
り、リーク電流を著しく低減することができる。この結
果として積分電圧Ｖ0の信頼性を向上することができ
る。
【００２３】図４は図３に示した実施例の変形実施例を
示す。この実施例では図３に示したダイオードスイッチ
ＳＷEを定電圧ダイオードＤ５、Ｄ６の直列回路で構成
した場合を示す。定電圧ダイオードＤ５、Ｄ６で発生す
る電圧をＶZとすると、積分回路１の出力電圧Ｖ0の出力
可能な電圧範囲は −（ＶF＋ＶZ）／Ｇ≦Ｖ0≦（ＶF＋ＶZ）／Ｇ ……（４） となり、定電圧ダイオードＤ５、Ｄ６で発生する電圧Ｖ
Zの分だけ積分回路１の出力の電圧範囲を広げることが
できる。
示す。この実施例では図３に示したダイオードスイッチ
ＳＷEを定電圧ダイオードＤ５、Ｄ６の直列回路で構成
した場合を示す。定電圧ダイオードＤ５、Ｄ６で発生す
る電圧をＶZとすると、積分回路１の出力電圧Ｖ0の出力
可能な電圧範囲は −（ＶF＋ＶZ）／Ｇ≦Ｖ0≦（ＶF＋ＶZ）／Ｇ ……（４） となり、定電圧ダイオードＤ５、Ｄ６で発生する電圧Ｖ
Zの分だけ積分回路１の出力の電圧範囲を広げることが
できる。
【００２４】つまり、積分回路１の出力電圧の範囲を広
げたい場合に適用して好適である。また、この実施例に
よれば出力電圧Ｖ0の範囲が広く大きい電圧を出力する
から、増幅器２Ｃの利得Ｇを１より充分小さい、例えば
１／１０００程度に設定しなくても積分動作を実行する
ことができる。つまり、増幅器２Ｃの利得Ｇの切り替え
を例えばＧ＝１と１００に切り替えれば積分モードとリ
セットモードに切り替ることができる。増幅器２Ｃとし
ては非反転増幅器が用いられる。非反転型増幅器の利得
Ｇを１以下の値に設定するには図２に示したスイッチＳ
１、Ｓ２の回路構造が必要になるため、部品数が多くな
り、コストが掛かることになるが、非反転型増幅器の利
得を１に設定するには、例えば図５に示すようにスイッ
チＳ１により増幅器２Ｃの反転入力端子と出力端子間を
直結すれば済むため、コストを掛けずに増幅器２Ｃの利
得切替手段２Ｄを構成することができる。
げたい場合に適用して好適である。また、この実施例に
よれば出力電圧Ｖ0の範囲が広く大きい電圧を出力する
から、増幅器２Ｃの利得Ｇを１より充分小さい、例えば
１／１０００程度に設定しなくても積分動作を実行する
ことができる。つまり、増幅器２Ｃの利得Ｇの切り替え
を例えばＧ＝１と１００に切り替えれば積分モードとリ
セットモードに切り替ることができる。増幅器２Ｃとし
ては非反転増幅器が用いられる。非反転型増幅器の利得
Ｇを１以下の値に設定するには図２に示したスイッチＳ
１、Ｓ２の回路構造が必要になるため、部品数が多くな
り、コストが掛かることになるが、非反転型増幅器の利
得を１に設定するには、例えば図５に示すようにスイッ
チＳ１により増幅器２Ｃの反転入力端子と出力端子間を
直結すれば済むため、コストを掛けずに増幅器２Ｃの利
得切替手段２Ｄを構成することができる。
【００２５】図６はこの発明の更に他の実施例を示す。
この実施例では積分モードでは増幅器２Ｃの入力端子を
積分回路１の出力端子から切り離し、スイッチＳ２をオ
ンに設定して増幅器２Ｃの利得を０に設定し、リセット
時はスイッチＳ２をオフ、スイッチＳ１をオンに制御し
て積分回路１の出力電圧Ｖ0を増幅器２Ｃに入力し、こ
れを増幅してダイオードスイッチＳＷDに印加し、ダイ
オードスイッチＳＷDをオンの状態に制御して積分コン
デンサ１Ｂに充電された電荷を放電させる構成とした場
合を示す。この場合の利得ＧはＧ＝０の状態と、Ｇ＝
（ｒ１＋ｒ２）／ｒ２の状態に切り替えられる。
この実施例では積分モードでは増幅器２Ｃの入力端子を
積分回路１の出力端子から切り離し、スイッチＳ２をオ
ンに設定して増幅器２Ｃの利得を０に設定し、リセット
時はスイッチＳ２をオフ、スイッチＳ１をオンに制御し
て積分回路１の出力電圧Ｖ0を増幅器２Ｃに入力し、こ
れを増幅してダイオードスイッチＳＷDに印加し、ダイ
オードスイッチＳＷDをオンの状態に制御して積分コン
デンサ１Ｂに充電された電荷を放電させる構成とした場
合を示す。この場合の利得ＧはＧ＝０の状態と、Ｇ＝
（ｒ１＋ｒ２）／ｒ２の状態に切り替えられる。
【００２６】また、この図６に示した実施例によれば積
分モードでは増幅器２Ｃの入力端子は共通電位点に接続
され、その出力電圧Ｖｂも共通電位に維持されるから、
図３、図４、図５に示した電圧遮断回路２Ｅを接続しな
くてもダイオードスイッチＳＷDを完全にオフの状態に
維持することができる。従って、図６に示すように電圧
遮断回路２Ｅを省略することができる。
分モードでは増幅器２Ｃの入力端子は共通電位点に接続
され、その出力電圧Ｖｂも共通電位に維持されるから、
図３、図４、図５に示した電圧遮断回路２Ｅを接続しな
くてもダイオードスイッチＳＷDを完全にオフの状態に
維持することができる。従って、図６に示すように電圧
遮断回路２Ｅを省略することができる。
【００２７】
【発明の効果】以上説明したように、この発明によれば
リセット時に積分回路１の出力電圧Ｖ 0に重畳するオフ
セット電圧を高々±６ｍＶ程度に低減することができ
る。このオフセット電圧の値は従来の０．６Ｖ（６００
ｍＶ）と比較して充分小さく、後段にオフセット電圧除
去回路を設ける必要はない。また、この発明によれば、
リセット時に発生するオフセット電圧の値が小さいこと
に加えて、積分時に発生するリーク電流の値も小さくで
きるため、この点でも積分電圧の信頼性を高めることが
できる利点も得られ、電流値の測定精度を向上できる利
点も得られる。
リセット時に積分回路１の出力電圧Ｖ 0に重畳するオフ
セット電圧を高々±６ｍＶ程度に低減することができ
る。このオフセット電圧の値は従来の０．６Ｖ（６００
ｍＶ）と比較して充分小さく、後段にオフセット電圧除
去回路を設ける必要はない。また、この発明によれば、
リセット時に発生するオフセット電圧の値が小さいこと
に加えて、積分時に発生するリーク電流の値も小さくで
きるため、この点でも積分電圧の信頼性を高めることが
できる利点も得られ、電流値の測定精度を向上できる利
点も得られる。
【図１】この発明による電流−電圧変換装置の一実施例
を説明するための接続図。
を説明するための接続図。
【図２】この発明による電流−電圧変換装置の変形実施
例を説明するための接続図。
例を説明するための接続図。
【図３】この発明による電流−電圧変換装置の変形実施
例を説明するための接続図。
例を説明するための接続図。
【図４】この発明による電流−電圧変換装置の更に他の
変形実施例を説明するための接続図。
変形実施例を説明するための接続図。
【図５】この発明による電流−電圧変換装置の更に他の
実施例を説明するための接続図。
実施例を説明するための接続図。
【図６】この発明による電流−電圧変換装置の更に他の
実施例を説明するための接続図。
実施例を説明するための接続図。
【図７】従来の技術を説明するための接続図。
【図８】図７の動作を説明するための波形図。
１ 積分回路 １Ａ 演算増幅器 １Ｂ 積分コンデンサ ２ リセット回路 ２Ｃ 非反転型の増幅器 ２Ｄ 利得切替手段 ＳＷD、ＳＷE ダイオードスイッチ ２Ｅ 電圧遮断回路 Ｖ0 出力電圧
Claims (5)
- 【請求項１】 Ａ．演算増幅器と、この演算増幅器の入
力端子と出力端子との間に接続した積分コンデンサとに
よって積分回路を構成し、この積分回路により入力電流
を積分コンデンサに積分し、上記演算増幅器の出力端子
に発生する積分電圧により上記入力電流の値を電圧値に
変換する電流−電圧変換装置において、 Ｂ．上記積分コンデンサと上記演算増幅器の入力端子と
の接続点側に一端が接続されたダイオードスイッチと、 Ｃ．このダイオードスイッチの他端に出力端子が接続さ
れ、入力端子が上記演算増幅器の出力端子側に接続され
た非反転型の増幅器と、 Ｄ．この増幅器の利得を切り替える利得切替手段と、 によって構成した電流−電圧変換装置。 - 【請求項２】 請求項１記載の電流−電圧変換装置にお
いて、上記ダイオードスイッチをダイオードの逆並列回
路で構成したことを特徴とする電流−電圧変換装置。 - 【請求項３】 請求項１又は２記載の電流−電圧変換装
置の何れかにおいて、上記利得切替手段は上記増幅器の
利得を１より大きい状態と、１に近いか１より小さい状
態に切り替る切替手段によって構成したことを特徴とす
る電流−電圧変換装置。 - 【請求項４】 請求項１又は２記載の電流−電圧変換装
置の何れかにおいて、上記利得切替手段は上記非反転型
の増幅器の入力端子を積分回路の出力端子に接続する状
態と共通電位点に接続する状態に切り替える切替回路で
構成したことを特徴とする電流−電圧変換装置。 - 【請求項５】 請求項１、２、３、４記載の電流−電圧
変換装置の何れかにおいて、上記非反転型の増幅器と上
記ダイオードスイッチとの間に上記増幅器の利得が小の
状態に設定された場合に、上記ダイオードスイッチの他
端側の電位をほぼ共通電位点の電位に維持する電圧遮断
回路を介挿した構成としたことを特徴とする電流−電圧
変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001016703A JP3705422B2 (ja) | 2001-01-25 | 2001-01-25 | 電流−電圧変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001016703A JP3705422B2 (ja) | 2001-01-25 | 2001-01-25 | 電流−電圧変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002221541A true JP2002221541A (ja) | 2002-08-09 |
| JP3705422B2 JP3705422B2 (ja) | 2005-10-12 |
Family
ID=18883020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001016703A Expired - Fee Related JP3705422B2 (ja) | 2001-01-25 | 2001-01-25 | 電流−電圧変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3705422B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014033315A (ja) * | 2012-08-02 | 2014-02-20 | Horiba Ltd | 増幅器及び放射線検出器 |
| JP2019080179A (ja) * | 2017-10-25 | 2019-05-23 | ローム株式会社 | 積分回路 |
-
2001
- 2001-01-25 JP JP2001016703A patent/JP3705422B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014033315A (ja) * | 2012-08-02 | 2014-02-20 | Horiba Ltd | 増幅器及び放射線検出器 |
| US9411054B2 (en) | 2012-08-02 | 2016-08-09 | Horiba, Ltd. | Amplifier and radiation detector |
| JP2019080179A (ja) * | 2017-10-25 | 2019-05-23 | ローム株式会社 | 積分回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3705422B2 (ja) | 2005-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10826523B2 (en) | Analog-to-digital converter, measurement arrangement and method for analog-to-digital conversion | |
| US20080122457A1 (en) | Capacitance difference detecting circuit | |
| JP4478033B2 (ja) | 電圧印加電流測定装置及びそれに使用されるスイッチ付き電流バッファ | |
| JP2010085384A5 (ja) | ||
| JPH11133068A (ja) | 電圧電流特性測定装置 | |
| US6957278B1 (en) | Reference -switch hysteresis for comparator applications | |
| CN116388763B (zh) | 一种兼容电压/电流输出的dac | |
| JPH0595237A (ja) | 電荷増幅器回路 | |
| JP3628948B2 (ja) | 電流／電圧変換回路 | |
| JP2002257869A (ja) | 電流検出回路 | |
| JP2002221541A (ja) | 電流−電圧変換装置 | |
| JP4451415B2 (ja) | 電流／電圧変換回路 | |
| JPH06103328B2 (ja) | 比率測定回路及び装置 | |
| JPH06232706A (ja) | 比較器 | |
| JP2005172796A (ja) | 電流−電圧変換回路 | |
| JP4184245B2 (ja) | 電流／電圧変換回路 | |
| JPH11234055A (ja) | 非線形増幅器 | |
| CN114518486A (zh) | 一种输入失调电压的测量方法及电路 | |
| JP3705423B2 (ja) | 電流−電圧変換回路 | |
| JP4705724B2 (ja) | オートゼロ補正回路 | |
| JP4250984B2 (ja) | 電流検出回路 | |
| US11316528B2 (en) | PWM DAC with improved linearity and insensitivity to switch resistance | |
| JPH0637452Y2 (ja) | 電流−電圧変換器の入力保護回路 | |
| JPH02228217A (ja) | 突入電流制御回路 | |
| JP3209181B2 (ja) | 緩オン／オフ信号発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040115 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050609 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050628 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050720 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050720 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080805 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090805 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |