JPH06103328B2

JPH06103328B2 - 比率測定回路及び装置

Info

Publication number: JPH06103328B2
Application number: JP2276113A
Authority: JP
Inventors: ジヨナサン・ジエイ・パール
Original assignee: ジヨン・フルーク・マニフアクチヤリング・カンパニー・インコーポレイテツド
Priority date: 1989-11-01
Filing date: 1990-10-15
Publication date: 1994-12-14
Anticipated expiration: 2009-12-14
Also published as: EP0426297A2; KR910010195A; US5028874A; KR0161274B1; EP0426297A3; EP0426297B1; CN1018484B; CN1051426A; DE69014831T2; JPH03209176A; DE69014831D1

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、測定回路、特に、二重スロープ・アナログ・
デジタル変換器を具えた比率測定回路及び装置に関す
る。

［従来の技術］比率計（ratiometoric）技術を用いて、抵抗値及びコン
ダクタンスなどの電子回路パラメータを測定することは
周知である。多くの比率測定回路は、二重スロープ・ア
ナログ・デジタル（A/D）変換器を用いて、未知のパラ
メータ値を測定している。これらA/D変換器は、比率測
定回路に用いる際、比率計変換器と一般に呼ばれてい
る。比率計変換器は、消費電力が比較的小さいので、ポ
ータブル測定装置の如きバッテリを電源とする装置に広
く利用されている。

多くの場合、非測定回路パラメータの測定環境は、電話
線の如く「ノイズの多い」環境である。例えば、これら
環境では、ノイズは、漏れ電流及び／又は交流干渉とし
て存在する。周知の如く、ノイズにより、測定装置の精
度が減少する。実際にも、比率測定装置の精度は、少な
くとも部分的には、比率測定回路のノイズ除去能力によ
り決まる。すなわち、比率測定回路の信号対ノイズ比
（S/N比）がよければ、ある程度は、測定装置の精度も
よくなる。

従来の比率測定回路によりノイズ除去特性を改善する１
つの方法では、例えば、±３ボルトの低電源電圧及び１
ボルトの基準電圧の代わりに、±15ボルトの電源電圧及
び10ボルトの基準電圧で、比率測定回路を動作させる。

［発明が解決しようとする課題］しかし、基準電圧を高くすると、ダイナミック・レンジ
の広い比率計変換器を用いる必要がある。残念なこと
に、広いダイナミック・レンジは、比率計変換器の消費
電力を増やす。このことは、ポータブル測定装置に用い
るバッテリ駆動の回路にとって非常に望ましくない。

よって、ノイズ除去特性を改善し、大電力を消費するこ
となく、この改善されたノイズ除去特性を達成できる比
率測定回路が必要とされている。さらに、測定回路全体
をポータブル測定装置に簡単に納められるようにするた
め、最少の数の素子を新たに付加するだけで、ノイズ除
去特性を改善する必要がある。

したがって、本発明の目的は、これらの課題を達成でき
る比率測定回路及び装置の提供にある。

［課題を解決するための手段及び作用］本発明によれば、ノイズ除去特性の改善された比率測定
回路が得られる。二重スロープA/D変換器（即ち、比率
計変換器）は、低い電源電圧及び低い基準電圧で動作
し、未知の値の第１パラメータに関連した第１電圧に応
答して、この第１パラメータの未知の値を表す出力を発
生する。ノイズ除去回路を比率計変換器及び第１パラメ
ータに関連させる。このノイズ除去回路は、低電源電圧
に関連した高電源電圧で動作する。また、このノイズ除
去回路は、低い基準電圧に比例し、且つこの基準電圧よ
り高い（スケール・アップした）電圧を発生すると共
に、この高くなった電圧を第１パラメータに作用させ
て、この第１パラメータのパラメータ電圧を発生させ
る。このパラメータ電圧を低下（スケール・ダウン）さ
せて、第１電圧とする。

また、本発明によれば、ノイズ除去回路は、スケール・
アップした電圧を発生する第１増幅器と、パラメータ電
圧を緩衝させる第２増幅器とを具えている。この緩衝し
たパラメータ電圧を分圧器に供給して、第１電圧を発生
する。第１増幅器の利得及び分圧器の入出力比は、反比
例する。この第１電圧を比率計変換器に供給する。比率
計変換器は、所定期間だけ一方向に第１電圧を積分し、
その後、この第１電圧の積分とは逆方向に、低基準電圧
及び第１電圧の差を積分して、前に積分した値を変化
（即ち、逆積分）させる。前に積分した値を所定値に変
化させる時間（即ち、逆積分時間）は、第１パラメータ
の未知の値に比例する。

さらに、本発明によれば、第１及び第２増幅器は、演算
増幅器である。第１演算増幅器の利得は、第１抵抗器対
で決まり、分圧器を第２抵抗器対で構成する。第１抵抗
器対の比は、第２抵抗器対の比にほぼ等しい。

また、本発明によれば、電圧乗算器（マルチプライア）
は、低電源電圧を乗算して、その結果得られる高電源電
圧をノイズ除去回路内の第１及び第２演算増幅器の電源
入力端に供給する。このノイズ除去回路のダイナミック
・レンジは、比率計変換器よりも広い。第１及び第２演
算増幅器は、比較的消費電力の低いCMOS演算増幅器であ
る。

本発明によれば、改善されたバッテリ駆動のポータブル
比率測定装置が得られる。比率計変換器に結合したノイ
ズ除去回路により、測定装置の信号対ノイズ比が良くな
る。スケール・アップした電圧を未知の値の第１パラメ
ータに作用させ、この第１パラメータのパラメータ電圧
を発生する。ノイズ除去回路は、このパラメータ電圧を
分圧し、比率計変換器に供給する第１電圧を発生する。
比率計変換器は、この第１電圧に応答して、第１パラメ
ータの値を表す出力を発生する。

また、本発明によれば、パラメータ電圧をフイルタに供
給して、ノイズ成分をろ波する。このろ波したパラメー
タ電圧をスケール・ダウンして、比率計変換器に供給す
る。よって、比率測定回路の信号対ノイズ比が更に改善
される。

上述より容易に理解できる如く、本発明は、バッテリ駆
動のポータブル測定装置に好適な比率測定回路を提供す
る。本発明の比率測定回路は、素子の数が非常の少な
く、別に必要とする消費電力が最少であるノイズ除去回
路を含んでおり、測定回路のノイズ除去特性を改善でき
る。

本発明の上述及びその他の利点は、添付図を参照した以
下の詳細説明より容易に理解できよう。

［実施例］比率測定回路は、既知のパラメータ及び未知のパラメー
タの比を求めることにより、この未知のパラメータの値
を測定する。本発明の比率測定回路に、従来の二重スロ
ープA/D変換器を用いることができる。二重スロープA/D
変換器を一般に比率計変換器と呼ぶので、本明細書で
も、以下、比率計変換器と呼ぶ。比率計変換器は、消費
電力が比較的低いので、バッテリ駆動ポータブル測定装
置のように利用可能な電力が限られた測定回路には、こ
の比率計変換器は一般的である。

簡略化した回路図である添付図は、本発明の好適な実施
例による比率測定回路を示す。この図は、特定のアプリ
ケーションとして、抵抗値が測定パラメータである比率
測定回路を示している。よって、この図では、既知のパ
ラメータは、Rrefで表す抵抗器であり、未知のパラメー
タは、Rxで表す抵抗器である。しかし、コンダクタンス
も測定できることが理解できよう。よって、本発明の比
率測定回路は、抵抗値測定に限定して構成されるもので
はない。

この測定回路は、ノイズ除去回路12に結合した従来の比
率計変換器10を具えている。このノイズ除去回路12は、
上述の如きRref及びRxにも結合している。なお、Rxは、
測定すべき未知の抵抗値である。後述より理解できる如
く、ノイズ除去回路12は、スケール・アップした電圧を
回路パラメータに作用させ、この結果の電圧をスケール
・ダウンし、このスケール・ダウンした電圧を比率計変
換器に供給することにより、比率測定回路の信号対ノイ
ズ比を改善している。その結果、測定回路のノイズ除去
特性が改善される。さらに、ノイズ除去回路12は、用い
る素子の数が非常に少なく、消費電力も少ない。これに
より、バッテリ駆動のポータブル測定装置には、最適で
ある。

この図に示すノイズ除去回路12は、２個のCMOS演算増幅
器OA1及びOA2、４個の抵抗器R1、R2、R3及びR4、電圧乗
算器14を具えている。ノイズ除去回路12の別の実施例で
は、フイルタ18を設けてもよい。このフイルタ18は、添
付図では点線で示しており、詳細は後述する。

電源16は、電圧Vccを発生する。このVcc電圧を、比率計
変換器10に供給する。従来例においては、比率計変換器
10は、Vccの値を安定化させ、低電源電圧±Ｖ′ccを発
生するので、比率計変換器10は、この±Ｖ′cc電圧で動
作する。例えば、Vccが９ボルトならば、Ｖ′cc電圧は
±３ボルトでもよい。本発明のこの好適実施例によれ
ば、電圧乗算器14は、正Ｖ′cc電圧（即ち、＋Ｖ′cc）
を乗算して、高電源電圧VAを発生する。上述の例の場
合、VAは12ボルトでもよい。このVAを演算増幅器OA1及
びOA2の正電源入力端に供給する。

基準電圧VREFを比率計変換器10の入力端の１つ及び演算
増幅器OA1の非反転入力端に供給する。好適には、VREF
の値は、例えば、１ボルトの低い値である。比率計変換
器の典型的な低電源条件により、低電源電圧及び低基準
電圧を比率計変換器10に用いる。

添付図に示し、上述した如く、VAを演算増幅器OA1及びO
A2の正電源入力端に供給する。これら演算増幅器OA1及
びOA2の負電源入力端は接地する。演算増幅器OA1の出力
端は、抵抗器R1及びRrefの一端に接続する。抵抗器R1の
他端は、抵抗器R2の一端及び演算増幅器OA1の反転入力
端に接続する。抵抗器R2の他端は、接地する。抵抗器Rr
efの他端を抵抗器Rxの一端及び演算増幅器OA2の非反転
入力端に接続する。抵抗器Rxの他端は、接地する。演算
増幅器OA2の出力端は、この増幅器OA2の反転入力端及び
抵抗器R3の一端に接続する。この抵抗器R3の他端は、抵
抗器R4の一端及び比率計変換器10の他方の入力端に接続
する。抵抗器R4の他端は、接地する。

添付図から容易に理解できるように、抵抗器R1及びR2が
演算増幅器OA1の利得を定める。同様に、抵抗器R3及びR
4は、演算増幅器OA2の出力を分圧する分圧器を構成す
る。本発明のこの好適な実施例によれば、抵抗器R1及び
R2の値の比は、抵抗器R3及びR4の値の比にほぼ等しい。
この関係の意味は、後述より明らかになろう。

ノイズ除去回路12は、次のように動作する。演算増幅器
OA1は、基準電圧RREFを増幅して、スケール・アップし
た電圧VS1を発生する。一例として、演算増幅器OA1の利
得が10になるように、抵抗器R1及びR2の値を選択する。
この例では、電圧VS1の値は、電圧VREFの値の10倍であ
る。異なる値の抵抗器R1及びR2により、異なる値の電圧
VS1が得られるのは明かである。この電圧VS1を直列接続
抵抗器Rref及びRxに供給する。なお、上述の如く、Rx
は、測定すべき未知の値である。パラメータ電圧VXが抵
抗器Rxの両端に発生する。電圧VXの値は、抵抗器Rxの値
に関連する。

演算増幅器OA2は、緩衝増幅器（バッファ）として作用
し、緩衝した電圧VXを抵抗器R3及びR4の分圧器に供給す
る。分圧された電圧は、抵抗器R3及びR4のノードに発生
する。上述の如く、抵抗器R3及びR4の値の比と抵抗器R1
及びR2の値の比とは、ほぼ等しい。よって、電圧VS1に
スケール・アップした係数と同じ係数により、スケール
・ダウンされたのが電圧VS2である。すなわち、上述の
例では、電圧VXは、係数10だけスケール・ダウンされ
て、電圧VS2になる。

従来方法では、比率計変換器10は、VS2を一方の方向に
積分した後、他方の方向に電圧VREF及びVS2の差を積分
して、前に積分した値を変化、即ち、逆積分する。前に
積分した値を所定値、例えばゼロまで変化させるのにか
かる時間を、本明細書では、逆積分時間と呼ぶ。この逆
積分時間が、抵抗器Rxの値を表す。出力信号VOUTが比率
計変換器10の出力端に発生し、この出力信号が抵抗器レ
ベルの値を表す。比率計（即ち、二重スロープA/D）変
換器の動作は、当業者に周知なので、これ以上の説明は
省略する。

電圧VS1の値は、電圧VREFの値よりも大きいので、Rref
及びRxのパラメータにより構成された回路に存在するノ
イズに対する電圧VS1の比（即ち、信号対ノイズ比）
は、電圧VREFを抵抗器Rref及びRxに直接供給した場合よ
りも、改善される。さらに、抵抗器R3及びR4は、パラメ
ータ電圧VXをスケール・ダウンするので、増幅された
（即ち、スケール・アップされた）パラメータ電圧が比
率計変換器10に供給されることはない。その代わり、ス
ケール・ダウンされたパラメータ電圧VS2が比率計変換
器10に供給される。上述の例では、ノイズを除去する測
定回路の機能が2dB改善される。よって、後述から理解
される如く、ノイズ除去回路12は、消費電力を大幅に増
加させることなく、比率測定回路のノイズ除去を改善す
る。

上述の如く、電圧乗算器14は、電圧Ｖ′CCをブートし
（上昇させ）、高電源電圧VAを発生する。よって、演算
増幅器OA1及びOA2のダイナミック・レンジは、電圧VAよ
りもわずかに狭い。一方、比率計変換器10内の演算増幅
器（図示せず）は、電圧±Ｖ′CCで動作するので、その
ダイナミック・レンジは、電圧±Ｖ′CCよりもわずかに
狭い。その結果、比率計変換器10内の演算増幅器のダイ
ナミック・レンジは、演算増幅器OA1及びOA2のダイナミ
ック・レンジよりも狭い。当業者には周知の如く、素子
の消費電力は、その素子のダイナミック・レンジに関連
する。特に、素子のダイナミック・レンジが広がると、
その素子の消費電力も増加する。よって、本発明の好適
な実施例においては、比率計変換器10の消費電力は、比
較的小さい。さらに、演算増幅器OA1及びOA2のダイナミ
ック・レンジが比率計変換器10よりも広いので、比率計
変換器10内の演算増幅器よりも消費電力が大きくても、
演算増幅器OA1及びOA2のCMOS構造により、比較的低電力
レベルで動作可能である。よって、消費電力が最少の増
加で、比率測定回路でのノイズ除去特性を改善できる。

本発明の他の実施例では、上述の如く、ノイズ・フイル
タ18をノイズ除去回路12に付加してもよい。特に、受動
型低減通過フイルタでもよいフイルタ18を抵抗器Rref及
びRxのノードと演算増幅器OA2の非反転入力端との間に
接続する。パラメータ電圧VXをフイルタ18の入力端に供
給すると、このフイルタは、電圧VXをろ波し、この電圧
VXから少なくとも部分的にノイズ成分を除去する。ろ波
された電圧Ｖ′Ｘがフイルタ18の出力端に生じ、これを
演算増幅器OA2の非反転入力端に供給する。電圧Ｖ′Ｘ
は、抵抗器R3及びR4によりスケール・ダウンされて、電
圧VS2になる。この電圧VS2を上述の如く比率計変換器10
に供給する。

本発明の更に他の実施例によれば、電圧乗算器14は２個
の電圧乗算器（図示せず）を具えている。一方の乗算器
は、正電圧（例えば、＋Ｖ′CC）を乗算し、他方の乗算
器は、負電圧（例えば、−Ｖ′CC）を乗算する。すなわ
ち、この実施例においては、電圧乗算器14が正及び負の
電源電圧、即ち、±VAを発生する。正電圧VAを演算増幅
器OA1及びOA2の正電源入力端に供給し、負電圧−VAをこ
れら演算増幅器の負電源入力端に供給する。よって、演
算増幅器OA1及びOA2のダイナミック・レンジは、±VAよ
りもわずかに狭いものになる。

あるアプリケーションでは、二重電源電圧（即ち、±V
A）を用いることにより、ノイズ除去回路12の性能が改
善される。例えば、抵抗器Rx、即ち、電圧VXが低い値
で、交流ノイズ成分の値が高ければ、演算増幅器OA2の
出力は、負に引き込まれるかもしれない。かかる状態に
おいて、演算増幅器OA2が二重電源電圧（即ち、±VA）
の代わりに単一電源電圧（即ち、VA）で動作していると
すると、演算増幅器OA2は、その出力をクリップするの
で、ノイズ除去回路12の精度が低下する。しかし、二重
電源電圧を利用することにより、ノイズ除去回路12の消
費電力が増加するが、ノイズ除去回路12の精度を改善で
きる。上述の如く、バッテリ駆動ポータブル測定装置で
は、消費電力が増加するのは望ましくない。

本発明の好適な実施例について図示し、説明したが、本
発明の要旨を逸脱することなく種々の変更が可能であ
る。例えば、電圧乗算器14をなくし、電圧Ｖ′CCと独立
した高電源電圧を演算増幅器OA1及びOA2に供給してもよ
い。また、ノイズ・フイルタを用い、二重電源電圧を利
用するならば、このフイルタは、適切に設計した能動フ
イルタでもよい。よって、本発明は、本明細書で限定的
に説明した以外にも実現することができる。

［発明の効果］上述の如く、本発明の比率測定回路及び装置によれば、
被測定パラメータがノイズの多い環境にあっても、この
被測定パラメータに与える基準電圧を上昇して、その値
を大きくすることにより、被測定パラメータから得られ
るパラメータ電圧の信号対ノイズ比を改善している。こ
のパラメータ電圧を比率計変換器に供給する前に、基準
電圧を増幅した計数で分圧するので、比率変換器に供給
されるパラメータ電圧は、基準電圧を被測定パラメータ
に直接供給したものと同じになり、測定に問題はない。
よって、ノイズ除去特性を改善できる。また、比率計変
換器は低い電圧で動作し、また、ノイズ除去回路にCMOS
演算増幅器を用いることにより、消費電力を増やすこと
なく、ノイズ除去特性を改善できる。また、最少の素子
を付加するのみで、ノイズ除去特性を改善できるので、
測定回路全体をポータブル測定装置に簡単に納めること
ができる。

【図面の簡単な説明】

添付図は、本発明の好適な実施例による比率測定回路の
簡略化した回路図である。 10:比率計変換器（二重スロープA/D変換器） 12:ノイズ除去回路 14:電圧乗算器 16:電源 18:フィルタ OA1、OA2:演算増幅器 R1、R2、R3、R4、Rref、Rx:抵抗器

Claims

【特許請求の範囲】

【請求項１】低電源電圧及び低基準電圧で動作し、第１
パラメータの未知の値に関連した第１電圧に応答して、
この第１パラメータの未知の値を表す出力を発生する二
重スロープ・アナログ・デジタル変換器と、該二重スロープ・アナログ・デジタル変換器及び上記第
１パラメータに関連し、信号対ノイズ比を改善するノイ
ズ除去回路とを具え、該ノイズ除去回路は、上記低電源電圧で動作し、上記低
基準電圧よりも高く、該低基準電圧に比例する電圧を発
生し、この電圧を上記第１パラメータに作用させ、該第
１パラメータに応じたパラメータ電圧を発生させ、この
パラメータ電圧を分圧して上記第１電圧とすることを特
徴とする比率測定回路。
【請求項２】上記ノイズ除去回路は、上記低基準電圧を
増幅し、この増幅とほぼ同じ係数で上記パラメータ電圧
を分圧することを特徴とする請求項１記載の比率測定回
路。
【請求項３】上記ノイズ除去回路は、上記二重スロープ・アナログ・デジタル変換器に結合さ
れ、上記低基準電圧を受けて上記高い電圧を発生する第
１増幅器と、上記第１パラメータに関連し、上記パラメータ電圧を受
けて、緩衝されたパラメータ電圧を発生する第２増幅器
と、上記第２増幅器及び上記二重スロープ・アナログ・デジ
タル変換器に結合され、上記緩衝されたパラメータ電圧
を分圧して上記第１電圧を発生する分圧器とを有することを特徴とする請求項２記載の比率測定回
路。
【請求項４】上記第１増幅器の利得は、第１比率の第１
抵抗器対により決まり、上記分圧器は、第２比率の第２
抵抗器対を有することを特徴とする請求項３記載の比率
測定回路。
【請求項５】上記第１抵抗器対の第１比率は、上記第２
抵抗器対の第２比率にほぼ等しいことを特徴とする請求
項４記載の比率測定回路。
【請求項６】上記第１及び第２増幅器は、演算増幅器で
あることを特徴とする請求項５記載の比率測定回路。
【請求項７】上記演算増幅器は、CMOS演算増幅器である
ことを特徴とする請求項６記載の比率測定回路。
【請求項８】上記ノイズ除去回路は、上記低電源電圧の
値を上昇させて高電源電圧を発生させると共に、この高
電源電圧を上記演算増幅器に供給する電圧手段を更に有
することを特徴とする請求項６記載の比率測定回路。
【請求項９】上記電圧手段は、上記高電源電圧を発生す
る電圧乗算器を有することを特徴とする請求項８記載の
比率測定回路。
【請求項１０】上記演算増幅器は、CMOS演算増幅器であ
ることを特徴とする請求項９記載の比率測定回路。
【請求項１１】フイルタを上記第１パラメータに関連さ
せ、上記パラメータ電圧からノイズ成分をろ波すること
を特徴とする請求項８記載の比率測定回路。
【請求項１２】電圧を未知の値の第１パラメータ及び既
知の値の第２パラメータに与え、上記第１パラメータに
より生じるパラメータ電圧を発生させ、低電源電圧及び
低基準電圧で動作する比率計変換器に上記パラメータ電
圧を供給して、上記比率計変換器が上記第１パラメータ
の未知の値を表す出力を発生することにより、電子回路
パラメータの比率測定を行うバッテリ駆動ポータブル比
率測定装置において、上記比率計変換器並びに上記第１及び第２電子回路パラ
メータに関連し、上記低基準電圧を上昇させて該低基準
電圧よりも高く該低基準電圧に比例する値の電圧を発生
し、上記上昇させた電圧を上記第１及び第２パラメータ
に与えて上記第１パラメータによる上記パラメータ電圧
を発生させ、このパラメータ電圧を分圧し、上記第１パ
ラメータの未知の値に関連した上記分圧電圧を上記比率
計変換器に供給することにより、信号対ノイズ比を改善
するノイズ除去回路を設けたことを特徴とする比率測定
装置。
【請求項１３】上記ノイズ除去回路は、上記低基準電圧
を増幅し、この増幅とほぼ同じ係数で上記パラメータ電
圧を分圧することを特徴とする請求項12記載の比率測定
装置。
【請求項１４】上記ノイズ除去回路は、上記比率計変換器に結合され、上記低基準電圧を受けて
上記高い電圧を発生する第１増幅器と、上記第１及び第２パラメータに関連し、上記パラメータ
電圧を受けて、緩衝されたパラメータ電圧を発生する第
２増幅器と、上記第２増幅器及び上記比率計変換器に結合され、上記
緩衝されたパラメータ電圧を分圧して上記第１パラメー
タの未知の値に比例する電圧を発生する分圧器とを有することを特徴とする請求項13記載の比率測定装
置。
【請求項１５】上記第１増幅器の利得は、第１比率の第
１抵抗器対により決まり、上記分圧器は、第２比率の第
２抵抗器対を有することを特徴とする請求項14記載の比
率測定装置。
【請求項１６】上記第１抵抗器対の第１比率は、上記第
２抵抗器対の第２比率にほぼ等しいことを特徴とする請
求項15記載の比率測定装置。
【請求項１７】上記第１及び第２増幅器は、演算増幅器
であることを特徴とする請求項16記載の比率測定装置。
【請求項１８】上記演算増幅器は、CMOS演算増幅器であ
ることを特徴とする請求項17記載の比率測定装置。
【請求項１９】上記ノイズ除去回路は、上記低電源電圧
の値を上昇させて高電源電圧を発生させると共に、この
高電源電圧を上記演算増幅器に供給する電圧手段を更に
有することを特徴とする請求項17記載の比率測定装置。
【請求項２０】上記電圧手段は、上記高電源電圧を発生
する電圧乗算器を有することを特徴とする請求項19記載
の比率測定装置。
【請求項２１】上記演算増幅器は、CMOS演算増幅器であ
ることを特徴とする請求項20記載の比率測定装置。
【請求項２２】フイルタを上記第１及び第２パラメータ
に関連させ、上記パラメータ電圧からノイズ成分をろ波
することを特徴とする請求項17記載の比率測定装置。