JPS63124973A - 電子デバイス駆動回路 - Google Patents

電子デバイス駆動回路

Info

Publication number
JPS63124973A
JPS63124973A JP61270982A JP27098286A JPS63124973A JP S63124973 A JPS63124973 A JP S63124973A JP 61270982 A JP61270982 A JP 61270982A JP 27098286 A JP27098286 A JP 27098286A JP S63124973 A JPS63124973 A JP S63124973A
Authority
JP
Japan
Prior art keywords
circuit
output
current
level setting
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61270982A
Other languages
English (en)
Other versions
JPH0792491B2 (ja
Inventor
Hiromichi Ozawa
小澤 裕道
Hideo Yamamura
英穂 山村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi High Tech Corp
Original Assignee
Hitachi Ltd
Hitachi Electronics Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Electronics Engineering Co Ltd filed Critical Hitachi Ltd
Priority to JP61270982A priority Critical patent/JPH0792491B2/ja
Publication of JPS63124973A publication Critical patent/JPS63124973A/ja
Publication of JPH0792491B2 publication Critical patent/JPH0792491B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] この発明は、ピン等の端rを打する電rデバイスの駆動
回路に関し、さらに詳しくは、ICなどの電rデバイス
の検査システム、における電rデバイス駆動回路に関す
る。
[従来の技術] このような電子デバイス駆動回路の従来例として、IC
などの電子デバイスの検査システムに用いられている電
子デバイス駆動回路を第5図によって説明する。
この図において、30はスリーステートのドライバであ
り、駆動制御信号が人力されるとともに、VIH31,
VIL32から直流電圧VIH(HIGHレベルの設定
電圧)、VIL (LOWレベルの設定電圧)が印加さ
れるようになっている。
このドライバ30の出力は、信号伝送路34を介して被
検査電rデバイスのピンに接続されるピン接続端J”3
5と接続されている。ドライバ3oの出力インピーダン
スとイ、−吋伝送路34の特性インピーダンスとの整合
のために、抵抗33(例えば50Ω)が出力と411号
伝送路34との間に挿入されている。なお、この場合、
ドライバ30と出力との間にバッファアンプとか、電流
ブースタ回路が挿入されていてもよい。
出力モード(ピン駆動モード)時に、ドライバ30はア
クティブ状態となり、駆動制御信シナによって指定され
たー・力の直流電圧VIL叉はVILを駆動電圧として
出力し、これがピン接続端子35に印加される。入力モ
ード時には、ドライバ30は高インピーダンス状態とな
る。この入力モードにおいて、電rデバイスのピンに出
力されるイハーフが図示しないコンパレータなどによっ
てチェックされる。
スリーステートドライバ30は、ダイオード・ブリッジ
12,14、PNPJ?JNPN型バイポーラトランジ
スタ20PN型バイポーラトランジスタ20.22から
なる。ダイオード・ブリッジ12.14の 対のノード
は図小のようにバイポーラトランジスタ16〜22を介
して定電流に136.37にそれぞれ接続されている。
なお、VIH31は直流電圧VIHをドライバ30に供
給するプログラマブル電源であり、またVIL32は直
流電圧VILをドライバ30に供給するプログラマブル
電べ(である。直流電圧VIH,VILはダイオード・
ブリッジ12.14の・つのノードに図示のように印加
される。
PH,PH*(PHを反転させた信号)、PL。
PL*(PLを反転させた化ジノ・)は当該電−rデバ
イス駆動回路に供給される駆動制御信号の一部信シJ・
であり、図示のようにバイポーラトランジスタ16〜2
2の対応するもののベースにそれぞれ印加される。これ
らの信号によって、出力モード時にバイポーラトランジ
スタ16.20又はバイポーラトランジスタ18.22
が“オン” (以ド“ON”)せしめられ、ドライバ3
0はアクティブ状態となる。その結果、直流電圧VIL
叉はVILをピン駆動電圧として出力する。他方、人力
モード時には、バイポーラトランジスタ16〜22はす
べて゛オブ° (以ド°’OFF”)され、ドライバ3
0は1島インピーダンス状tBとなる。
[解決しようとする問題点コ しかしながら、従来のこのような電rデバイス駆動回路
は、出力信号°の振幅電圧の変化に応じて出力パルスの
立上がり及びX7ドかり時間が変化してしまう。そこで
、出力波形の振幅を変化させて測定又は試験等を行う場
合には、測定又は試験対象となるICへの入力信号の周
波数スペクトラムがその振幅電圧で相違し、このことが
より正確な測定を杼う場合に悪影響を′jえる原因の1
つとなっている。
また、前記のような電rデバイス駆動回路にあっては、
これを搭載した製品によって回路特性が相違し、特にそ
のアンプとか、バイポーラトランジスタ等の特性の相違
により出力波形にばらつきが牛じ、製品の調整に時間が
かかる欠点がある。
[発明の[1的コ この発明の目的は、このような問題点を解消するもので
あって、\“fl・、がり叉はX1ドがり時間か・定な
仏++を被駆動回路に供給できる電子デバイス駆動回路
を提供することにある。
[問題点を解決するための手段コ このような[1的を達成すべ(なされたこの発明の電子
デバイス駆動回路における一L段は、電流源として第1
、第2の+i)変電流源を備えていて、アナログスイッ
チ等の出力レベル設定回路が第1及び第2の1丁変電流
源の間に挿入され、第1及び第2の1可変電流源の電流
値が出力側の信号波形の立1ユかり時間又は立ドがり時
間が一定となるように第1及び第2の直流電圧の差値に
応じて制御されるものである。
[作用] このようにアナログスイッチ回路等の出力レベル設定回
路に流れる電流値を出力直流電圧の振幅値に応じて制御
することにより、出力電圧の振幅値に関係なく、出力信
号波形の1γ1−がり時間又は−γドがり時間を一定と
なるようにする。その結果、被駆動回路に入力される信
号・の周波数スペクトラムをその振幅値に無関係に ・
定にすることができる。したがって、出力波形の振幅を
変化させて測定又は試験等を11:うような場合に、よ
り市確な試験とか測定が可能である。
また、アナログスイッチ回路に流れる電流値の制御値を
各回路ごとに設定できるようにすれば、製品ごとの出力
波形のばらつきも吸収できる。
[実施例コ 以ド、図面を参!!((L 、この発明の一実施例につ
いて説明する。
第1図は、この発明による電子デバイス駆動回路の一実
施例を示す原理的なブロック図、第2図は、この発明に
よる電子デバイス駆動回路をICテスターのドライブ回
路として使用する場合の一実施例の具体的な回路のブロ
ック図、第3図は、他の一実施例の具体的な回路のブロ
ック図、第4図は、その出力レベル設定回路の出力波形
の説明図である。なお、第5図と同一のものは同一・の
符号をもって示す。
第1図において、1は、電子デバイス駆動回路であって
、電流制御回路2と、第1及び第2のii(変流電流回
路3.4と、バイポーラトランジスタ等の電流切り換え
スイッチ回路5,6、そしてアナログスイッチ等で構成
される出力レベル設定回路7とを備えていて、出力レベ
ル設定回路7の出力端子9側には積分用のコンデンサ8
が設けられている。なお、コンデンサ8は、浮遊容室と
してIj、えられるものであってもよい。
直流電圧VIH,VILは、電流制御回路2と出力レベ
ル設定回路7とに加えられ、電流切り換えスイッチ回路
5.6には、PH,PH*、PL。
PL*等のパルス信号がそれぞれ印加されて、出力レベ
ル設定回路7の出力として直流電圧V I H。
VILの電圧又はこれに対応する電圧として、例えば直
流電圧VIH,VILに比例した電圧を得る。
直流電圧VIH,VILを受けた電流制御回路2は、こ
れら電圧の差値に応じて第1及び第2のi+J変定変流
電流回路3を制御するものであって、それぞれに対して
制御信ジノを発生して第1及び第2のIIJ変定変流電
流回路3の値をそれぞれ所定値に設定する。この各所定
電流値により出力レベル設定回路7の出力側の信号波形
のX″1.1−かり時間及び−χドかり時間が一定とな
るように出力信号のパルス波形が制御される。
ここで、第1.第2の可変定電流回路3,4は、出力レ
ベルを安定させる役割をするとともに、出カバルス信ジ
ノ・のエツジ部形成のための電流を供給する。第4図に
示す出力レベル設定回路7の出力波形Pにおいて直流電
圧VILからVIHへ移行するときの立上かり時間Tr
は、第1の可変定電流回路3の電流値1/により決定さ
れ、次式のようになる。
v Tr =□      ・・・・・・・・・・・・・・
・・・・■I/ ただし、Cは、コンデンサ8の容室であり、■は、出力
信号の振幅電圧値であって、直流電ハVIHとVILと
の差値となる。
ここで、Cを一定とすると、t’/、1−がり時間Tr
は、出力振幅電圧■と第1の可変定電流回路3の電流値
1.との関数となる。そこでI7 =aXV(ただし、
;lは係数)とすれば、出力振幅電圧Vに1!!(関係
に・定となる。
以上のことはXrドがり時間Tfについても同様であり
、X7.ドがり時間Tfは、第2の可変定電流回路3の
電流値■2により決定され、次式の通りとなる。
先と同様に、I 2 = a X V まただし、aは
係数)とすれば、これも出力振幅電圧Vに無関係に一定
となる。なお、実際には、このようなドライブ回路にお
いては、第1の01変定電流回路3の電流値Il、第2
の可変定電流回路3の電流値I2の制御は、II=I2
又はI t ’FI2ととして行われるので、I/、I
2は、同様な回路により制御i+J能である。
そこで、電流制御回路2の関数をaXVとし、入力され
た直流電圧値の差値に対して第1のiiJ変定変流電流
回路3流値17及び第2のiiJ変定変流電流回路4流
値I2を制御するようにすれば、出力振幅型JI Vに
無関係に出力レベル設定回路7の出カイ;θノの\11
・、がり時間Tr及び−γドがり時間Tfを・定に保つ
ことができる。
第2図は、これをスリーステートのドライバに適用した
置体的な回路であって、IOはスリーステートのドライ
バであり、PNP型のバイポーラトランジスタ16、出
力レベル設定回路としてのダイオード・ブリッジ12、
NPN型のバイポーラトランジスタ20からなるアナロ
グスイッチ回路11、そしてPNP型のバイポーラトラ
ンジスタ18、出力レベル設定回路としてのダイオード
・ブリッジ14、NPN型のバイポーラトランジスタ2
2からなるアナログスイッチ回路21との2つのアナロ
グスイッチ回路をイ1°している。
ここで、アナログスイッチ回路11とアナログスイッチ
回路21とは、オペアンプ(OP)で構成される1jJ
変定変流電流24及び25の間に接続されていて、11
■変定電流回路24及び25は、それぞれそのオペアン
プの入力側が電流制御回路26の負荷抵抗R,,R2の
I2r電月を受ける。電流制御回路26は、アンプ(オ
ペアンプによる吹い込み形の1工変定電流源)26aと
アンプ(オペアンプによる吐き出し形のiiJ変定変流
電流源6bとを積み1−げた回路であって、アンプ28
aは、直流電圧VIHを受け、アンプ28bは、直流電
J1.VILを受ける。そしてそれぞれの負荷抵抗R/
、R2にそれぞれV= (V I H−V I L)に
比例する電圧を発生する。
そこで、可変定電流回路24に対する制御信号がf目1
抵抗R,の端子電圧として発生し、111変定電流回路
25に対する制御信号が負荷抵抗R2の端子電圧として
発生して、可変定電流回路24゜25のそれぞれの電流
値がI7 =aXV、I2 =aXVとなる。
次に、スリーステートドライバ1oの全体的な動作を説
明すると、出力モード(駆動モード)にあっては、相補
信シシ・であるPH信りおよびPH本信号、又はPL信
号およびPL本信号が同時に“ON”する。また、+’
+1変定電認定電流回路24.25値1/、I2は、そ
れぞれ電流制御回路26によって決定され、I7 =a
XV、12 =aXVの 定電流値としてIJ、えられ
ている。
今仮に、PL(、i’吋およびPL木信弓が“’OFF
”状態にあって、PH信ジノ・およびPH*信シシ・が
“ON”したとすると、バイポーラトランジスタ18゜
22が同時に’10 N II状態となって、可変定電
流回路24.25によりダイオード・ブリッジ14の各
ダイオードが類ツノ向にバイアスされる。したがって、
直流電圧VIHがダイオード・ブリ、ジ14を通じてド
ライバ10の出力に現れ、これがピン駆動電圧としてピ
ン接続端r35に印加されてピン接続端子35に接続さ
れている電rデバイスのピンが駆動される。
次に、PH倍信号よびPH本信号が“OFF”状態とさ
れて、PL信z9およびPL本信シシ・が“ON”した
場合は、バイポーラ2トランジスタ16゜20とが同時
に“ON”状態となって前記の・定電流に設定された1
f変変電電流路24.25によりダイオード・ブリッジ
12の各ダイオードが順バイアスされ、出力か直流重重
V I HがらV I Lへと変化して、ドライバ10
がら直流重重VILが出力される。このときの11ドか
り時間Tfは、i11変定電流路25の電流値I2によ
って決定される ・定植となる。
なお、直流電圧VILからVIHに変化させる場合は、
以1−の逆の動作となり、そのときのX′1.ドがり時
間Trは、可変定電流回路24の電流値IIによって決
定されるー・定植となる。
第3図は、第2図のアナログスイ・ソチ回路のダイオー
ド・ブリッジ12.14に代えて、これらを2ダイオ一
ドアナログスイツチ回路27.28とし、そのスイッチ
ング制御を出力端子9側に接続した1つの電流切り換え
スイッチ回路29で行うものである。ここで、直流電圧
VIHを出力するときには、電流切り換えスイッチング
29のノくイポーラトランジスタQを“OFF″1大態
にして2ダイオ一ドアナログスイツチ回路27を“OF
F”状態とし、2ダイオードアナログスイ・ソチ回路2
8を“ON”状態とする。
その結果、11変定電流回路24aから出力端r9を経
てコンデンサ8が充電されるとともに、2ダイオ一ドア
ナログスインチ回路28からIII変定変流電流回路2
5a流れて、出力電圧がX″1.l−かり、出力端r9
にVIHの電圧を得る。
・ツバ直流電圧VILを出力するときには、電流切り換
えスイッチ回路29のバイポーラトランジスタQを“O
N”状態にして2ダイオ一ドアナログスイツチ回路27
を°“ON”状態とし、2ダイオ一ドアナログスイツチ
回路28を“OFF”状態とする。
その結果、可変定電流回路24bから出力端r9を経て
コンデンサ8が逆方向に充電されるとともに、2ダイオ
一ドアナログスイツチ回路27から、バイポーラトラン
ジスタQ1そして可変定電流回路25bへと流れて、出
力電圧が\r−ドがり、出力端r9にVILの電圧を得
る。
以!−1実施例について説明したが、この発明はこれだ
けに限定されるものでない。例えば、アナログスイッチ
回路も高速動作の1■能な他の゛1′導体スイッチング
素rなどを用いてもよい。また、ドライバの後に、バッ
ファアンプとか電流ブースタ回路等を設け、このような
ものを介して端子にドライブ信シフを供給してもよい。
また、出力波形は、その立」ユかり又は立下がりのいず
れか一方を一定にするのみでよいことももちろんである
さらに、これ以外にも、この発明の要旨を逸脱しない範
囲において、種々の変形が許されるものである。
また、この発明は電rデバイス検査システム以外の用途
に用いられる電rデバイス駆動回路にも同様に適用でき
ることは当然である。
[発明の効果] 以−に詳細に説明したように、この発明にあっては、電
流源として第1、第2のl1lf変電流源を備えていて
、アナ″ログスイッチ等の出力レベル設定回路が第1及
び第2の可変電流源の間に挿入され、第1及び第2の電
流源の電流値が出力側の信号波形の一′/、1・かり時
間又は翫γドかり時間が・定となるように第1及び第2
の直流電1!の差値に応じて制御されるので、出力電圧
の振幅値に関係なく、出力信り波形のqI−がり時間又
は−yドがり時間を・定となるようにする。その結果、
被駆動回路に人力される信号の周波数スペクトラムをそ
の振幅値に無関係に一定にすることができる。したがっ
て、出力波形の振幅を変化させて測定又は試験等を行う
ような場合に、より1目濯な試験とか測定が++J能で
ある。
また、アナログスイッチ回路に流れる電流値の制御値を
各回路ごとに設定できるようにすれば、製品ごとの出力
波形のばらつきも吸収できる。
【図面の簡単な説明】
第1図は、この発明による電子デバイス駆動回路の一実
施例を示す原理的なブロック図、第2図は、この発明に
よる電rデバイス駆動回路をICテスターのドライブ回
路として使用する場合の・実施例の具体的な回路のブロ
ック図、第3図は、他の一実施例の具体的な回路のブロ
ック図、第4図は、その出力レベル設定回路の出力波形
の説明図、第5図は、従来の電rデバイス駆動回路を示
す概略回路図である。 1・・・電rデバイス駆動回路、2.26・・・電流制
御回路、3,4・・・i+J変定変流電流回路、6・・
・電流切換えスイッチ回路、7・・・出力レベル設定回
路、8・・・コンデンサ、9・・・出力端子、10・・
・スリーステートドライバ、11.21・・・アナログ
スイッチ回路、12.14・・・ダイオード・ブリッジ
、1B、18,20.22・・・バイポーラトランジス
タ、24.25・・・可変定電流回路。 特1;1出願人 【1〜γ電rエンジニアリング株式会社株式会社 II
  X’/:  製 作 所代理人 弁理1 梶 山 
拮 是 弁理1 山 木富1男 第  1  図 (Pl−1,F’Hχ、F’L、PL障第  4  図 第  2  図 第  3  図 25 cL&′1b

Claims (4)

    【特許請求の範囲】
  1. (1)電流源に接続された出力レベル設定回路とこの出
    力レベル設定回路の出力側に積分用のコンデンサとを有
    し、入力側にそれぞれ第1及び第2の直流電圧を受け、
    これら第1及び第2の直流電圧又はこれに対応する電圧
    の信号を被駆動回路に選択的に供給する電子デバイス駆
    動回路において、前記電流源として第1、第2の可変電
    流源を備え、前記出力レベル設定回路は第1及び第2の
    可変電流源の間に挿入され、第1及び第2の可変電流源
    の電流値は前記出力側の信号波形の立上がり時間又は立
    下がり時間が一定となるように第1及び第2の直流電圧
    の差値に応じて制御されることを特徴とする電子デバイ
    ス駆動回路。
  2. (2)出力レベル設定回路は、第1及び第2のアナログ
    スイッチ回路を備え、これらアナログスイッチ回路の出
    力側が共通に接続されていて入力側にそれぞれ第1及び
    第2の直流電圧を受けることを特徴とする特許請求の範
    囲第1項記載の電子デバイス駆動回路。
  3. (3)被駆動回路は、直接又はバッファアンプ若しくは
    ブースタ回路を介して第1及び第2の直流電圧又はこれ
    に対応する電圧の信号が供給される被検査回路であり、
    第1及び第2の可変電流源の電流値の制御は、第1及び
    第2の直流電圧の差値を所定の関数に従って制御信号に
    変換する電流制御回路を経て第1及び第2の可変電流源
    に加えられることにより行われることを特徴とする特許
    請求の範囲第2項記載の電子デバイス駆動回路。
  4. (4)第1及び第2のアナログスイッチ回路は、それぞ
    れダイオード・ブリッジと、このダイオード・ブリッジ
    の順方向となる2端の上流側及び下流側にそれぞれ接続
    された第1及び第2のスイッチ素子とを有し、残りの2
    端の一方が入力側とされ、他方が出力側とされることを
    特徴とする特許請求の範囲第2項又は第3項記載の電子
    デバイス駆動回路。
JP61270982A 1986-11-14 1986-11-14 電子デバイス駆動回路 Expired - Lifetime JPH0792491B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61270982A JPH0792491B2 (ja) 1986-11-14 1986-11-14 電子デバイス駆動回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61270982A JPH0792491B2 (ja) 1986-11-14 1986-11-14 電子デバイス駆動回路

Publications (2)

Publication Number Publication Date
JPS63124973A true JPS63124973A (ja) 1988-05-28
JPH0792491B2 JPH0792491B2 (ja) 1995-10-09

Family

ID=17493742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61270982A Expired - Lifetime JPH0792491B2 (ja) 1986-11-14 1986-11-14 電子デバイス駆動回路

Country Status (1)

Country Link
JP (1) JPH0792491B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02140676A (ja) * 1988-11-21 1990-05-30 Advantest Corp 多値駆動回路
JPH08166429A (ja) * 1994-12-15 1996-06-25 Advantest Corp ドライバ回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02140676A (ja) * 1988-11-21 1990-05-30 Advantest Corp 多値駆動回路
JPH08166429A (ja) * 1994-12-15 1996-06-25 Advantest Corp ドライバ回路

Also Published As

Publication number Publication date
JPH0792491B2 (ja) 1995-10-09

Similar Documents

Publication Publication Date Title
US20080018324A1 (en) Voltage-impressed current measuring apparatus and current buffers with switches used therefor
JP3905889B2 (ja) ドライバ回路
US4488438A (en) Square-wave current generator
JP2002026099A (ja) エレクトロマイグレーション評価回路
JPS63124973A (ja) 電子デバイス駆動回路
JP2911038B2 (ja) 多値駆動回路
JP2004015941A (ja) 正負直流電源装置及びこれを用いる半導体試験装置
JP4290768B2 (ja) リーケージ電流補正回路
JPH0792492B2 (ja) 電子デバイス駆動回路
KR100370932B1 (ko) 반도체 장치
KR100442857B1 (ko) 구형파 직류변환회로
JPS62116274A (ja) 電子デバイス駆動回路
JP3851871B2 (ja) ドライバ回路
KR100668250B1 (ko) 출력 신호 레벨을 스위칭하는 트리스테이트 회로 및 방법
JP2008541589A (ja) 集積ドライバ回路構造
JPS63131080A (ja) 電子デバイス駆動回路
JPH0519819Y2 (ja)
JPS59221678A (ja) 半導体素子の駆動回路
JPH01178878A (ja) 電子デバイス駆動回路
JPH04172270A (ja) Ic試験装置
JPH02128177A (ja) Ic試験装置におけるドライブ回路
JPH02128176A (ja) Ic試験装置
JPS61281979A (ja) ドライブ回路
JPH0512800B2 (ja)
JPH08129051A (ja) 素子特性測定装置及び素子特性測定方法