JPH0792491B2 - 電子デバイス駆動回路 - Google Patents
電子デバイス駆動回路Info
- Publication number
- JPH0792491B2 JPH0792491B2 JP61270982A JP27098286A JPH0792491B2 JP H0792491 B2 JPH0792491 B2 JP H0792491B2 JP 61270982 A JP61270982 A JP 61270982A JP 27098286 A JP27098286 A JP 27098286A JP H0792491 B2 JPH0792491 B2 JP H0792491B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- electronic device
- device drive
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、ピン等の端子を有する電子デバイスの駆動
回路に関し、さらに詳しくは、ICなどの電子デバイスの
検査システムにおける電子デバイス駆動回路に関する。
回路に関し、さらに詳しくは、ICなどの電子デバイスの
検査システムにおける電子デバイス駆動回路に関する。
［従来の技術］ このような電子デバイス駆動回路の従来例として、ICな
どの電子デバイスの検査システムに用いられている電子
デバイス駆動回路を第５図によって説明する。
どの電子デバイスの検査システムに用いられている電子
デバイス駆動回路を第５図によって説明する。
この図において、30はスリーステートのドライバであ
り、駆動制御信号が入力されるとともに、VIH31,VIL32
から直流電圧VIH（HIGHレベルの設定電圧）,VIL（LOWレ
ベルの設定電圧）が印加されるようになっている。この
ドライバ30の出力は、信号伝送路34を介して被検査電子
デバイスのピンに接続されるピン接続端子35と接続され
ている。ドライバ30の出力インピーダンスと信号伝送路
34の特性インピーダンスとの整合のために、抵抗33（例
えば50Ω）が出力と信号伝送路34との間に挿入されてい
る。なお、この場合、ドライバ30と出力との間にバッフ
ァアンプとか、電流ブースタ回路が挿入されていてもよ
い。
り、駆動制御信号が入力されるとともに、VIH31,VIL32
から直流電圧VIH（HIGHレベルの設定電圧）,VIL（LOWレ
ベルの設定電圧）が印加されるようになっている。この
ドライバ30の出力は、信号伝送路34を介して被検査電子
デバイスのピンに接続されるピン接続端子35と接続され
ている。ドライバ30の出力インピーダンスと信号伝送路
34の特性インピーダンスとの整合のために、抵抗33（例
えば50Ω）が出力と信号伝送路34との間に挿入されてい
る。なお、この場合、ドライバ30と出力との間にバッフ
ァアンプとか、電流ブースタ回路が挿入されていてもよ
い。
出力モード（ピン駆動モード）時に、ドライバ30はアク
ティブ状態となり、駆動制御信号によって指定された一
方の直流電圧VIH又はVILを駆動電圧として出力し、これ
がピン接続端子35に印加される。入力モード時には、ド
ライバ30は高インピーダンス状態となる。この入力モー
ドにおいて、電子デバイスのピンに出力される信号が図
示しないコンパレータなどによってチェックされる。
ティブ状態となり、駆動制御信号によって指定された一
方の直流電圧VIH又はVILを駆動電圧として出力し、これ
がピン接続端子35に印加される。入力モード時には、ド
ライバ30は高インピーダンス状態となる。この入力モー
ドにおいて、電子デバイスのピンに出力される信号が図
示しないコンパレータなどによってチェックされる。
スリーステートドライバ30は、ダイオード・ブリッジ1
2,14、PNP型バイポーラトランジスタ16,18、NPN型バイ
ポーラトランジスタ20,22からなる。ダイオード・ブリ
ッジ12,14の一対のノードは図示のようにバイポーラト
ランジスタ16〜22を介して定電流源36,37にそれぞれ接
続されている。
2,14、PNP型バイポーラトランジスタ16,18、NPN型バイ
ポーラトランジスタ20,22からなる。ダイオード・ブリ
ッジ12,14の一対のノードは図示のようにバイポーラト
ランジスタ16〜22を介して定電流源36,37にそれぞれ接
続されている。
なお、VIH31は直流電圧VIHをドライバ30に供給するプロ
グラマブル電源であり、またVIL32は直流電圧VILをドラ
イバ30に供給するプログラマブル電源である。直流電圧
VIH,VILはダイオード・ブリッジ12,14の一つのノードに
図示のように印加される。
グラマブル電源であり、またVIL32は直流電圧VILをドラ
イバ30に供給するプログラマブル電源である。直流電圧
VIH,VILはダイオード・ブリッジ12,14の一つのノードに
図示のように印加される。
PH,PH＊（PHを反転させた信号）,PL,PL＊（PLを反転さ
せた信号）は当該電子デバイス駆動回路に供給される駆
動制御信号の一部信号であり、図示のようにバイポーラ
トランジスタ16〜22の対応するもののベースにそれぞれ
印加される。これらの信号によって、出力モード時にバ
イポーラトランジスタ16,20又はバイポーラトランジス
タ18,22が“オン”（以下“ON"）せしめられ、ドライバ
30はアクティブ状態となる。その結果、直流電圧VIH又
はVILをピン駆動電圧として出力する。他方、入力モー
ド時には、バイポーラトランジスタ16〜22はすべて“オ
フ”（以下“OFF"）され、ドライバ30は高インピーダン
ス状態となる。
せた信号）は当該電子デバイス駆動回路に供給される駆
動制御信号の一部信号であり、図示のようにバイポーラ
トランジスタ16〜22の対応するもののベースにそれぞれ
印加される。これらの信号によって、出力モード時にバ
イポーラトランジスタ16,20又はバイポーラトランジス
タ18,22が“オン”（以下“ON"）せしめられ、ドライバ
30はアクティブ状態となる。その結果、直流電圧VIH又
はVILをピン駆動電圧として出力する。他方、入力モー
ド時には、バイポーラトランジスタ16〜22はすべて“オ
フ”（以下“OFF"）され、ドライバ30は高インピーダン
ス状態となる。
［解決しようとする問題点］ しかしながら、従来のこのような電子デバイス駆動回路
は、出力信号の振幅電圧の変化に応じて出力パルスの立
上がり及び立下がり時間が変化してしまう。そこで、出
力波形の振幅を変化させて測定又は試験等を行う場合に
は、測定又は試験対象となるICへの入力信号の周波数ス
ペクトラムがその振幅電圧で相違し、このことがより正
確な測定を行う場合に悪影響を与える原因の１つとなっ
ている。
は、出力信号の振幅電圧の変化に応じて出力パルスの立
上がり及び立下がり時間が変化してしまう。そこで、出
力波形の振幅を変化させて測定又は試験等を行う場合に
は、測定又は試験対象となるICへの入力信号の周波数ス
ペクトラムがその振幅電圧で相違し、このことがより正
確な測定を行う場合に悪影響を与える原因の１つとなっ
ている。
また、前記のような電子デバイス駆動回路にあっては、
これを搭載した製品によって回路特性が相違し、特にそ
のアンプとか、バイポーラトランジスタ等の特性の相違
により出力波形にばらつきが生じ、製品の調整に時間が
かかる欠点がある。
これを搭載した製品によって回路特性が相違し、特にそ
のアンプとか、バイポーラトランジスタ等の特性の相違
により出力波形にばらつきが生じ、製品の調整に時間が
かかる欠点がある。
［発明の目的］ この発明の目的は、このような問題点を解消するもので
あって、立上がり又は立下がり時間が一定な信号を被駆
動回路に供給できる電子デバイス駆動回路を提供するこ
とにある。
あって、立上がり又は立下がり時間が一定な信号を被駆
動回路に供給できる電子デバイス駆動回路を提供するこ
とにある。
［問題点を解決するための手段］ このような目的を達成すべくなされたこの発明の電子デ
バイス駆動回路における手段は、電流源として第１、第
２の可変電流源を備えていて、アナログスイッチ等の出
力レベル設定回路が第１及び第２の可変電流源の間に挿
入され、第１及び第２の可変電流源の電流値が出力側の
信号波形の立上がり時間又は立下がり時間が一定となる
ように第１及び第２の直流電圧の差値に応じて制御され
るものである。
バイス駆動回路における手段は、電流源として第１、第
２の可変電流源を備えていて、アナログスイッチ等の出
力レベル設定回路が第１及び第２の可変電流源の間に挿
入され、第１及び第２の可変電流源の電流値が出力側の
信号波形の立上がり時間又は立下がり時間が一定となる
ように第１及び第２の直流電圧の差値に応じて制御され
るものである。
［作用］ このようにアナログスイッチ回路等の出力レベル設定回
路に流れる電流値を出力直流電圧の振幅値に応じて制御
することにより、出力電圧の振幅値に関係なく、出力信
号波形の立上がり時間又は立下がり時間を一定となるよ
うにする。その結果、被駆動回路に入力される信号の周
波数スペクトラムをその振幅値に無関係に一定にするこ
とができる。したがって、出力波形の振幅を変化させて
測定又は試験等を行うような場合に、より正確な試験と
か測定が可能である。
路に流れる電流値を出力直流電圧の振幅値に応じて制御
することにより、出力電圧の振幅値に関係なく、出力信
号波形の立上がり時間又は立下がり時間を一定となるよ
うにする。その結果、被駆動回路に入力される信号の周
波数スペクトラムをその振幅値に無関係に一定にするこ
とができる。したがって、出力波形の振幅を変化させて
測定又は試験等を行うような場合に、より正確な試験と
か測定が可能である。
また、アナログスイッチ回路に流れる電流値の制御値を
各回路ごとに設定できるようにすれば、製品ごとの出力
波形のばらつきも吸収できる。
各回路ごとに設定できるようにすれば、製品ごとの出力
波形のばらつきも吸収できる。
［実施例］ 以下、図面を参照し、この発明の一実施例について説明
する。
する。
第１図は、この発明による電子デバイス駆動回路の一実
施例を示す原理的なブロック図、第２図は、この発明に
よる電子デバイス駆動回路をICテスターのドライブ回路
として使用する場合の一実施例の具体的な回路のブロッ
ク図、第３図は、他の一実施例の具体的な回路のブロッ
ク図、第４図は、その出力レベル設定回路の出力波形の
説明図である。なお、第５図と同一のものは同一の符号
をもって示す。
施例を示す原理的なブロック図、第２図は、この発明に
よる電子デバイス駆動回路をICテスターのドライブ回路
として使用する場合の一実施例の具体的な回路のブロッ
ク図、第３図は、他の一実施例の具体的な回路のブロッ
ク図、第４図は、その出力レベル設定回路の出力波形の
説明図である。なお、第５図と同一のものは同一の符号
をもって示す。
第１図において、１は、電子デバイス駆動回路であっ
て、電流制御回路２と、第１及び第２の可変定電流回路
3,4と、バイポーラトランジスタ等の電流切り換えスイ
ッチ回路5,6、そしてアナログスイッチ等で構成される
出力レベル設定回路７とを備えていて、出力レベル設定
回路７の出力端子９側には積分用のコンデンサ８が設け
られている。なお、コンデンサ８は、浮遊容量として与
えられるものであってもよい。
て、電流制御回路２と、第１及び第２の可変定電流回路
3,4と、バイポーラトランジスタ等の電流切り換えスイ
ッチ回路5,6、そしてアナログスイッチ等で構成される
出力レベル設定回路７とを備えていて、出力レベル設定
回路７の出力端子９側には積分用のコンデンサ８が設け
られている。なお、コンデンサ８は、浮遊容量として与
えられるものであってもよい。
直流電圧VIH,VILは、電流制御回路２と出力レベル設定
回路７とに加えられ、電流切り換えスイッチ回路5,6に
は、PH,PH＊,PL,PL＊等のパルス信号がそれぞれ印加さ
れて、出力レベル設定回路７の出力として直流電圧VIH,
VILの電圧又はこれに対応する電圧として、例えば直流
電圧VIH,VILに比例した電圧を得る。
回路７とに加えられ、電流切り換えスイッチ回路5,6に
は、PH,PH＊,PL,PL＊等のパルス信号がそれぞれ印加さ
れて、出力レベル設定回路７の出力として直流電圧VIH,
VILの電圧又はこれに対応する電圧として、例えば直流
電圧VIH,VILに比例した電圧を得る。
直流電圧VIH,VILを受けた電流制御回路２は、これら電
圧の差値に応じて第１及び第２の可変定電流回路3,4を
制御するものであって、それぞれに対して制御信号を発
生して第１及び第２の可変定電流回路3,4の値をそれぞ
れ所定値に設定する。この各所定電流値により出力レベ
ル設定回路７の出力側の信号波形の立上がり時間及び立
下がり時間が一定となるように出力信号のパルス波形が
制御される。
圧の差値に応じて第１及び第２の可変定電流回路3,4を
制御するものであって、それぞれに対して制御信号を発
生して第１及び第２の可変定電流回路3,4の値をそれぞ
れ所定値に設定する。この各所定電流値により出力レベ
ル設定回路７の出力側の信号波形の立上がり時間及び立
下がり時間が一定となるように出力信号のパルス波形が
制御される。
ここで、第1,第２の可変定電流回路3,4は、出力レベル
を安定させる役割をするとともに、出力パルス信号のエ
ッジ部形成のための電流を供給する。第４図に示す出力
レベル設定回路７の出力波形Ｐにおいて直流電圧VILか
らVIHへ移行するときの立上がり時間Trは、第１の可変
定電流回路３の電流値I1により決定され、次式のように
なる。
を安定させる役割をするとともに、出力パルス信号のエ
ッジ部形成のための電流を供給する。第４図に示す出力
レベル設定回路７の出力波形Ｐにおいて直流電圧VILか
らVIHへ移行するときの立上がり時間Trは、第１の可変
定電流回路３の電流値I1により決定され、次式のように
なる。
ただし、Ｃは、コンデンサ８の容量であり、Ｖは、出力
信号の振幅電圧値であって、直流電圧VIHとVILとの差値
となる。
信号の振幅電圧値であって、直流電圧VIHとVILとの差値
となる。
ここで、Ｃを一定とすると、立上がり時間Trは、出力振
幅電圧Ｖと第１の可変定電流回路３の電流値I1との関数
となる。そこでI1＝ａ×Ｖ（ただし、ａは係数）とすれ
ば、出力振幅電圧Ｖに無関係に一定となる。
幅電圧Ｖと第１の可変定電流回路３の電流値I1との関数
となる。そこでI1＝ａ×Ｖ（ただし、ａは係数）とすれ
ば、出力振幅電圧Ｖに無関係に一定となる。
以上のことは立下がり時間Tfについても同様であり、立
下がり時間Tfは、第２の可変定電流回路３の電流値I2に
より決定され、次式の通りとなる。
下がり時間Tfは、第２の可変定電流回路３の電流値I2に
より決定され、次式の通りとなる。
先と同様に、I2＝ａ×Ｖ、ただしａは係数）とすれば、
これも出力振幅電圧Ｖに無関係に一定となる。なお、実
際には、このようなドライブ回路においては、第１の可
変定電流回路３の電流値I1,第２の可変定電流回路３の
電流値I2の制御は、I1＝I2又はI1＝≒I2ととして行われ
るので、I1,I2は、同様な回路により制御可能である。
これも出力振幅電圧Ｖに無関係に一定となる。なお、実
際には、このようなドライブ回路においては、第１の可
変定電流回路３の電流値I1,第２の可変定電流回路３の
電流値I2の制御は、I1＝I2又はI1＝≒I2ととして行われ
るので、I1,I2は、同様な回路により制御可能である。
そこで、電流制御回路２の関数をａ×Ｖとし、入力され
た直流電圧値の差値に対して第１の可変定電流回路３の
電流値I1及び第２の可変定電流回路４の電流値I2を制御
するようにすれば、出力振幅電圧Ｖに無関係に出力レベ
ル設定回路７の出力信号の立上がり時間Tr及び立下がり
時間Tfを一定に保つことができる。
た直流電圧値の差値に対して第１の可変定電流回路３の
電流値I1及び第２の可変定電流回路４の電流値I2を制御
するようにすれば、出力振幅電圧Ｖに無関係に出力レベ
ル設定回路７の出力信号の立上がり時間Tr及び立下がり
時間Tfを一定に保つことができる。
第２図は、これをスリーステートのドライバに適用した
具体的な回路であって、10はスリーステートのドライバ
であり、PNP型のバイポーラトランジスタ16、出力レベ
ル設定回路としてのダイオード・ブリッジ12、NPN型の
バイポーラトランジスタ20からなるアナログスイッチ回
路11、そしてPNP型のバイポーラトランジスタ18、出力
レベル設定回路としてのダイオード・ブリッジ14、NPN
型のバイポーラトランジスタ22からなるアナログスイッ
チ回路21との２つのアナログスイッチ回路を有してい
る。
具体的な回路であって、10はスリーステートのドライバ
であり、PNP型のバイポーラトランジスタ16、出力レベ
ル設定回路としてのダイオード・ブリッジ12、NPN型の
バイポーラトランジスタ20からなるアナログスイッチ回
路11、そしてPNP型のバイポーラトランジスタ18、出力
レベル設定回路としてのダイオード・ブリッジ14、NPN
型のバイポーラトランジスタ22からなるアナログスイッ
チ回路21との２つのアナログスイッチ回路を有してい
る。
ここで、アナログスイッチ回路11とアナログスイッチ回
路21とは、オペアンプ（OP）で構成される可変定電流回
路24及び25の間に接続されていて、可変定電流回路24及
び25は、それぞれそのオペアンプの入力側が電流制御回
路26の負荷抵抗R1,R2の端子電圧を受ける。電流制御回
路26は、アンプ（オペアンプによる吹い込み形の可変定
電流源）26aとアンプ（オペアンプによる吐き出し形の
可変定電流源）26bとを積み上げた回路であって、アン
プ26aは、直流電圧VIHを受け、アンプ26bは、直流電圧V
ILを受ける。そしてそれぞれの負荷抵抗R1,R2にそれぞ
れＶ＝（VIH−VIL）に比例する電圧を発生する。
路21とは、オペアンプ（OP）で構成される可変定電流回
路24及び25の間に接続されていて、可変定電流回路24及
び25は、それぞれそのオペアンプの入力側が電流制御回
路26の負荷抵抗R1,R2の端子電圧を受ける。電流制御回
路26は、アンプ（オペアンプによる吹い込み形の可変定
電流源）26aとアンプ（オペアンプによる吐き出し形の
可変定電流源）26bとを積み上げた回路であって、アン
プ26aは、直流電圧VIHを受け、アンプ26bは、直流電圧V
ILを受ける。そしてそれぞれの負荷抵抗R1,R2にそれぞ
れＶ＝（VIH−VIL）に比例する電圧を発生する。
そこで、可変定電流回路24に対する制御信号が負荷抵抗
R1の端子電圧として発生し、可変定電流回路25に対する
制御信号が負荷抵抗R2の端子電圧として発生して、可変
定電流回路24,25のそれぞれの電流値がI1＝ａ×V,I2＝
ａ×Ｖとなる。
R1の端子電圧として発生し、可変定電流回路25に対する
制御信号が負荷抵抗R2の端子電圧として発生して、可変
定電流回路24,25のそれぞれの電流値がI1＝ａ×V,I2＝
ａ×Ｖとなる。
次に、スリーステートドライバ10の全体的な動作を説明
すると、出力モード（駆動モード）にあっては、相補信
号であるPH信号およびPH＊信号、又はPL信号およびPL＊
信号が同時に“ON"する。また、可変定電流回路24,25の
電流値I1,I2は、それぞれ電流制御回路26によって決定
され、I1＝ａ×V,I2＝ａ×Ｖの一定電流値として与えら
れている。
すると、出力モード（駆動モード）にあっては、相補信
号であるPH信号およびPH＊信号、又はPL信号およびPL＊
信号が同時に“ON"する。また、可変定電流回路24,25の
電流値I1,I2は、それぞれ電流制御回路26によって決定
され、I1＝ａ×V,I2＝ａ×Ｖの一定電流値として与えら
れている。
今仮に、PL信号およびPL＊信号が“OFF"状態にあって、
PH信号およびPH＊信号が“ON"したとすると、バイポー
ラトランジスタ18,22が同時に“ON"状態となって、可変
定電流回路24,25によりダイオード・ブリッジ14の各ダ
イオードが順方向にバイアスされる。したがって、直流
電圧VIHがダイオード・ブリッジ14を通じてドライバ10
の出力に現れ、これがピン駆動電圧としてピン接続端子
35に印加されてピン接続端子35に接続されている電子デ
バイスのピンが駆動される。
PH信号およびPH＊信号が“ON"したとすると、バイポー
ラトランジスタ18,22が同時に“ON"状態となって、可変
定電流回路24,25によりダイオード・ブリッジ14の各ダ
イオードが順方向にバイアスされる。したがって、直流
電圧VIHがダイオード・ブリッジ14を通じてドライバ10
の出力に現れ、これがピン駆動電圧としてピン接続端子
35に印加されてピン接続端子35に接続されている電子デ
バイスのピンが駆動される。
次に、PH信号およびPH＊信号が“OFF"状態とされて、PL
信号およびPL＊信号が“ON"した場合は、バイポーラト
ランジスタ16,20とが同時に“ON"状態となって前記の一
定電流に設定された可変定電流回路24,25によりダイオ
ード・ブリッジ12の各ダイオードが順バイアスされ、出
力が直流電圧VIHからVILへと変化して、ドライバ10から
直流電圧VILが出力される。このときの立下がり時間Tf
は、可変定電流回路25の電流値I2によって決定される一
定値となる。
信号およびPL＊信号が“ON"した場合は、バイポーラト
ランジスタ16,20とが同時に“ON"状態となって前記の一
定電流に設定された可変定電流回路24,25によりダイオ
ード・ブリッジ12の各ダイオードが順バイアスされ、出
力が直流電圧VIHからVILへと変化して、ドライバ10から
直流電圧VILが出力される。このときの立下がり時間Tf
は、可変定電流回路25の電流値I2によって決定される一
定値となる。
なお、直流電圧VILからVIHに変化させる場合は、以上の
逆の動作となり、そのときの立下がり時間Trは、可変定
電流回路24の電流値I1によって決定される一定値とな
る。
逆の動作となり、そのときの立下がり時間Trは、可変定
電流回路24の電流値I1によって決定される一定値とな
る。
第３図は、第２図のアナログスイッチ回路のダイオード
・ブリッジ12,14に代えて、これらを２ダイオードアナ
ログスイッチ回路27,28とし、そのスイッチング制御を
出力端子９側に接続した１つの電流切り換えスイッチ回
路29で行うものである。ここで、直流電圧VIHを出力す
るときには、電流切り換えスイッチ回路29のバイポーラ
トランジスタＱを“OFF"状態にして２ダイオードアナロ
グスイッチ回路27を“OFF"状態とし、２ダイオードアナ
ログスイッチ回路28を“ON"状態とする。
・ブリッジ12,14に代えて、これらを２ダイオードアナ
ログスイッチ回路27,28とし、そのスイッチング制御を
出力端子９側に接続した１つの電流切り換えスイッチ回
路29で行うものである。ここで、直流電圧VIHを出力す
るときには、電流切り換えスイッチ回路29のバイポーラ
トランジスタＱを“OFF"状態にして２ダイオードアナロ
グスイッチ回路27を“OFF"状態とし、２ダイオードアナ
ログスイッチ回路28を“ON"状態とする。
その結果、可変定電流回路24aから出力端子９を経てコ
ンデンサ８が充電されるとともに、２ダイオードアナロ
グスイッチ回路28から可変定電流回路25aへと流れて、
出力電圧が立上がり、出力端子９にVIHの電圧を得る。
ンデンサ８が充電されるとともに、２ダイオードアナロ
グスイッチ回路28から可変定電流回路25aへと流れて、
出力電圧が立上がり、出力端子９にVIHの電圧を得る。
一方、直流電圧VILを出力するときには、電流切り換え
スイッチ回路29のバイポーラトランジスタＱを“ON"状
態にして２ダイオードアナログスイッチ回路27を“ON"
状態とし、２ダイオードアナログスイッチ回路28を“OF
F"状態とする。
スイッチ回路29のバイポーラトランジスタＱを“ON"状
態にして２ダイオードアナログスイッチ回路27を“ON"
状態とし、２ダイオードアナログスイッチ回路28を“OF
F"状態とする。
その結果、可変定電流回路24bから出力端子９を経てコ
ンデンサ８が逆方向に充電されるとともに、２ダイオー
ドアナログスイッチ回路27から、バイポーラトランジス
タＱ、そして可変定電流回路25bへと流れて、出力電圧
が立下がり、出力端子９にVILの電圧を得る。
ンデンサ８が逆方向に充電されるとともに、２ダイオー
ドアナログスイッチ回路27から、バイポーラトランジス
タＱ、そして可変定電流回路25bへと流れて、出力電圧
が立下がり、出力端子９にVILの電圧を得る。
以上、実施例について説明したが、この発明はこれだけ
に限定されるものでない。例えば、アナログスイッチ回
路も高速動作の可能な他の半導体スイッチング素子など
を用いてもよい。また、ドライバの後に、バッファアン
プとか電流ブースタ回路等を設け、このようなものを介
して端子にドライブ信号を供給してもよい。
に限定されるものでない。例えば、アナログスイッチ回
路も高速動作の可能な他の半導体スイッチング素子など
を用いてもよい。また、ドライバの後に、バッファアン
プとか電流ブースタ回路等を設け、このようなものを介
して端子にドライブ信号を供給してもよい。
また、出力波形は、その立上がり又は立下がりのいずれ
か一方を一定にするのみでよいことももちろんである。
か一方を一定にするのみでよいことももちろんである。
さらに、これ以外にも、この発明の要旨を逸脱しない範
囲において、種々の変形が許されるものである。
囲において、種々の変形が許されるものである。
また、この発明は電子デバイス検査システム以外の用途
に用いられる電子デバイス駆動回路にも同様に適用でき
ることは当然である。
に用いられる電子デバイス駆動回路にも同様に適用でき
ることは当然である。
［発明の効果］ 以上詳細に説明したように、この発明にあっては、電流
源として第１、第２の可変電流源を備えていて、アナロ
グスイッチ等の出力レベル設定回路が第１及び第２の可
変電流源の間に挿入され、第１及び第２の電流源の電流
値が出力側の信号波形の立上がり時間又は立下がり時間
が一定となるように第１及び第２の直流電圧の差値に応
じて制御されるので、出力電圧の振幅値に関係なく、出
力信号波形の立上がり時間又は立下がり時間を一定とな
るようにする。その結果、被駆動回路に入力される信号
の周波数スペクトラムをその振幅値に無関係に一定にす
ることができる。したがって、出力波形の振幅を変化さ
せて測定又は試験等を行うような場合に、より正確な試
験とか測定が可能である。
源として第１、第２の可変電流源を備えていて、アナロ
グスイッチ等の出力レベル設定回路が第１及び第２の可
変電流源の間に挿入され、第１及び第２の電流源の電流
値が出力側の信号波形の立上がり時間又は立下がり時間
が一定となるように第１及び第２の直流電圧の差値に応
じて制御されるので、出力電圧の振幅値に関係なく、出
力信号波形の立上がり時間又は立下がり時間を一定とな
るようにする。その結果、被駆動回路に入力される信号
の周波数スペクトラムをその振幅値に無関係に一定にす
ることができる。したがって、出力波形の振幅を変化さ
せて測定又は試験等を行うような場合に、より正確な試
験とか測定が可能である。
また、アナログスイッチ回路に流れる電流値の制御値を
各回路ごとに設定できるようにすれば、製品ごとの出力
波形のばらつきも吸収できる。
各回路ごとに設定できるようにすれば、製品ごとの出力
波形のばらつきも吸収できる。
第１図は、この発明による電子デバイス駆動回路の一実
施例を示す原理的なブロック図、第２図は、この発明に
よる電子デバイス駆動回路をICテスターのドライブ回路
として使用する場合の一実施例の具体的な回路のブロッ
ク図、第３図は、他の一実施例の具体的な回路のブロッ
ク図、第４図は、その出力レベル設定回路の出力波形の
説明図、第５図は、従来の電子デバイス駆動回路を示す
概略回路図である。 １……電子デバイス駆動回路、2,26……電流制御回路、
3,4……可変定電流回路、 5,6……電流切換えスイッチ回路、 ７……出力レベル設定回路、８……コンデンサ、 ９……出力端子、10……スリーステートドライバ、 11,21……アナログスイッチ回路、 12,14……ダイオード・ブリッジ、 16,18,20,22……バイポーラトランジスタ、24,25……可
変定電流回路。
施例を示す原理的なブロック図、第２図は、この発明に
よる電子デバイス駆動回路をICテスターのドライブ回路
として使用する場合の一実施例の具体的な回路のブロッ
ク図、第３図は、他の一実施例の具体的な回路のブロッ
ク図、第４図は、その出力レベル設定回路の出力波形の
説明図、第５図は、従来の電子デバイス駆動回路を示す
概略回路図である。 １……電子デバイス駆動回路、2,26……電流制御回路、
3,4……可変定電流回路、 5,6……電流切換えスイッチ回路、 ７……出力レベル設定回路、８……コンデンサ、 ９……出力端子、10……スリーステートドライバ、 11,21……アナログスイッチ回路、 12,14……ダイオード・ブリッジ、 16,18,20,22……バイポーラトランジスタ、24,25……可
変定電流回路。
Claims (4)
- 【請求項１】電流源に接続された出力レベル設定回路と
この出力レベル設定回路の出力側に積分用のコンデンサ
とを有し、入力側にそれぞれ第１及び第２の直流電圧を
受け、これら第１及び第２の直流電圧又はこれに対応す
る電圧の信号を被駆動回路に選択的に供給する電子デバ
イス駆動回路において、前記電流源として第１、第２の
可変電流源を備え、前記出力レベル設定回路は第１及び
第２の可変電流源の間に挿入され、第１及び第２の可変
電流源の電流値は前記出力側の信号波形の立上がり時間
又は立下り時間が一定となるように第１及び第２の直流
電圧の差値に応じて制御されることを特徴とする電子デ
バイス駆動回路。 - 【請求項２】出力レベル設定回路は、第１及び第２のア
ナログスイッチ回路を備え、これらアナログスイッチ回
路の出力側が共通に接続されていて入力側にそれぞれ第
１及び第２の直流電圧を受けることを特徴とする特許請
求の範囲第１項記載の電子デバイス駆動回路。 - 【請求項３】被駆動回路は、直接又はバッファアンプ若
しくはブースタ回路を介して第１及び第２の直流電圧又
はこれに対応する電圧の信号が供給される被検査回路で
あり、第１及び第２の可変電流源の電流値の制御は、第
１及び第２の直流電圧の差値を所定の関数に従って制御
信号に変換する電流制御回路を経て第１及び第２の可変
電流源に加えられることにより行われることを特徴とす
る特許請求の範囲第２項記載の電子デバイス駆動回路。 - 【請求項４】第１及び第２のアナログスイッチ回路は、
それぞれダイオード・ブリッジと、このダイオード・ブ
リッジの順方向となる２端の上流側及び下流側にそれぞ
れ接続された第１及び第２のスイッチ素子とを有し、残
りの２端の一方が入力側とされ、他方が出力側とされる
ことを特徴とする特許請求の範囲第２項又は第３項記載
の電子デバイス駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61270982A JPH0792491B2 (ja) | 1986-11-14 | 1986-11-14 | 電子デバイス駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61270982A JPH0792491B2 (ja) | 1986-11-14 | 1986-11-14 | 電子デバイス駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63124973A JPS63124973A (ja) | 1988-05-28 |
| JPH0792491B2 true JPH0792491B2 (ja) | 1995-10-09 |
Family
ID=17493742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61270982A Expired - Lifetime JPH0792491B2 (ja) | 1986-11-14 | 1986-11-14 | 電子デバイス駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0792491B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2911038B2 (ja) * | 1988-11-21 | 1999-06-23 | 株式会社アドバンテスト | 多値駆動回路 |
| JP3490165B2 (ja) * | 1994-12-15 | 2004-01-26 | 株式会社アドバンテスト | ドライバ回路 |
-
1986
- 1986-11-14 JP JP61270982A patent/JPH0792491B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63124973A (ja) | 1988-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5617035A (en) | Method for testing integrated devices | |
| US6057716A (en) | Inhibitable continuously-terminated differential drive circuit for an integrated circuit tester | |
| US7528637B2 (en) | Driver circuit | |
| US6114898A (en) | Method of signal transmission between semiconductor integrated circuits and output drive circuit for use therewith | |
| US7012444B2 (en) | Semiconductor tester | |
| JP3119335B2 (ja) | Ｉｃ試験装置 | |
| KR100206508B1 (ko) | 반도체 집적회로 구동용 전원회로 | |
| JPH0792492B2 (ja) | 電子デバイス駆動回路 | |
| JPH0792491B2 (ja) | 電子デバイス駆動回路 | |
| KR100375580B1 (ko) | 누설전류 정정회로 | |
| US8228108B2 (en) | High speed fully differential resistor-based level formatter | |
| US5030919A (en) | Zero impedance switch | |
| US6400193B1 (en) | High speed, high current and low power consumption output circuit | |
| KR19980032620A (ko) | 반도체 장치 | |
| JPH06222108A (ja) | 半導体試験装置 | |
| JPH0650786Y2 (ja) | Ｉｃ試験装置 | |
| JP2868115B2 (ja) | 半導体集積回路駆動用電源回路 | |
| US6137310A (en) | Serial switch driver architecture for automatic test equipment | |
| JP2612213B2 (ja) | Ｉｃ試験装置 | |
| JP2956911B2 (ja) | Ｉｃ試験装置 | |
| JPH02128176A (ja) | Ｉｃ試験装置 | |
| JPH08181584A (ja) | 可変遅延回路および遅延時間検査方法 | |
| JPH01178878A (ja) | 電子デバイス駆動回路 | |
| JPS62116274A (ja) | 電子デバイス駆動回路 | |
| JPS63131080A (ja) | 電子デバイス駆動回路 |