JPH02128176A - Ｉｃ試験装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、ＩＣ（集積回路の略、以下同じ）試験装置
に関し、特に、試験信号を被試験ＩＣに対して印加する
ためのドライブ回路において、試験信号の振幅レベルに
応じた可変の定電流で該試験信号を伝送路を介して出力
するようにしたことに関する。

［従来の技術］ 従来のＩＣ試験装置の一例を示すと第２図のようであり
、テスタ１０は制御部６０とｎチャンネル分の入出力部
５０−１及至５０−ｎ等から成っており、ＩＣ取付装［
４１や図示しないその他の回路を含むものである。制御
部６０は、装置全体の運用・管理や各種制御などを行な
うものであり、例えば、各入出力部５０−１及至５０−
ｎに対し各種の制御信号を出力すると共に、該入出力部
５０−１及至５０−ｎから入力される測定データに対し
て種々のデータ処理等を行なう。１つの入出力部（例え
ば、５Ｏ−１）は、ドライブ回路５１及び信号発生回路
５２と測定回路５３から成っている。入出力部５０−１
及至５０−　ｎは、被試験ＩＣ４０の各ピンｎに対応す
るｎチャンネル分が設けられており、各入出力部５ｏ−
１及至５０−ｎにおけるドライブ回路５１と測定回路５
３の入出力は、各入出力部５ｏ−１及至５０−ｎごとに
共通の伝送路２０−１及至２０−ｎを介して被試験ＩＣ
４０の所定の信号入力ピン若しくは信号出力ピンに接続
される。入出力部５０−１及至５０−ｎは、各チャンネ
ルごとに制御部６０からの制御に基づき、被試験ＩＣ４
０の信号入力ピンに印加するための試験信号ＳＧを出力
し、或いは、該ＩＣ４０の信号出力ピンから出力される
被測定信号ＫＧを測定する。

信号発生回路５２は信号発生器１９を含んでおり、制御
部６０から供給される制御電圧ＶＩＩ（。

ＶＩＬや切換信号ＳＰに基づき、被試験ＩＣ４０に印加
するための試験信号ＳＧを発生するものである。この制
御電圧ＶＩＨは試験信号ＳＧのハイレベル電圧を設定す
るものであり、制御電圧ｖ■Ｌは試験信号ＳＧのロウレ
ベル電圧を設定するものであり、制御部６０において任
意の定電圧に設定可能なプログラマブル定電圧である。

信号発生器１９では切換信号ｓｐに同期して、該信号ｓ
ｐが１″のとき供給される制御電圧Ｖ　Ｉ　Ｈをハイレ
ベルとし、該信号ＳＰが“０″のとき供給される制御電
圧ＶＩＬをロウレベルとした試験信号ＳＧを発生する。

ここで発生した試験信号ＳＧは、ドライブ回路５１のダ
イオードブリッジＤｉの一方の中点Ｐ１に印加され、該
ダイオードブリッジＤｉの他方の中点Ｐ２から伝送路２
０−１に向けて出力される。

ドライブ回路５１は、ダイオードブリッジＤｉに入力さ
れる試験信号ＳＧをトランジスタＱ３１゜Ｑ３２及び定
電流源ＩＴ１から成る定電流回路とトランジスタＱ３３
．Ｑ３４及び定電流源ＩＴ２から成る定電流回路によっ
て駆動し、該試験信号ＳＧを伝送路２０−１に向けて出
力するものである６トランジスタＱ３１．Ｑ３２から成
る市電源側の定電流回路は、夫々のエミッタが定電流源
■Ｔ１を介して正電源＋Ｖｃｃに接続されている差動回
路である。トランジスタＱ３１のコレクタはダイオード
ブリッジＤｉの共通アノードに接続されており、トラン
ジスタＱ３２のコレクタは負電源−Ｖｄｃに接続されて
いる。トランジスタＱ３３゜Ｑ３４から成る負電源側の
定電流回路は、夫々のエミッタが定電流源工Ｔ２を介し
て立寄’ｄＱ−Ｖｄｃに接続されている差動回路である
。トランジスタＱ３３のコレクタはダイオードブリッジ
Ｄｉの共通カソードに接続されており、トランジスタＱ
３４のコレクタは正電源＋Ｖｃｃに接続されている。

ＰＮＰ型トランジスタＱ３１．Ｑ３２から成る差動回路
とＮＰＮ型トランジスタＱ３３．Ｑ３４から成る差動回
路とは、極性が異なる対称型の差動回路であり、ダイオ
ードブリッジＤｉを介して試験信号ＳＧをプッシュプル
駆動する。なお、定電流源ＩＴＩ、ＩＴ２によって制御
される定電流Ｉ３．１４は夫々同じ電流であることは勿
論である。

トランジスタＱ３１．Ｑ３４の各ベースには制御部６０
から出力制御信号りが夫々供給されるようになっており
、トランジスタＱ３２．Ｑ３３の各ベースには出力制御
信号Ｈが夫々供給されるようになっている。伝送路２０
−１に試験信号ＳＧを出力するとき、出力制御信号Ｈが
ハイレベル。

出力制御信号りがロウレベルにされる。他方、伝送路２
０−１から測定回路５３に測定信号ＫＯを取り込むとき
は、出力制御信号Ｉ−１がロウレベル、制御信号りがハ
イレベルにされる。

試験信号ＳＧを出力する場合は、出力制御信号Ｈがハイ
レベルで出力制御信号りがロウレベルになり、トランジ
スタＱ３１．Ｑ３３はオンになりトランジスタＱ３２．
Ｑ３４はオフになるため、トランジスタＱ３１からダイ
オードブリッジＤｉを介してトランジスタＱ３３に定電
流Ｉ３．Ｉ４が流れる。従って、信号発生回路５２から
ダイオードブリッジＤｉの一方の中点Ｐ１に印加された
試験信号ＳＧは、該ダイオードブリッジＤｉの他方の中
点Ｐ２から伝送路２０−１に向けて出力される。このよ
うに、ダイオードブリッジＤｉは、スイッチング用の差
動回路を構成するトランジスタＱ３１．Ｑ３２及びトラ
ンジスタＱ３３．Ｑ３４を含む夫々の定電流回路によっ
て駆動される。

一方、試験信号ＳＧを出力しない場合は、出力制御信号
Ｈがロウレベル、出力制御信号りがハイレベルにされる
ため、トランジスタＱ３１．Ｑ３３はオフに固定されト
ランジスタＱ３２．Ｑ３４はオンになる。そのため、ダ
イオードブリッジＤｉを介して接続されている伝送路２
０−１は、フローティング状態になり高インピーダンス
になる。

従って、ドライブ回路５１の出力インピーダンスの影響
を解除して、測定信号ＫＯの測定が正確に行えるように
なる。

上記のように、ドライブ回路５１が試験信号ＳＧを出力
するモード（つまり、出力制御信号・Ｈがハイレベル、
出力制御信号りがロウレベルのとき）は、試験信号ＳＧ
の最大振幅電圧ＶＰＰを駆動するために必要な電流容量
を常時流すようになっている。このようにドライブ回路
５１におけるトランジスタＱ３１．Ｑ３２及びトランジ
スタＱ３３゜Ｑ３４から成る夫々の定電流回路には、試
験信号ＳＧの最大出力振幅電圧ＶＰＰに対応した一定の
電流ｌ３＝Ｉ４が常に流れる。

［発明が解決しようとする課題］ しかしながら、上述のような従来のドライブ回路では、
常に駆動すべき試験信号の最大出力振幅電圧ＶＰＰに応
じた駆動電流を流すようにしているので、電力が不必要
に消費され、定電流回路を構成するトランジスタなどが
発熱するなど種々の問題があった０例えば、定電流回路
のトランジスタが発熱した場合、ドリフトが発生してス
イッチング特性や出力信号レベルの変化によって試験信
号の所期特性を得ることができなくなると共に各入出力
部間に特性のばらつきが発生する、という問題があった
。また、入出力部は被試験ＩＣの各ピンに応じた数が設
けられているため、全体としての消費電力が増し、装置
の構成や発熱の点で問題があった。

この発明は、上述の点に鑑みてなされたものでドライブ
回路において駆動すべき試験信号の最大振幅電圧ＶＰＰ
に応じた駆動電流を常時流すことなく、該駆動電流を試
験信号の振幅電圧に応じた適宜の定電流になるように自
動的に調節するようにしたドライブ回路を提供しようと
するものである。

［課題を解決するための手段］ この発明に係るＩＣ試験装置は、被試験ＩＣに印加する
ための試験信号を出力するドライブ回路と、前記被試験
ＩＣの出力信号を入力し、この信号状態を測定するため
の測定手段と、前記ドライブ回路の出力と前記測定手段
の入力を共通に接続し、前記被試験ＩＣの１つのピンに
接続する伝送路と、を１組として１つのピンに対応して
設けて成るＩＣ試験装置において、前記ドライブ回路は
、被試験ＩＣに印加すべき前記試験信号を一方の中点に
印加し、他方の中点から取り出した該試験信号を該ドラ
イブ回路の出力として前記伝送路に印加するように構成
したダイオードブリッジと、前記試験信号の出力時に前
記ダイオードブリッジに順方向に定電流を流すことによ
り、該ダイオードブリッジをオンして前記他方の中点か
ら前記試験信号が前記伝送路に印加されるようにし、他
方、前記試験信号の非出力時に前記定電流を遮断するこ
とにより、該ダイオードブリッジをオフして前記他方の
中点すなわち該ドライブ回路の出力をフローティング状
態とする定電流回路とを具えたものである。

［作用コ ドライブ回路から被試験ＩＣに試験信号を出力する場合
、定電流回路では、ダイオードブリッジに順方向に定電
流を流すことにより該ダイオードブリッジをオンして、
該ＩＣに印加すべき試験信号を一方の中点に印加して他
方の中点から試験信号を伝送路に印加する状態にする。

この定電流回路によりダイオードブリッジに流す定電流
の値を被試験ＩＣに印加すべき試験信号の振幅レベルに
応じて可変制御する。測定手段の入力と共通に接続され
たドライブ回路の出力からは、被試験ＩＣの１つのピン
に接続された伝送路を介して試験信号が送出される。他
方、試験信号の非出力時に定電流回路は、電流を遮断す
ることにより、ダイオードブリッジをオフして他方の中
点すなわちドライブ回路の出力をフローティング状態と
する。測定手段によって、被試験ＩＣから出力される信
号を伝送路を介して入力し測定する。

このように、被試験ＩＣに印加すべき試験信号の振幅電
圧に応じた所定の定電流で該試験信号を駆動するので、
任意の試験信号の振幅電圧に応じた駆動電流のみが消費
される。従って、該定電流回路を構成する半導体等の部
品の発熱によるドリフトを抑えることが可能になり、試
験精度の向上が実現できると共に装置全体の構成や消費
電力を節約できる。などの効果が期待できる。

［実施例］ 以下１、添付図面を参照して本発明に係るＩＣ試験装置
の実施例を詳細に説明する。

第１図は、この本発明に係るＩＣ試験装置におけるドラ
イブ回路と信号発生回路の一実施例を示すブロック図で
あり、第２図と同じ符号を付したものは同一機能を果た
すものである。ドライブ回路２２と信号発生回路５２は
、第２図と同様に被試験ＩＣのｎビンに対応してｎチャ
ンネル分が設けられている。

トランジスタＱｌｌは、ＮＰＮ型のトランジスタであり
、制御部６０からの制御電圧Ｖ　Ｉ　Ｉ−１がベースに
与えられる。該トランジスタＱｌｌのコレクタは、トラ
ンジスタＱ１３のベースに接続されていると共に抵抗Ｒ
２１を介して正電源＋Ｖｃｃにも接続されており、エミ
ッタは抵抗Ｒ１に接続されでいる。トランジスタＱ１３
はＰＮＰ型のトランジスタであり、コレクタ負荷として
トランジスタＱ３１．Ｑ３２のエミッタが接続されてい
る。

該トランジスタＱ１３のエミッタは抵抗Ｒ２３を介して
正電源＋Ｖｃｃに接続されている。つまり、トランジス
タＱｌｌのベースに与えられる制御電圧ＶＩＨの値に応
じてエミッタ電圧が変化するため、該トランジスタＱｌ
ｌに流れる電流工１も変化する。従って、トランジスタ
Ｑｌｌのコレクタに接続されているトランジスタＱ１３
を流れる電流工２も、トランジスタＱｌｌのベースに与
えられる制御電圧ＶＩＨに基づき可変制御される。

トランジスタＱ１２は、ＰＮＰ型のトランジスタであり
、制御部６０からの制御電圧ＶＩＬがベースに与えられ
る。該トランジスタＱ１２のコレクタは、トランジスタ
Ｑ１４のベースに接続されていると共に抵抗Ｒ２２を介
して負電源−Ｖｄｃにも接続されており、エミッタは抵
抗Ｒ１に接続されている。トランジスタＱ１４はＮＰＮ
型のトランジスタであり、コレクタ負荷としてトランジ
スタＱ３３．Ｑ３４のエミッタが接続されている。

該トランジスタＱ１４のエミッタは抵抗Ｒ２４を介して
負電源−Ｖｄｃに接続されている。つまり、トランジス
タＱ１２のベースに与えられる制御電圧ＶＩＬの値に応
じてエミッタ電圧が変化するため、該トランジスタＱ１
２に流れる電流工５も変化する。従って、トランジスタ
Ｑ１２のコレクタに接続されているトランジスタＱ１４
を流れる電流工６も、トランジスタＱ１２のベースに与
えられる制御電圧ＶＩＬに基づき可変制御される。

このように、トランジスタＱｌｌ〜Ｑ１４．Ｑ３１〜Ｑ
３４は、試験信号ＳＧの振幅レベルを指示する制御電圧
ＶＩＨ，ＶＩＬの値に応じた可変の定電流をダイオード
ブリッジＤｉに順方向に流すための定電流回路として機
能する。

次に、各部の具体的な作用を述べる０例えば、試験信号
ＳＧを出力する場合、出力制御信号Ｉ−Ｉがハイレベル
で出力制御信号りがロウレベルになり、トランジスタＱ
３１．Ｑ３３はオンになりトランジスタＱ３２．Ｑ３４
はオフになるため、トランジスタＱ３１からダイオード
ブリッジＤｉを介してトランジスタＱ３３に定電流Ｉ２
．Ｉ６が流れる状態になる。例えば、制御電圧ＶＩＨ，
ＶＩＬ＝±４ｖがトランジスタＱｌｌ、Ｑ１２の各ペー
スに与えられると、トランジスタＱ１３．Ｑ１４には該
制御電圧ＶＩＨ，ＶＩＬ＝±４ｖに応じた所定の定電流
ｌ２＝Ｉ６がダイオードブリッジＤｉを介して流れる。

また、例えば、制御電圧ＶＩＨ，ＶＩＬ＝ｆ６Ｖがトラ
ンジスタＱｌｌ、Ｑ１２の各ベースに与えられると、ト
ランジスタＱ１３、Ｑ１４には該制御電圧Ｖ　Ｉ　Ｈ，
Ｖ　Ｉ　Ｌ＝ｆ６Ｖに応じた所定の定電流ｌ２＝Ｉ６が
ダイオードブリッジＤｉを介して流れる。従って、信号
発生回路５２からダイオードブリッジＤｉの一方の中点
Ｐ１に印加された試験信号ＳＧは、該ダイオードブリッ
ジＤｉの他方の中点Ｐ２から伝送路２０−１に向けて出
力される。このように、ダイオードブリッジＤｉは、ス
イッチング用の差動回路を構成するトランジスタＱ３１
．Ｑ３２及びトランジスタＱ３３．Ｑ３４を含む正負の
定電流回路によって、試験信号ＳＧの振幅レベルに応じ
た所定の定電流で駆動される。

上述のように試験信号ＳＧの振幅レベルに応じた定電流
によって該試験信号ＳＧを駆動するようにしたため、常
時最大電流を流す必要がなく、定電流回路を構成するト
ランジスタＱ１３．Ｑ１４゜Ｑ３１〜Ｑ３４などの発熱
によって発生するドリフトを抑止することができる。

なお、定電流回路の構成は本実施例に限定されるもので
はなく１本発明の目的を達成し得る回路構成であるなら
他の適宜の回路構成であってもよい。

［発明の効果コ 以上の通り、この発明に係るＩＣ試験装置によれば、試
験信号の振幅レベルに応じてドライブ回路の駆動電流を
自動的に調節するようにしたため、定電流回路に常時最
大電流を流す必要がなく、定電流回路を構成するトラン
ジスタ等の発熱によるドリフトを抑止することができる
ようになる。従って、ドライブ回路の特性が改善され試
験精度を高めることができるようになると共に、装置全
体の電力消費と発熱を抑制することができる、という種
々の優れた効果を奏する。

【図面の簡単な説明】

第１図は本発明に係るＩＣ試験装置におけるドライブ回
路の一実施例を示す図、第２図は従来のＩＣ試験装置の
一例を示す図、である。 ２０−１及至２０−ｎ・・・伝送路、２２・・・ドライ
ブ回路、６０・・・制御部、Ｑｌｌ、Ｑ１４．Ｑ３３゜
Ｑ３４・・・ＮＰＮ型トランジスタ、Ｑ１２．Ｑ１３゜
Ｑ３１．Ｑ３２・・・ＰＮＰ型トランジスタ、Ｒ１゜Ｒ
２１及至Ｒ２４・・・抵抗、Ｄｉ・・・ダイオードブリ
ッジ、１９・・・試験信号発生器。

Claims (1)

1. 【特許請求の範囲】 被試験ＩＣに印加するための試験信号を出力するドライ
   ブ回路と、 前記被試験ＩＣの出力信号を入力し、この信号状態を測
   定するための測定手段と、 前記ドライブ回路の出力と前記測定手段の入力を共通に
   接続し、前記被試験ＩＣの１つのピンに接続する伝送路
   と、を１組として１つのピンに対応して設けて成るＩＣ
   試験装置において、 前記ドライブ回路は、 被試験ＩＣに印加すべき前記試験信号を一方の中点に印
   加し、他方の中点から取り出した該試験信号を該ドライ
   ブ回路の出力として前記伝送路に印加するように構成し
   たダイオードブリッジと、前記試験信号の出力時に前記
   ダイオードブリッジに順方向に定電流を流すことにより
   、該ダイオードブリッジをオンして前記他方の中点から
   前記試験信号が前記伝送路に印加されるようにし、他方
   、前記試験信号の非出力時に前記定電流を遮断すること
   により、該ダイオードブリッジをオフして前記他方の中
   点すなわち該ドライブ回路の出力をフローティング状態
   とする定電流回路とを含み、この定電流回路により前記
   ダイオードブリッジに流す前記定電流の値を被試験ＩＣ
   に印加すべき前記試験信号の振幅レベルに応じて可変制
   御するようにしたことを特徴とするＩＣ試験装置。