JPWO2002047268A1 - ドライバ回路 - Google Patents
ドライバ回路 Download PDFInfo
- Publication number
- JPWO2002047268A1 JPWO2002047268A1 JP2002548873A JP2002548873A JPWO2002047268A1 JP WO2002047268 A1 JPWO2002047268 A1 JP WO2002047268A1 JP 2002548873 A JP2002548873 A JP 2002548873A JP 2002548873 A JP2002548873 A JP 2002548873A JP WO2002047268 A1 JPWO2002047268 A1 JP WO2002047268A1
- Authority
- JP
- Japan
- Prior art keywords
- current
- diode
- driver circuit
- balance
- transient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/04113—Modifications for accelerating switching without feedback from the output circuit to the control circuit in bipolar transistor switches
Landscapes
- Amplifiers (AREA)
- Logic Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
Description
本発明は、ダイオードブリッジを使用して、出力端子の出力電圧を切り替えるドライバ回路に関し、特に、ピンエレクトロニクスカードへの使用に好適なドライバ回路に関する。
背景技術
ピンエレクトロニクスカードは、LSIテスタのテストヘッド部に含まれているプリント基板である。このプリント基板には、DUT(device under test:被テストデバイス)へ信号を直接供給するドライバ回路と、DUTからの信号を直接受け取る比較器とが形成されている。
LSIテスタには高スループットが要求されるため、ピンエレクトロニクスカード用のドライバ回路には、高速で出力電圧を切り替えることが要求されている。このため、従来のピンエレクトロニクスカード用ドライバ回路においては、ダイオードブリッジを使用して、出力端子の出力電圧を高速で切り替えている。
ここで、第3図を参照して、ピンエレクトロニクスカードで使用することができる、ダイオードブリッジを用いたドライバ回路の一例について説明する。
第3図に示すドライバ回路は、出力端子3における出力電圧を高レベル電圧(VH)と低レベル電圧(VL)との間で切り替えるために、第一及び第二ダイオードブリッジ1及び2を備えている。
第一ダイオードブリッジ1は、四つのダイオードD1〜D4により構成されている。ダイオードD1及びD2は互いに直列に接続されており、ダイオードD3及びD4も互いに直列に接続されている。そして、ダイオードD1及びD2とダイオードD3及びD4とが互いに並列に接続されている。
さらに、ダイオードD1及びダイオードD3の間のノードN1aと高電圧源4との間には、第一トランジスタQ1が設けられ、ダイオードD2及びダイオードD4の間のノードN1bと低電圧源5との間には、第二トランジスタQ2が設けられている。そして、ダイオードD3とダイオードD4との間のノードN1cが、出力端子3に接続されている。
この出力端子3には、入力インピーダンスが高く出力インピーダンスの低いアナログバッファ6が接続されている。このアナログバッファ6を接続することで、外部回路(たとえば、DUT等)からの影響を受けることなく、急峻に変化した電圧波形をその外部回路へ出力することができる。
さらに、出力端子3と共通電位との間には、浮遊容量Cが形成されている。
なお、ダイオードD1とダイオードD2との間にはノードN1dを有し、このノードN1dと高電圧源4との間にはトランジスタQ5が、また、ノードN1dと低電圧源5との間にはトランジスタQ6がそれぞれ接続されている。
また、第二ダイオードブリッジ2は、四つのダイオードD5〜D8により構成されている。ダイオードD5及びD6は互いに直列に接続されており、ダイオードD7及びD8も互いに直列に接続されている。そして、ダイオードD5及びD6とダイオードD7及びD8とが互いに並列に接続されている。
さらに、ダイオードD5及びダイオードD7の間のノードN2aと高電圧源4との間には、第三トランジスタQ3が設けられ、ダイオードD6及びダイオードD8の間のノードN2bと低電圧源5との間には、第四トランジスタQ4が設けられている。そして、ダイオードD7とダイオードD8との間のノードN2cが、出力端子3に接続されている。
なお、ダイオードD5とダイオードD6との間にはノードN2dを有し、このノードN2dと高電圧源4との間にはトランジスタQ7が、また、ノードN2dと低電圧源5との間にはトランジスタQ8がそれぞれ接続されている。
このような回路構成において、トランジスタQ1及びQ2をON状態(ソース、ノード間を導通状態)とするとともに、トランジスタQ3及びQ4をOFF状態(ソース、ノード間を非導通状態)とすると、出力電圧(Vout)は高レベル電圧(VH)となる。これに対して、トランジスタQ1及びQ2をOFF状態とするとともに、トランジスタQ3及びQ4をON状態とすると、出力電圧(Vout)は低レベル電圧(VL;VL<VH)となる。
各トランジスタQ1〜Q4のON/OFF状態は、それぞれ制御信号源*PH、PH、*PL及びPLから印加される制御信号によって、それぞれ個別に制御されている。制御信号は、Hレベル又はLレベルのいずれかの値をとり、パルス状の信号波形を有する。
ここで、下記の表1に、ドライバ回路の論理テーブルを示す。
次に、出力端子における出力電圧を低レベルから高レベルへ切り替える動作について、説明する。
まず、出力電圧(Vout)を低レベル(VL)から高レベル(VH)へ切り替える際には、トランジスタQ1及びQ2をOFF状態からON状態に切り替えるとともに、トランジスタQ3及びQ4をON状態からOFF状態に切り替える。
その結果、第3図に示すように、定電流源I20からの電流が、トランジスタQ1,ノードN1a,ダイオードD3及びノードN1cを経由して、浮遊容量Cへ流れる。この電流を、第一過渡電流I2bという。
の値で示され、最大電流は定常電流I20を超えることはない。
この第一過渡電流I2bが、浮遊容量Cへ流れることにより、この浮遊容量Cが充電(チャージ)される。この充電により、出力端子3における出力電圧(Vout)が、低レベル(VL)から高レベル(VH)へ上昇して切り替わる。
また、第一ダイオードブリッジ1において、ダイオードD3に第一過渡電流I2bが流れると、ダイオードD1及びD4では電流が流れなくなる。このため、第一ダイオードブリッジ1をバランスさせようとして、ダイオードD2において、トランジスタQ5からの第一バランス電流I2aが流れる。
ることにより、第一ダイオードブリッジ1をバランスさせようとして、ダイオードD3に対向する位置(ダイオードD3と直接接続されていない)に配置されているダイオードD2に、第一バランス電流I2aが流れる。
その後、第一バランス電流I2aは、ダイオードD2からトランジスタQ2を経由して、定電流源I20へ流れる。
この第一バランス電流I2aの値は、第一過渡電流I2bに等しい値を示すものであって、最大電流は定常電流I20を超えることはない。
ところで、浮遊容量Cが電圧VHまで充電され、出力端子3における出力電圧(Vout)が高レベル(VH)に達したときは(すなわち、過渡状態から定常状態へ移行する際には)、浮遊容量Cへの第一過渡電流I2bの供給が終了し、第4図に示すように、この第一過渡電流I2bに代わって定常電流I20が流れ始める。この定常電流I20は、高電圧源4側の定電流源I20から、トランジスタQ1,第一ダイオードブリッジ1及びトランジスタQ2を経由して、低電圧源5側の定電流源I20へ流れる。
そして、その第一過渡電流I2bの流れが終了することにより、ダイオードD2で流れていた第一バランス電流I2aの流れも終了する。
出力端子における出力電圧(Vout)が低レベル(VL)から高レベル(VH)へ切り替えられた後の定常状態においては、定常電流I20が、4側定電流源I20から、トランジスタQ1,第一ダイオードブリッジ1及びトランジスタQ2を経由して、5側定電流源I20へ流れる。
この定常電流I20は、第一ダイオードブリッジ1内においては、ノードN1aで、ダイオードD1へ流れる電流とダイオードD3へ流れる電流とに分岐される。そして、ダイオードD1からダイオードD2を経由して流れてきた電流と、ダイオードD3からダイオードD4を経由して流れてきた電流とがノードN1bで合流して、トランジスタQ2へ流れる。
次に、出力端子における出力電圧を高レベルから低レベルへ切り替える動作について、説明する。
出力電圧(Vout)を高レベル(VH)から低レベル(VL)へ切り替える際には、トランジスタQ1及びQ2をON状態からOFF状態に切り替えるとともに、トランジスタQ3及びQ4をOFF状態からON状態に切り替える。
その結果、第3図に示すように、浮遊容量Cからの放電電流が、ノードN2c,ダイオードD8,ノードN2b及びトランジスタQ4を順次に経由して5側定電流源I20へ流れる。この放電電流を、第二過渡電流I2dという。
トランジスタQ1及びQ2がOFF状態に、また、トランジスタQ3及びQ4がON状態に切り替えられ、放電電流(第二過渡電流I2d)が浮遊容量Cから低電圧源5側へ流れることにより、出力端子3における出力電圧(Vout)が、高レベル(VH)から低レベル(VL)へ低下して切り替わる。
また、第二ダイオードブリッジ2において、ダイオードD8に第二過渡電流I2dが流れると、第二ダイオードブリッジ2をバランスさせようとして、ダイオードD5において、トランジスタQ3からの第二バランス電流I2cが流れる。
すなわち、ダイオードD8に放電電流が流れることにより、第二ダイオードブリッジ2をバランスさせるため、ダイオードD8に対向する位置(ダイオードD8と直接接続されていない)に配置されているダイオードD5に、第二バランス電流I2cが流れる。
その後、第二バランス電流I2cは、ダイオードD5からトランジスタQ8を経由して、低電圧源5へ流れる。この第二バランス電流I2cの値は、第二過渡電流I2dに等しい。
ところで、浮遊容量Cからの放電が終了し、出力端子3における出力電圧(Vout)が低レベル(VL)に達したときは(すなわち、過渡状態から定常状態へ移行する際には)、第二過渡電流I2dの流れが終了する。
このため、ダイオードD5で流れていた第二バランス電流I2cも終了し、第4図に示すように、この第二バランス電流I2cに代わって定常電流I20が、トランジスタQ3及び第二ダイオードブリッジ2を経由して、トランジスタQ4へ流れ始める。
この定常電流I20は、第二ダイオードブリッジ2内においては、ノードN2aで、ダイオードD5へ流れる電流とダイオードD7へ流れる電流とに分岐される。そして、ダイオードD5からダイオードD6を経由して流れてきた電流と、ダイオードD7からダイオードD8を経由して流れてきた電流とがノードN2bで合流して、トランジスタQ4へ流れる。
このような構成を有するピンエレクトロニクスカード用のドライバ回路内においては、出力電圧(Vout)が低レベル(VL)から高レベル(VH)へ切り替えられて、定常状態となった後も、定常電流は流れ続ける。さらに、出力電圧(Vout)が高レベル(VH)から低レベル(VL)へ切り替えられて、定常状態となった後においても、定常電流は流れ続ける。
このため、第3図に示すドライバ回路においては、定常状態での消費電力が小さくならないという問題点があった。
この問題点の解決策としては、定常電流I20を減少させることが考えられる。
ところが、出力電圧のレベルを切り替える際のスルーレート(切り替え速度)は、浮遊容量Cと充電電流(ΔIcc)によって決まる。このため、消費電力を低減するために、定常電流I20を減少させると、そのスルーレートが低下してしまうという問題が生じる。
このように、第3図に示すドライバ回路においては、消費電力の削減とスルーレートの速度維持とを両立させることが困難であった。
特に、ドライバ回路をピンエレクトロニクスカードに用いる場合は、立ち上がり及び立ち下がりがより急峻な電圧波形をDUTへ出力することが課題とされてきた。すなわち、ドライバ回路の出力端子における出力電圧のレベル切替のスルーレートを、より高速化させる技術の提供が求められていた。
本発明は、上記の問題を解決すべくなされたものであり、出力電圧のレベルを切り替える際のスルーレートの高速化を可能とするとともに、このスルーレートを低下させることなくドライバ回路内の消費電力を低減できる、ピンエレクトロニクスカードへの使用に好適なドライバ回路の提供を目的とする。
発明の開示
本発明は、第一及び第二ダイオードブリッジを備え、出力端子における出力電圧を低レベルから高レベルへ切り替える際に、高電圧源から、第一ダイオードブリッジを構成する一つのダイオードを介して、浮遊容量へ第一過渡電流を流すともに、高電圧源から、第一ダイオードブリッジの当該ダイオードに対向する位置のダイオードを介して、低電圧源へ第一バランス電流を流し、出力電圧を高レベルから低レベルへ切り替える際に、浮遊容量から、第二ダイオードブリッジを構成する一つのダイオードを介して、低電圧源へ第二過渡電流を流すとともに、高電圧源から、第二ダイオードブリッジの当該ダイオードに対向する位置のダイオードを介して、低電圧源へ第二バランス電流を流すドライバ回路であって、第一バランス電流の値に所定の倍数を乗じた値の第一過渡電流を、高電圧源から第一ダイオードブリッジへ流す第一カレントミラー回路と、第二バランス電流の値に所定の倍数を乗じた値の第二過渡電流を、第二ダイオードブリッジから低電圧源へ流す第二カレントミラー回路と、第二バランス電流の値に所定の倍数を乗じた値の第二過渡電流を、第二ダイオードブリッジから低電圧源へ流す第二カレントミラー回路とを設けた構成としてある。
このように、本発明のドライバ回路は、第一カレントミラー回路を設けたことにより、出力電圧を低レベルから高レベルへ切り替える際に流れる第一過渡電流を、第一バランス電流の値に所定の倍数を乗じた値とすることができる。
これにより、第3図に示すドライバ回路における第一過渡電流に比べて、その電流値を増加できる。したがって、充電電流と浮遊容量とにより決定されるスルーレートの高速化を図ることができる。
さらに、スルーレートを従来と同じ切替速度とするように設定すれば、第4図に示すドライバ回路における定常電流I20に比べて、その電流値を減少させることができる。
したがって、定常状態時におけるドライバ回路内の消費電力を低減させることができる。
そして、この消費電力の低減は、第一過渡電流の減少によるものではないため、出力電圧を切り替える際のスルーレートを低下させることなく、定常状態でのドライバ回路における消費電力を低減することができる。
また、本発明によれば、第二カレントミラー回路を設けたことにより、出力電圧を高レベルから低レベルへ切り替える際に流れる第二過渡電流を、第二バランス電流の値に所定の倍数を乗じた値とするができる。
このため、第3図に示すドライバ回路における第二過渡電流に比べて、その電流値を増加させることができる。したがって、第二過渡電流である充電電流が従来に比べて増加されることから、出力電圧の切替速度であるスルーレートをより高速化にすることができる。
さらに、外部回路へ出力する電圧波形に従来のスルーレートを用いる場合には、第4図に示すドライバ回路における定常電流I20に比べて、その電流値を減少させることができる。このため、定常状態時における消費電力の削減を可能とする。
そして、この消費電力の低減が第二過渡電流の減少によるものではないことから、出力電圧を切り替える際のスルーレートを低下させることなく、定常状態でのドライバ回路における消費電力を低減できる。
発明を実施するための最良の形態
本発明の一実施形態を、第1図を参照して説明する。
第1図は、実施形態のドライバ回路の要部回路図である。第1図に示すように、本実施形態のドライバ回路は、第一及び第二カレントミラー回路10及び20を設けた点を除いては、第3図に示したドライバ回路と同様の構成となっている。
すなわち、実施形態のドライバ回路においても、出力端子3における出力電圧を高レベル電圧(VH)と低レベル電圧(VL)との間で切り替えるために、第3図に示す回路と同様に、第一及び第二ダイオードブリッジ1及び2を備えている。
さらに、第一ダイオードブリッジ1と高電圧源4との間には、第一トランジスタQ1が設けられ、第一ダイオードブリッジ1と低電圧源5との間には、第二トランジスタQ2が設けられている。そして、ダイオードD3とダイオードD4との間のノードN1cが、出力端子3に接続されている。この出力端子3と共通電位との間には浮遊容量Cが形成されている。
また、第二ダイオードブリッジ2と高電圧源4との間には、第三トランジスタQ3が設けられ、第二ダイオードブリッジ2と低電圧源5との間には、第四トランジスタQ4が設けられている。さらに、ダイオードD7とダイオードD8との間のノードN2cが、出力端子3に接続されている。
そして、トランジスタQ1及びQ2をON状態とするとともに、トランジスタQ3及びQ4をOFF状態とすると、出力電圧(Vout)は高レベル電圧(VH)となる。これに対して、トランジスタQ1及びQ2をOFF状態とするとともに、トランジスタQ3及びQ4をON状態とすると、出力電圧(Vout)は低レベル電圧(VL)となる。
また、高電圧源4と第一ダイオードブリッジ1との間には、第一カレントミラー回路10が設けられている。
さらに、低電圧源5と第二ダイオードブリッジ2との間には、第二カレントミラー回路20が設けられている。
これらのうち、第一カレントミラー回路10は、基準電流i0の流れる抵抗R10と、電流i1、の流れる抵抗R11と、電流i2の流れる抵抗R12とを有しており、これら抵抗R10,R11,R12は、それぞれ並列に接続されている。
また、第二カレントミラー回路20は、基準電流j0の流れる抵抗R20と、電流j1、の流れる抵抗R21と、電流j2の流れる抵抗R22とを有しており、これら抵抗R20,R21,R22は、それぞれ並列に接続されている。
なお、第一カレントミラー回路10において、抵抗R10で流れる電流を基準電流i0、合成抵抗(R1T:抵抗R11+抵抗R12)で流れる電流をミラー電流(i12=i、+i2)とし、また、第二カレントミラー回路20において、抵抗R20で流れる電流を基準電流j0、合成抵抗(R2T:抵抗R21+抵抗R22)で流れる電流をミラー電流(j22=j1+j2)とする。
次に、出力端子における出力電圧を低レベルから高レベルへ切り替える際の過渡状態(第一過渡状態)におけるドライバ回路の動作について、第1図を参照して説明する。
出力電圧(Vout)を低レベル(VL)から高レベル(VH)へ切り替える際には、トランジスタQ1及びQ2をOFF状態からON状態に切り替えるとともに、トランジスタQ3及びQ4をON状態からOFF状態に切り替える。
その結果、第1図に示すように、第一カレントミラー回路10の合成抵抗R1Tからのミラー電流i12(第一過渡電流I2f)が、トランジスタQ1,ノードN1a,ダイオードD3及びノードN1cを経由して、浮遊容量Cへ流れる。
第一過渡電流I2fの値は、定常電流Ix0の値と加算電流(2×Ich1)の値との合計値で示される。なお、加算電流は、第一バランス電流I2eに所定の倍数を乗じた値となる。
この第一過渡電流I2fが、浮遊容量Cへ流れることにより、この浮遊容量Cが充電(チャージ)される。この充電により、出力端子3における出力電圧(Vout)が低レベル(VL)から高レベル(VH)へ上昇して切り替わる。
また、第一ダイオードブリッジ1において、ダイオードD3に第一過渡電流I2fが流れると、この第一ダイオードブリッジ1をバランスさせるように、ダイオードD2において、トランジスタQ5からの第一バランス電流I2eが流れる。
すなわち、ダイオードD3に充電電流(第一過渡電流I2f)が流れることにより、第一ダイオードブリッジ1をバランスさせるため、ダイオードD3に対向する位置(ダイオードD3と直接接続されていない)に配置されているダイオードD2に、第一バランス電流I2eが流れる。
この第一バランス電流I2eは、第一カレントミラー回路10における基準電流i0に加算され、この第一カレントミラー回路10から、ダイオードD2及びトランジスタQ2を経由して、第二カレントミラー回路20の合成抵抗R2Tへ流れる。
さらに、この第一バランス電流I2eの値は、第二カレントミラー回路20のミラー電流に等しい。また、この第一バランス電流I2eは、第一過渡電流I2fの1/3の電流値を示す。
次に、第一過渡電流と第一バランス電流との関係について、第1図を参照して説明する。
第一カレントミラー回路10においては、第1図に示すように、ミラー電流i1及びi2の合成電流i12が第一過渡電流I2fとして流れるとともに、第二カレントミラー回路20のミラー電流が第一バランス電流I2eとして流れる。
すなわち、第一過渡電流I2fは、抵抗R11と抵抗R12との合成抵抗R1Tの値により、また、第一バランス電流I2eは、第二カレントミラー回路20のミラー抵抗により、それぞれ決定される。
このため、加算電流は、第一バランス電流I2eとの関係においては、単独抵抗R10と合成抵抗R1Tとの比(所定の倍数)にもとづいて決定される。
たとえば、第1図においては、第一バランス電流I2e:第一過渡電流I2fの加算分=合成抵抗R1T:単独抵抗R10=1:2となる。このため、(第一バランス電流I2e)×2=(第一過渡電流I2fの加算分)となり、この場合、所定の倍数は2である。
なお、この所定の倍数は、2倍に限るものではなく、2倍以外の倍数、たとえば、3倍以上とすることができる。
所定の倍数を3倍とすれば、第一バランス電流に対して3倍の加算電流と低電流を加算した電流が第一過渡電流として流れる。このため、出力端子から外部回路への電圧波形における立ち上がりのスルーレートを高速化できる。
また、そのスルーレートを従来の速度に設定する場合は、第一バランス電流を第一過渡電流の1/4以下とすることができる。
また、定常状態において、第一カレントミラー回路10のミラー電流を1/4とすることができるため、ドライバ回路内の消費電力を低減できる。
また、第1図においては、抵抗素子の抵抗値にもとづいて所定の倍数を決定しているが、この抵抗素子の抵抗値に限るものではなく、たとえば、トランジスタ等の電子部品の内部抵抗にもとづいて決定することもできる。
ドライバ回路にこのようなカレントミラー回路を設けることにより、基準電流(バランス電流)に所定の倍数を乗じた値の過渡電流を得ることができるため、第3図に示すドライバ回路に比べてより多くの充電電流を流すことができる。
したがって、浮遊容量Cの電圧が瞬時に電圧VHに達することから、出力端子の出力電圧をレベル切替する際のスルーレートを高速化できる。すなわち、従来に比べて立ち上がりがより急峻な電圧波形を得ることができる。
さらに、出力端子から外部回路へ電圧波形を出力する場合において、従来のスルーレートを用いる場合は、そのスルーレートを満たすだけの第一過渡電流の値を設定すればよいことになる。このため、カレントミラー回路における抵抗比率に応じて、第一バランス電流及びミラー電流を減少させることができる。
このミラー電流の減少により、ドライバ回路を構成する各素子での消費電力を抑制できるとともに、高電圧源4からの供給電流量を減少できる。
したがって、ドライバ回路へ供給される電源電流及びドライバ回路内部における消費電力を低減できる。
さらに、このドライバ回路内の消費電力の低減が、第一バランス電流の減少及び定常時のミラー電流の減少にもとづくものであって、第一過渡電流の減少にもとづくものではないため、高速化されたスルーレートを維持しつつ、ドライバ回路内の消費電力の低減を図ることができる。
なお、出力端子における出力電圧を高レベルから低レベルへ切り替える際も同様に(対象的に)動作するため、この説明を省略する。
次に、定常状態におけるドライバ回路の動作について、第2図を参照して説明する。
定常状態において、第一カレントミラー回路10の抵抗R10に流れる電流は、基準電流i0であり、また、合成抵抗R1Tに流れる電流は、その基準電流i0に所定の倍数を乗じた値を示す電流i12(定常電流Ix0)である。
一方、第二カレントミラー回路20においても、同様に、抵抗R20に流れる電流は、基準電流j0であり、また、合成抵抗R2Tに流れる電流は、その基準電流j0に所定の倍数を乗じた値を示す電流j12(定常電流Ix2)である。
このため、この定常状態においても、従来のドライバ回路における第一及び定常電流I2に比べて減少させることができる。したがって、定常状態においても、ドライバ回路内における消費電力を低減できる。
なお、第1図及び第2図においては、第一及び第二カレントミラー回路10及び20中、抵抗R10,合成抵抗R1T,抵抗R20及び合成抵抗R2T一つ及び二つの抵抗で構成されているが、一つ及び二つに限るものではなく、二つ以上の抵抗を直列あるいは並列で接続して構成することもできる。
本発明によれば、第一カレントミラー回路及び第二カレントミラー回路を設けたことにより、定常状態とのミラー電流を、従来の定常電流I2に比べて低減できるため、過渡状態時及び定常状態時におけるドライバ回路内の消費電力を低減できる。
また、この消費電力の低減が、第一及び第二過渡電流を減少させることなく実現されるため、出力電圧のレベルを切り替える際の高速化されたスルーレートを維持できる。したがって、このスルーレートを低下させることなく、過渡状態時及び定常状態時におけるドライバ回路内の消費電力を低減できる。
産業上の利用可能性
以上のように、本発明のドライバ回路は、LSIテスタのテストヘッド部におけるピンエレクトロニクスカード用のドライバ回路として有効に使用することができる。
【図面の簡単な説明】
第1図は、本発明の一実施形態にかかるドライバ回路の要部回路図である。
第2図は、本発明の一実施形態にかかるドライバ回路の要部回路図である。
第3図は、従来例のドライバ回路の要部回路図である。
第4図は、従来例のドライバ回路の要部回路図である。
Claims (1)
- 第一及び第二ダイオードブリッジを備え、
出力端子における出力電圧を低レベルから高レベルへ切り替える際に、高電圧源から、前記第一ダイオードブリッジを構成する一つのダイオードを介して、浮遊容量へ第一過渡電流を流すともに、前記高電圧源から、前記第一ダイオードブリッジの当該ダイオードに対向する位置のダイオードを介して、低電圧源へ第一バランス電流を流し、
前記出力電圧を高レベルから低レベルへ切り替える際に、前記浮遊容量から、前記第二ダイオードブリッジを構成する一つのダイオードを介して、前記低電圧源へ第二過渡電流を流すとともに、前記高電圧源から、前記第二ダイオードブリッジの当該ダイオードに対向する位置のダイオードを介して、前記低電圧源へ第二バランス電流を流すドライバ回路であって、
前記第一バランス電流の値に所定の倍数を乗じた値と第一定常電流値を加算した前記第一過渡電流を、前記高電圧源から前記第一ダイオードブリッジへ流す第一カレントミラー回路と、
前記第二バランス電流の値に所定の倍数を乗じた値と第二定常電流値を加算した前記第二過渡電流を、前記第二ダイオードブリッジから前記低電圧源へ流す第二カレントミラー回路と
を設けたことを特徴とするドライバ回路。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000370172 | 2000-12-05 | ||
JP2000370172 | 2000-12-05 | ||
PCT/JP2001/010646 WO2002047268A1 (fr) | 2000-12-05 | 2001-12-05 | Circuit de commande |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2002047268A1 true JPWO2002047268A1 (ja) | 2004-04-08 |
JP3851871B2 JP3851871B2 (ja) | 2006-11-29 |
Family
ID=18840099
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002548873A Expired - Fee Related JP3851871B2 (ja) | 2000-12-05 | 2001-12-05 | ドライバ回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6876231B2 (ja) |
JP (1) | JP3851871B2 (ja) |
WO (1) | WO2002047268A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4932328B2 (ja) * | 2006-05-29 | 2012-05-16 | ルネサスエレクトロニクス株式会社 | 送信回路及びその制御方法 |
US8368366B2 (en) * | 2009-09-03 | 2013-02-05 | Advantest Corporation | Driver circuit and test apparatus |
US10209307B2 (en) * | 2016-05-23 | 2019-02-19 | Analog Devices, Inc. | Multiple-level driver circuit with non-commutating bridge |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5206544A (en) * | 1991-04-08 | 1993-04-27 | International Business Machines Corporation | CMOS off-chip driver with reduced signal swing and reduced power supply disturbance |
KR0181307B1 (ko) * | 1994-05-27 | 1999-04-01 | 오우라 히로시 | 반도체 시험장치용 드라이버회로 |
JP3490165B2 (ja) | 1994-12-15 | 2004-01-26 | 株式会社アドバンテスト | ドライバ回路 |
US5745003A (en) | 1996-09-11 | 1998-04-28 | Schlumberger Technologies Inc. | Driver circuits for IC tester |
-
2001
- 2001-12-05 US US10/433,393 patent/US6876231B2/en not_active Expired - Fee Related
- 2001-12-05 JP JP2002548873A patent/JP3851871B2/ja not_active Expired - Fee Related
- 2001-12-05 WO PCT/JP2001/010646 patent/WO2002047268A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
US20040027165A1 (en) | 2004-02-12 |
JP3851871B2 (ja) | 2006-11-29 |
US6876231B2 (en) | 2005-04-05 |
WO2002047268A1 (fr) | 2002-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7839197B2 (en) | Level shift circuit | |
US8922932B2 (en) | Power supply circuit | |
US7038502B2 (en) | LVDS driver circuit and driver circuit | |
JP5255248B2 (ja) | 電源安定化回路、電子デバイス、および、試験装置 | |
JPH07333249A (ja) | Ic試験用電圧発生回路 | |
US20090115465A1 (en) | Low power, high slew rate ccd driver | |
JPWO2004104606A1 (ja) | 電源装置、試験装置及び電源電圧安定化装置 | |
KR20070065900A (ko) | 전원 장치 및 시험 장치 | |
JP2002026099A (ja) | エレクトロマイグレーション評価回路 | |
JP3851871B2 (ja) | ドライバ回路 | |
JP2004015941A (ja) | 正負直流電源装置及びこれを用いる半導体試験装置 | |
JPH10124159A (ja) | 電圧印加回路 | |
JP2004347421A (ja) | 電流測定装置及び試験装置 | |
JP3433568B2 (ja) | 終端回路 | |
JP2007333536A (ja) | 差動信号出力回路のdc特性テスト回路 | |
US6400193B1 (en) | High speed, high current and low power consumption output circuit | |
JPH04259868A (ja) | Ic試験装置 | |
JP2002277505A (ja) | Dc特性測定用電源装置及び半導体試験装置 | |
JP4912263B2 (ja) | 負荷システム | |
JPS63124973A (ja) | 電子デバイス駆動回路 | |
KR100442857B1 (ko) | 구형파 직류변환회로 | |
JPWO2003076958A1 (ja) | 半導体試験装置 | |
JPH01162160A (ja) | 電流測定回路 | |
JPH08136617A (ja) | 半導体集積回路装置の測定方法 | |
JPH02301213A (ja) | ヒステリシス付きコンパレータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AA64 | Notification of invalidation of claim of internal priority (with term) |
Free format text: JAPANESE INTERMEDIATE CODE: A241764 Effective date: 20030910 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031001 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040709 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040709 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060829 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060904 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130908 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130908 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |