JP2007333536A - 差動信号出力回路のｄｃ特性テスト回路 - Google Patents

Abstract

【課題】差動信号出力回路から出力される差動信号のＤＣ特性テストを、電圧測定テストではなく、０，１の２値によるファンクションテストで判定可能とし、そのテストを容易化することができる差動信号出力回路のＤＣ特性テスト回路を提供する。
【解決手段】本発明の差動信号出力回路のＤＣ特性テスト回路は、ポジ信号およびネガ信号からなる差動信号を出力する差動信号出力回路を搭載する半導体装置に搭載され、差動信号のＤＣ特性テストを行うもので、基本的に、ポジ信号とネガ信号の電圧値の差分値である差動電圧を発生する差動電圧発生回路と、差動電圧とスペックで規定されたリファレンス電圧とを比較し、その比較結果を２値のテスト結果として出力する比較回路とを備える。
【選択図】図１

Description

本発明は、差動信号出力回路から出力される差動信号のＤＣ（直流）特性テストを行う差動信号出力回路のＤＣ特性テスト回路に関するものである。

差動信号出力回路から出力される差動信号は、ポジ信号とネガ信号とからなる１対の信号（差動ペア）である。この差動信号のＤＣ特性テストでは、ポジ信号とネガ信号とから差動電圧とオフセット電圧とを演算して算出し、その結果の良否を判定するという手法が取られている。ここで、差動電圧は、ポジ信号とネガ信号の電圧値の差分値であり、オフセット信号は、ポジ信号とネガ信号の電圧値の中間値である。

具体的には、差動信号が“Ｌ（ローレベル）”（ポジ信号が“Ｌ”、ネガ信号が“Ｈ（ハイレベル）”）の時に、ポジ信号とネガ信号の電圧値を測定し、両者の差分値である差動電圧と、中間値であるオフセット電圧を演算して算出する。そして、その結果をスペック値と比較することによって良否の判定を行う。また、差動信号が“Ｈ”の場合のテストも、差動信号が“Ｌ”の場合と同様して行う。

また、半導体装置に複数の差動信号出力回路が搭載されている場合、上記の電圧値測定および演算処理を繰り返し行い、各々の差動信号の評価を行う。なお、差動信号の保証仕様によっては、例えば差動電圧値が決められていないものや、単にグランド電位を基準とする電圧値だけで規定されているものもある。この場合、上述する電圧値測定の結果を評価せず、差動信号の出力電圧値で直接判定する場合もある。

一般的な差動信号は、差動ペア間に終端抵抗が設けられる仕様となっている。このため、差動信号のＤＣ特定テスト時には、差動ペア間に、終端抵抗と同等の抵抗値を持つ抵抗素子を設置する必要がある。逆に、ファンクションテスト時に差動信号も期待値と比較する場合には、その比較レベルのマージンを確保する為に、抵抗素子を外して出力レベルを広げたり、テスターの終端機能等を用いて比較レベルを明確にする必要がある。

そのため、上記の抵抗素子と共に、この抵抗素子の接続ないし非接続を制御するリレーなどのスイッチ等の多数の部品が必要となる。通常、これらの部品は、テスターのテスト用ボード上に配置される。

従来の差動信号のＤＣ特性テストの手法では、１つの差動信号出力回路に対して、４回の電圧値測定と、４回の演算処理を行う必要がある。ここで、４回とは、ポジ信号が“Ｈ”でネガ信号が“Ｌ”の場合、および、ポジ信号が“Ｌ”でネガ信号が“Ｈ”の場合に、その電圧値とスペックで規定された電圧値の上限値および下限値との比較である。このため、テスト時間が長くなり、テストコストが上昇するという問題がある。

また、多数の抵抗素子やリレー等の部品をテスト用ボード上に配置する必要があるため、テスト用ボードが複雑になり、その製作時間も長くなって、同様にテストコストが上昇する。

ここで、本発明の先行技術文献として、例えば特許文献１がある。特許文献１は、半導体集積回路の電源電流等の測定方法に関するものである。同文献には、基準電圧が印加される判定手段を半導体集積回路に内蔵させ、半導体集積回路の入力端子に入力信号を印加したのちの外部抵抗器の電圧降下分を判定手段により基準電圧と比較し、判定手段からの出力から電流値が規格内であるか否かを判定することが開示されている。

特開昭５８−９６２５９号公報

上記特許文献１は、半導体集積回路に内蔵された判定手段からの０，１の２値出力から、電流値が規格内であるか否かを判定する点において、本発明と共通する部分は認められる。しかし、特許文献１は、半導体集積回路の電流値等の測定時間を短縮化するものであるのに対して、本発明は、差動信号出力回路から出力される差動信号のＤＣ特性のテストを容易化するものである点において、両者の目的は全く異なるものである。

すなわち、本発明の目的は、前記従来技術に基づく問題点を解消し、差動信号出力回路から出力される差動信号のＤＣ特性テストを、電圧測定テストではなく、０，１の２値によるファンクションテストで判定可能とし、そのテストを容易化することができる差動信号出力回路のＤＣ特性テスト回路を提供することにある。

上記目的を達成するために、本発明は、ポジ信号およびネガ信号からなる差動信号を出力する差動信号出力回路を搭載する半導体装置に搭載され、前記差動信号のＤＣ特性テストを行う差動信号出力回路のＤＣ特性テスト回路であって、
前記ポジ信号とネガ信号の電圧値の差分値である差動電圧を発生する差動電圧発生回路と、
前記差動電圧とスペックで規定されたリファレンス電圧とを比較し、その比較結果を２値のテスト結果として出力する比較回路とを備えることを特徴とする差動信号出力回路のＤＣ特性テスト回路を提供する。

ここで、さらに、前記ポジ信号とネガ信号の電圧値の中間値であるオフセット電圧を発生するオフセット電圧発生回路と、
第１の切換信号に応じて、前記差動電圧と前記オフセット電圧とを切り換えて出力する第１の切換回路とを備え、
前記比較回路は、前記第１の切換回路から、前記差動電圧が出力された時には、該差動電圧と前記リファレンス電圧とを比較し、前記オフセット電圧が出力された時には、該オフセット電圧と前記リファレンス電圧とを比較することが好ましい。

また、さらに、第２の切換信号に応じて、２以上のリファレンス電圧を切り換え、該２以上のリファレンス電圧のうちの１つを前記リファレンス電圧として出力する第２の切換回路を備えることが好ましい。

また、前記差動電圧発生回路は、前記差動電圧または前記オフセット電圧が保持される容量素子と、
前記容量素子の一方の端子と前記ポジ信号との間に接続された第１のスイッチと、
前記容量素子の他方の端子と前記ネガ信号との間に接続された第２のスイッチと、
前記容量素子に保持された差動電圧または前記オフセット電圧を所定の基準電位に接続し、該基準電位までシフトする第３のスイッチとを備え、
前記第１、第２および第３のスイッチは、第３の切換信号に応じて、テスト時には全てオン状態に切り換えられ、通常動作時には全てオフ状態に切り換えられることが好ましい。

また、前記差動電圧のテスト時には、前記第３の切換信号に応じて、前記第１、第２および第３のスイッチがオン状態とされ、前記容量素子に、前記基準電位までシフトされた差動電圧が保持され、前記比較回路によって、前記基準電位までシフトされた差動電圧と前記リファレンス電圧とが比較されることが好ましい。

また、前記オフセット電圧発生回路は、前記第１のスイッチおよび前記容量素子の一方の端子の間のノードと前記第２のスイッチおよび前記容量素子の他方の端子の間のノードとの間に直列に接続され、それぞれ終端抵抗の１／２の抵抗値を持つ２つの抵抗素子を備え、
前記２つの抵抗素子の間のノードから、抵抗分割によって、前記オフセット電圧を出力するものであることが好ましい。

また、前記第１の切換回路は、前記第１のスイッチと前記容量素子の一方の端子との間に接続された第４のスイッチと、
前記第２のスイッチと前記容量素子の他方の端子との間に接続された第５のスイッチと、
前記２つの抵抗素子の間のノードと前記容量素子の他方の端子との間に接続された第６のスイッチとを備え、
前記第４および第５のスイッチと前記第６のスイッチとは、前記第１の切換信号に応じて、そのオン状態ないしオフ状態が排他的に切り換えられることが好ましい。

また、前記差動電圧のテスト時には、前記第３の切換信号に応じて、前記第１、第２および第３のスイッチがオン状態とされ、前記第１の切換信号に応じて、前記第４および第５のスイッチがオン状態で前記第６のスイッチがオフ状態とされ、前記容量素子に、前記基準電位までシフトされた差動電圧が保持され、前記比較回路によって、前記基準電位までシフトされた差動電圧と前記リファレンス電圧とが比較されることが好ましい。

また、前記オフセット電圧のテスト時には、前記第３の切換信号に応じて、前記第１、第２および第３のスイッチがオン状態とされ、前記第１の切換信号に応じて、前記第４および第５のスイッチがオフ状態で前記第６のスイッチがオン状態とされ、前記容量素子に、前記基準電位までシフトされたオフセット電圧が保持され、前記比較回路によって、前記基準電位までシフトされたオフセット電圧と前記リファレンス電圧とが比較されることが好ましい。

また、前記第２の切換回路は、第１の入力端子から入力される第１のリファレンス電圧に対応して設けられた第７のスイッチと、
第２の入力端子から入力される第２のリファレンス電圧に対応して設けられた第８のスイッチとを備え、
前記第７のスイッチと前記第８のスイッチとは、前記第２の切換信号に応じて、そのオン状態ないしオフ状態が排他的に切り換えられ、前記第１または第２のリファレンス電圧のうちの１つを前記リファレンス電圧として出力することが好ましい。

また、前記第２の切換回路は、高電位電源と低電位電源との間に直列に接続された複数の抵抗素子からなる抵抗ラダーと、
前記第２の切換信号に応じて、前記抵抗ラダーの複数の抵抗素子の間のノードから出力される複数のリファレンス電圧の内の１つを前記リファレンス電圧として出力するマルチプレクサとを備えることが好ましい。

また、前記比較回路は、チョッパー型の比較回路であることが好ましい。

また、前記基準電位は、グランド電位であることが好ましい。

従来のテスト手法では、差動信号のＤＣ特性テストは、１つの差動信号出力回路に対して、４回の電圧値測定と４回の演算処理が必要であった。これに対し、本発明の差動信号出力回路のＤＣ特性テスト回路では、電圧測定テストではなく、ファンクションテストで、その良否の判定が可能になる。このため、テストを容易化でき、テスト時間の大幅な短縮が実現でき、その結果、テストコストを下げることができる。

また、従来、テスト用ボードに配置していた部品をテスト回路内（半導体装置内）に取り込むことができる。このため、テスト用ボードへの部品の実装が不要となり、ボード製作期間の短縮とボード製作費用の削減に大きく貢献することができる。

以下に、添付の図面に示す好適実施形態に基づいて、本発明の差動信号出力回路のＤＣ特性テスト回路を詳細に説明する。

図１は、本発明の差動信号出力回路のＤＣ特性テスト回路の構成を表す一実施形態の回路図である。同図に示すＤＣ特性テスト回路１０は、差動信号を出力する差動信号出力回路２０を搭載する半導体装置に搭載され、その差動信号のＤＣ特性テストを行うもので、差動電圧発生回路１２と、オフセット電圧発生回路１４と、切換回路１６と、比較回路１８とによって構成されている。

図１に示すように、差動信号出力回路２０から出力される差動信号は、ポジ信号ＶｉｎＰとネガ信号ＶｉｎＮとからなる１対の信号（差動ペア）である。これらのポジ信号ＶｉｎＰとネガ信号ＶｉｎＮは、それぞれ出力端子ＰａｄＰとＰａｄＮから半導体装置の外部へ出力される。また、ポジ信号ＶｉｎＰとネガ信号ＶｉｎＮは、ＤＣ特性テスト回路１０にも入力される。

ＤＣ特性テスト回路１０では、ポジ信号ＶｉｎＰとネガ信号ＶｉｎＮの電圧値の差分値である差動電圧Ｖｄｉｆｆと、ポジ信号ＶｉｎＰとネガ信号ＶｉｎＮの電圧値の中間値であるオフセット電圧Ｖｏｆｆｓｅｔを発生する。そして、それらの差動電圧Ｖｄｉｆｆおよびオフセット電圧Ｖｏｆｆｓｅｔとスペックによって規定されるリファレンス電圧Ｖｒｅｆとを比較し、その比較結果を、０，１の２値のテスト結果として出力する。

以下、ＤＣ特性テスト回路１０の各構成要素について順に説明する。

まず、差動電圧発生回路１２は、前述の差動電圧Ｖｄｉｆｆを発生するもので、容量素子Ｃ１と、スイッチＳ１、Ｓ２、Ｓ３とによって構成されている。スイッチＳ１は、ポジ信号ＶｉｎＰとノードＡとの間に接続され、スイッチＳ２は、ネガ信号ＶｉｎＮとノードＢとの間に接続されている。容量素子Ｃ１は、ノードＣとノードＤとの間に接続され、スイッチＳ３は、ノードＣとグランド電位（基準電位）との間に接続されている。

ここで、スイッチＳ１〜Ｓ３は、切換信号（図示省略）に応じて、テスト時には全てオン状態となる。この時、容量素子Ｃ１には、差動電圧のテスト時に差動電圧Ｖｄｉｆｆが保持され、オフセット電圧Ｖｏｆｆｓｅｔのテスト時にオフセット電圧Ｖｏｆｆｓｅｔが保持される。一方、通常動作時には、少なくともスイッチＳ１、Ｓ２がオフ状態となり、ＤＣ特性テスト回路１０は、差動信号から電気的に切り離される。

続いて、オフセット電圧発生回路１４は、前述のオフセット電圧Ｖｏｆｆｓｅｔを発生するもので、それぞれ終端抵抗の１／２の抵抗値を持つ２つの抵抗素子Ｒ１、Ｒ２によって構成されている（終端抵抗の抵抗値＝抵抗素子Ｒ１＋Ｒ２の抵抗値）。２つの抵抗素子Ｒ１、Ｒ２は、ノードＡとノードＢとの間に直列に接続され、両者の間のノードＥから、抵抗分割によって、オフセット電圧Ｖｏｆｆｓｅｔが出力される。

ここで、終端抵抗は、差動信号出力回路２０の仕様に適合した抵抗値のもので、半導体装置の外部でポジ信号とネガ信号との間に接続される。ＤＣ特性テスト回路１０では、差動信号の実使用時の状態を想定して、そのＤＣ特性テストを行うために、終端抵抗の代わりに、その抵抗値の１／２の抵抗値を持つ２つの抵抗素子Ｒ１、Ｒ２を、ポジ信号ＶｉｎＰとネガ信号ＶｉｎＮとの間に直列に接続している。

切換回路１６は、切換信号（図示省略）に応じて、差動電圧Ｖｄｉｆｆとオフセット電圧Ｖｏｆｆｓｅｔとを切り換えて出力するもので、スイッチＳ４、Ｓ５、Ｓ６によって構成されている。スイッチＳ４は、ノードＡとノードＣとの間に接続され、スイッチＳ５はノードＢとノードＤとの間に接続されている。また、スイッチＳ６は、ノードＥとノードＤとの間に接続されている。

スイッチＳ４、Ｓ５とスイッチＳ６とは、テスト時には、切換信号に応じて、そのオン状態ないしオフ状態が排他的に切り換えられる。つまり、差動電圧Ｖｄｉｆｆのテスト時には、スイッチＳ４、Ｓ５がオン状態でスイッチＳ６がオフ状態とされる。また、オフセット電圧Ｖｏｆｆｓｅｔのテスト時には、スイッチＳ４、Ｓ５がオフ状態でスイッチＳ６がオン状態とされる。通常動作時のスイッチＳ４〜Ｓ６の状態は何ら限定されない。

続いて、比較回路１８は、差動電圧Ｖｄｉｆｆまたはオフセット電圧Ｖｏｆｆｓｅｔとスペックで規定されたリファレンス電圧Ｖｒｅｆとを比較し、その比較結果を２値のテスト結果Ｖｏｕｔとして出力する。図示例の比較回路１８は、公知のチョッパー型のもので、スイッチＳ７、Ｓ８、Ｓ９、Ｓ１０と、容量素子Ｖｃ１、Ｖｃ２と、インバータＩＮＶ１、ＩＮＶ２と、バッファＢＵＦとによって構成されている。

スイッチＳ７は、ノードＤとノードＦとの間に接続され、スイッチＳ８は、リファレンス電圧ＶｒｅｆとノードＦとの間に接続されている。容量素子Ｖｃ１、インバータＩＮＶ１、容量素子Ｖｃ２、インバータＩＮＶ２、バッファＢＵＦは、この順にノードＦから直列に接続され、バッファＢＵＦからテスト結果Ｖｏｕｔが出力される。スイッチＳ９、Ｓ１０は、それぞれインバータＩＮＶ１、ＩＮＶ２の入出力端子間に接続されている。

ここで、容量素子Ｖｃ１、インバータＩＮＶ１およびスイッチＳ９は第１の比較器Ｃｏｍｐ１を構成する。同様に、容量素子Ｖｃ２、インバータＩＮＶ２およびスイッチＳ１０は第２の比較器Ｃｏｍｐ２を構成する。本実施形態では、テスト結果Ｖｏｕｔ出力の増幅度を上げるために、２段の比較器Ｃｏｍｐ１、Ｃｏｍｐ２を用いているが、比較器は１段でも良いし、３段以上の比較器を使用しても良い。

比較回路１８は、切換回路１６から、差動電圧Ｖｄｉｆｆが出力された時、すなわち、容量素子Ｃ１に差動電圧Ｖｄｉｆｆが保持されている時には、差動電圧Ｖｄｉｆｆとリファレンス電圧Ｖｒｅｆとを比較する。一方、オフセット電圧Ｖｏｆｆｓｅｔが出力された時、すなわち、容量素子Ｃ１にオフセット電圧Ｖｏｆｆｓｅｔが保持されている時には、オフセット電圧Ｖｏｆｆｓｅｔとリファレンス電圧Ｖｒｅｆとを比較する。

本実施形態では、テスト結果Ｖｏｕｔとして、差動電圧Ｖｄｉｆｆまたはオフセット電圧Ｖｏｆｆｓｅｔの電圧値が、リファレンス電圧Ｖｒｅｆの電圧値よりも大きい時に“Ｈ”が出力され、小さい時に“Ｌ”が出力される。

なお、比較回路１８は、チョッパー型のものに限らず、同様の機能を果たす各種構成のものを使用しても良い。しかし、ＤＣ特性テスト回路１０は半導体装置に搭載されるため、その面積の増大を防ぎ、良否判定の動作速度を早めるためには、チョッパー型の比較回路を用いることが好ましい。また、最終段のバッファＢＵＦは、テスト結果Ｖｏｕｔ出力をロジックレベルに増幅する為のもので、必須の構成要素ではない。

次に、ＤＣ特性テスト回路１０の動作を説明する。

まず、通常動作時の動作を説明する。

通常の動作状態では、例えば全てのスイッチＳ１〜Ｓ１０がオフ状態とされる。この場合、差動信号出力回路２０から出力される差動信号のポジ信号ＶｉｎＰおよびネガ信号ＶｉｎＮは、それぞれ出力端子ＰａｄＰおよびＰａｄＮから半導体装置の外部へ出力される。また、ポジ信号ＶｉｎＰおよびネガ信号ＶｉｎＮは、ＤＣ特性テスト回路１０には入力されず、そのテスト結果Ｖｏｕｔ出力は使用されない。

続いて、差動信号のＤＣ特性テスト時の動作を説明する。

この場合、差動信号出力回路２０から出力される差動信号は、そのポジ信号ＶｉｎＰおよびネガ信号ＶｉｎＮの電圧値が、所定の一定値（ＤＣレベル）に設定される。

まず、差動電圧Ｖｄｉｆｆのテスト時の動作を説明する。

差動信号の電圧値が確定してから、切換信号に応じて、スイッチＳ３、Ｓ６、Ｓ７がオフ状態とされ、スイッチＳ１、Ｓ２、Ｓ４、Ｓ５、Ｓ８、Ｓ９、Ｓ１０がオン状態とされる。

その結果、容量素子Ｃ１には、ポジ信号ＶｉｎＰとネガ信号ＶｉｎＮの電圧値の差分値である差動電圧Ｖｄｉｆｆが保持される。また、比較器Ｃｏｍｐ１は、リファレンス電圧ＶｒｅｆとインバータＩＮＶ１のしきい値電圧Ｖｔｈとの電位のオフセット補償動作となる。同様に、比較器Ｃｏｍｐ２は、インバータＩＮＶ１のしきい値ＶｔｈとインバータＩＮＶ２のしきい値Ｖｔｈとの電位のオフセット動作となる。

例えば、比較器Ｃｏｍｐ１では、インバータＩＮＶ１の入出力端子がショートされるため、容量素子Ｖｃ１の右側端子は、１／２Ｖｃｃ（ＶｃｃはインバータＩＮＶ１の電源電圧）の電圧値となる。一方、容量素子Ｖｃ１の左側端子は、リファレンス電圧Ｖｒｅｆの電圧値となる。従って、容量素子Ｖｃ１には、両者の電圧値の差分値Ｖｒｅｆ−１／２Ｖｃｃが保持される。比較器Ｃｏｍｐ２も同様である。

容量素子Ｃ１、Ｖｃ１、Ｖｃ２の電圧値が確定してから、切換信号に応じて、スイッチＳ４、Ｓ５、Ｓ８、Ｓ９、Ｓ１０がオフ状態とされ、スイッチＳ３、Ｓ７がオン状態とされる。

その結果、容量素子Ｃ１の左側端子がグランド電位に接続され、差動電圧Ｖｄｉｆｆはグランド電位までシフトされる。従って、容量素子Ｃ１の右側端子は、グランド電位までシフトされた差動電圧Ｖｄｉｆｆになる。また、比較器Ｃｏｍｐ１の容量素子Ｖｃ１の左側端子は、リファレンス電圧Ｖｒｅｆの電圧値に代わって、前述のグランド電位までシフトされた差動電圧Ｖｄｉｆｆの電圧値となる。

この時、グランド電位までシフトされた差動電圧Ｖｄｉｆｆよりもリファレンス電圧Ｖｒｅｆの電圧値の方が高い場合、比較器Ｃｏｍｐ１の容量素子Ｖｃ１の左側端子は、その変化分Ｖｄｉｆｆ−Ｖｒｅｆの電圧値だけ上昇する。容量素子Ｖｃ１の左側端子の電圧値の変化分は、その変化分以上にインバータＩＮＶ１によって反転増幅され、インバータＩＮＶ１からは“Ｌ”が出力される。

その結果、比較器Ｃｏｍｐ２の容量素子Ｖｃ２の左側端子の電圧値が下がり、その電圧値の変化分がインバータＩＮＶ２によってさらに反転増幅されるため、インバータＩＮＶ２からは“Ｈ”が出力される。そして、インバータＩＮＶ２の“Ｈ”は、バッファＢＵＦを介して半導体装置の外部へ出力される。すなわち、テスト結果Ｖｏｕｔとして、ロジックレベルの“Ｈ”が出力される。

逆に、グランド電位までシフトされた差動電圧Ｖｄｉｆｆよりもリファレンス電圧Ｖｒｅｆの電圧値の方が低い場合、比較器Ｃｏｍｐ１の容量素子Ｖｃ１の左側端子は、その変化分Ｖｒｅｆ−Ｖｄｉｆｆの電圧値だけ下降する。その結果、インバータＩＮＶ１の出力は“Ｈ”となり、インバータＩＮＶ２の出力は“Ｌ”となり、テスト結果Ｖｏｕｔとして、ロジックレベルの“Ｌ”が出力される。

続いて、オフセット電圧Ｖｏｆｆｓｅｔのテスト時の動作を説明する。

なお、オフセット電圧Ｖｏｆｆｓｅｔのテスト時の動作は、差動電圧Ｖｄｉｆｆのテスト時の動作とほぼ同じであるから、以下、同様の部分は省略して簡単に説明を行う。

差動信号の電圧値が確定してから、切換信号に応じて、スイッチＳ４、Ｓ５、Ｓ７がオフ状態とされ、スイッチＳ１、Ｓ２、Ｓ３、Ｓ６、Ｓ８、Ｓ９、Ｓ１０がオン状態とされる。

その結果、容量素子Ｃ１には、ポジ信号ＶｉｎＰとネガ信号ＶｉｎＮの電圧値の中間値であるオフセット電圧Ｖｏｆｆｓｅｔが保持される。オフセット電圧Ｖｏｆｆｓｅｔのテスト時には、容量素子Ｃ１の左側端子がスイッチＳ３を介してグランドに接続されている。そのため、容量素子Ｃ１の右側端子は、グランド電位までシフトされたオフセット電圧Ｖｏｆｆｓｅｔになる。

容量素子Ｃ１、Ｖｃ１、Ｖｃ２の電圧値が確定してから、切換信号に応じて、スイッチＳ４、Ｓ５、Ｓ６、Ｓ８、Ｓ９、Ｓ１０がオフ状態とされ、スイッチＳ１、Ｓ２、Ｓ７がオン状態とされる。

その結果、比較器Ｃｏｍｐ１の容量素子Ｖｃ１の左側端子は、リファレンス電圧Ｖｒｅｆの電圧値に代わって、グランド電位までシフトされたオフセット電圧Ｖｏｆｆｓｅｔの電圧値となる。

これ以降の動作は、差動電圧Ｖｄｉｆｆのテスト時の動作と同様であるから省略する。

ここで、通常、差動電圧Ｖｄｉｆｆのテスト時には４値のリファレンス電圧Ｖｒｅｆが必要であり、オフセット電圧Ｖｏｆｆｓｅｔのテスト時には２値のリファレンス電圧Ｖｒｅｆが必要となる。

差動電圧Ｖｄｆｉｉのテスト時には、ポジ信号ＶｉｎＰが“Ｈ”でネガ信号ＶｉｎＮが“Ｌ”の場合、リファレンス電圧Ｖｒｅｆとして、スペックで規定される差動電圧Ｖｄｉｆｆの最大値と最小値の２値が必要である。逆に、ポジ信号ＶｉｎＰが“Ｌ”でネガ信号ＶｉｎＮが“Ｈ”の場合も最大値と最小値の２値が必要であり、上記の通り、合計４値のリファレンス電圧Ｖｒｅｆが必要となる。

また、オフセット電圧Ｖｏｆｆｓｅｔのテスト時には、オフセット電圧Ｖｏｆｆｓｅｔには“Ｈ”および“Ｌ”の極性がないため、リファレンス電圧Ｖｒｅｆとしては、スペックで規定されるオフセット電圧Ｖｏｆｆｓｅｔの最大値と最小値の２値が必要となる。

これを実現する為には、テスト時に、電圧印加ユニットを用いてファンクションテストの途中でリファレンス電圧Ｖｒｅｆの電圧値を変更するか、ファンクションテストを２回以上に分けて行う等の複雑な作業が必要となる。

すなわち、テスターでテストを行う場合、リファレンス電圧Ｖｒｅｆとして、スペックで規定される差動電圧Ｖｄｉｆｆやオフセット電圧Ｖｏｆｆｓｅｔの上限値と下限値とを決め、これをテストパターンの１，０に対応させる。しかし、通常、１回のファンクションテスト中にリファレンス電圧Ｖｒｅｆの電圧値の変更はできないので、電圧値を変えるためには、ファンクションテストを複数回に分けて行う必要がある。

これに対し、図２や図３に示すリファレンス電圧Ｖｒｅｆの切換回路３０、４０を用いることによって、テスト時に、リファレンス電圧Ｖｒｅｆの電圧値を変えることができるので、１回のファンクションテストだけでテストを行うことができる。これらの切換回路３０、４０は、切換信号（図示省略）に応じて、２以上のリファレンス電圧を切り換え、そのうちの１つをリファレンス電圧Ｖｒｅｆとして出力する。

まず、図２に示す切換回路３０は、入力端子Ｖｒｅｆｈから入力される第１のリファレンス電圧に対応して設けられたスイッチＳ１１と、入力端子Ｖｒｅｆｌから入力される第２リファレンス電圧に対応して設けられたスイッチＳ１２とを備えている。

スイッチＳ１１は、入力端子ＶｒｅｆｈとスイッチＳ８との間に接続され、スイッチＳ１２は、入力端子ＶｒｅｆｌとスイッチＳ８との間に接続されている。

テスト時には、スイッチＳ１１、Ｓ１２は、切換信号（図示省略）に応じて、そのオン状態ないしオフ状態が排他的に切り換えられ、第１または第２のリファレンス電圧のうちの１つがリファレンス電圧Ｖｒｅｆとして出力され、比較回路１８に供給される。

例えば、スペックで規定される差動電圧Ｖｄｉｆｆの電圧値が、０．３Ｖ±０．２Ｖであるとする。本実施形態では、差動電圧Ｖｄｉｆｆがグランド電位を基準としてシフトされるため、差動電圧Ｖｄｉｆｆがプラスの時とマイナスの時がある。

ポジ信号ＶｉｎＰが“Ｌ”でネガ信号ＶｉｎＮが“Ｈ”の場合、すなわち、差動電圧Ｖｄｉｆｆがマイナスの場合、リファレンス電圧Ｖｒｅｆの上限値は−０．１Ｖであり、その下限値は−０．５Ｖとなる。この場合、入力端子Ｖｒｅｆｈから、第１のリファレンス電圧として、−０．５Ｖ（低電位）と−０．１Ｖ（高電位）との間の電圧で変化するパルス信号が入力される。

また、ポジ信号ＶｉｎＰが“Ｌ”でネガ信号ＶｉｎＮが“Ｈ”の場合のオフセット電圧Ｖｏｆｆｓｅｔは−０．３Ｖとなる。この場合、入力端子Ｖｒｅｆｈから、第１のリファレンス電圧として、−０．３Ｖよりも低い電圧が入力される。なお、ポジ信号ＶｉｎＰが“Ｌ”でネガ信号ＶｉｎＮが“Ｈ”の場合、スイッチＳ１１がオン状態でスイッチＳ１２がオフ状態とされる。

一方、ポジ信号ＶｉｎＰが“Ｈ”でネガ信号ＶｉｎＮが“Ｌ”の場合、すなわち、差動電圧Ｖｄｉｆｆがプラスの場合、リファレンス電圧Ｖｒｅｆの上限値は０．５Ｖであり、その下限値は０．１Ｖとなる。この場合、入力端子Ｖｒｅｆｌから、第２のリファレンス電圧として、０．１Ｖ（低電位）と０．５Ｖ（高電位）の間の電圧で変化するパルス信号が入力される。

また、ポジ信号ＶｉｎＰが“Ｈ”でネガ信号ＶｉｎＮが“Ｌ”の場合のオフセット電圧Ｖｏｆｆｓｅｔは０．３Ｖとなる。この場合、入力端子Ｖｒｅｆｌから、第２のリファレンス電圧として、０．３Ｖよりも低い電圧が入力される。なお、ポジ信号ＶｉｎＰが“Ｈ”でネガ信号ＶｉｎＮが“Ｌ”の場合、スイッチＳ１１がオフ状態でスイッチＳ１２がオン状態とされる。

図２の切換回路３０を用いることによって、リファレンス電圧Ｖｒｅｆとして、１回のファンクションテストで、差動電圧Ｖｄｉｆｆのテスト時には、−０．５Ｖと−０．１Ｖとの間の電圧、ないしは、０．５Ｖと０．１Ｖとの間の電圧で変化するパルス信号を入力できる。また、オフセット電圧Ｖｏｆｆｓｅｔのテスト時にも、−０．３Ｖよりも低い電圧、ないしは、０．３Ｖよりも低い電圧を入力できる。

つまり、ポジ信号ＶｉｎＰが“Ｌ”でネガ信号ＶｉｎＮが“Ｈ”の場合と、ポジ信号ＶｉｎＰが“Ｈ”でネガ信号ＶｉｎＮが“Ｌ”の場合の、差動電圧Ｖｄｉｆｆとオフセット電圧Ｖｏｆｆｓｅｔのテストを１回のファンクションテストだけで実現できる。

なお、通常動作時には、スイッチＳ１１、Ｓ１２は、入力端子Ｖｒｅｆｈから入力されるリファレンス電圧と入力端子Ｖｒｅｆｌから入力されるリファレンス電圧とが衝突しないように、どちらか一方をオン状態とし、他方をオフ状態とする。なお、スイッチＳ１１、Ｓ１２の両方をオフ状態にすると、ノードＦがフローティング状態になる可能性があるので、スイッチＳ３、Ｓ７などの状態に応じて適宜決定することが好ましい。

続いて、図３に示す切換回路４０は、抵抗ラダー４２と、マルチプレクサ４４とによって構成されている。

抵抗ラダー４２は、複数の抵抗素子によって構成されている。これらの複数の抵抗素子は、電源（高電位電源）とグランド（低電位電源）との間に直列に接続されている。また、マルチプレクサ４４には、抵抗ラダー４２の複数の抵抗素子の間のノードから出力される複数のリファレンス電圧と、複数ビットからなる切換信号Ｃｔｒｌ ｓｉｇｎａｌが入力される。

切換回路４０では、切換信号Ｃｔｒｌ ｓｉｇｎａｌに応じて、抵抗ラダー４２の複数の抵抗素子の間のノードから出力される複数のリファレンス電圧の内の１つが、マルチプレクサ４４からリファレンス電圧Ｖｒｅｆとして出力され、比較回路１８に供給される。

図３の切換回路４０を用いることによって、リファレンス電圧Ｖｒｅｆとして、１回のファンクションテストで、差動電圧Ｖｄｉｆｆのテスト時には、複数の電圧で変化するパルス信号を入力できる。また、オフセット電圧Ｖｏｆｆｓｅｔのテスト時にも、複数の電圧を入力できる。従って、図２の切換回路３０と同様に、差動電圧Ｖｄｉｆｆとオフセット電圧Ｖｏｆｆｓｅｔのテストを１回のファンクションテストだけで実現できる。

上記の通り、例えば図２や図３に示すリファレンス電圧の切換回路３０、４０を用いることによって、１回のファンクションテストの途中であっても、リファレンス電圧Ｖｒｅｆの電圧値を適宜変更することができる。このため、電圧印加ユニットを用いることなく、１回のファンクションテストで全てのテストを行うことができる。従って、差動信号のＤＣ特性テストを従来より安価で、簡単かつ高速に行うことができる。

通常、半導体装置には、複数の差動信号出力回路が搭載されることが多い。その場合、本発明のＤＣ特性テスト回路を１つだけ設け、複数の差動信号出力回路の間で１つのＤＣ特性テスト回路を時分割で使用しても良い。しかし、本発明のＤＣ特定テスト回路は、その面積が小さいため、例えば１つの差動信号出力回路に１つのＤＣ特性テスト回路を搭載し、そのテスト結果を順次出力することが好ましい。

従来のテスト手法では、差動信号のＤＣ特性テストは、１つの差動信号出力回路に対して、４回の電圧値測定と４回の演算処理が必要であった。これに対し、本発明の差動信号出力回路のＤＣ特性テスト回路では、電圧測定テストではなく、ファンクションテストで、その良否の判定が可能になる。このため、テストを容易化でき、テスト時間の大幅な短縮が実現でき、その結果、テストコストを下げることができる。

また、従来、テスト用ボードに配置していた部品をテスト回路内（半導体装置内）に取り込むことができる。このため、テスト用ボードへの部品の実装が不要となり、ボード製作期間の短縮とボード製作費用の削減に大きく貢献することができる。

なお、比較回路は、チョッパー型の比較回路に限らず、アナログ電圧の比較回路であれば、各種構成のものがいずれも利用可能である。また、実施形態では、差動電圧およびオフセット電圧をグランド電位までシフトしているが、これもグランド電位に限らず、グランド電位以外の基準電位を使用しても良い。ただし、グランド電位以外の基準電位を使用する場合には、それに応じてリファレンス電圧を適宜変更する必要がある。

本発明は、基本的に以上のようなものである。
以上、本発明の差動信号出力回路のＤＣ特性テスト回路について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。

本発明の差動信号出力回路のＤＣ特性テスト回路の構成を表す一実施形態の回路図である。 図１に示すＤＣ特性テスト回路において、基準電圧Ｖｒｅｆの発生回路の構成を表す回路図である。 図１に示すＤＣ特性テスト回路において、基準電圧Ｖｒｅｆの発生回路の構成を表す別の回路図である。

符号の説明

１０ ＤＣ特性テスト回路
１２ 差動電圧発生回路
１４ オフセット電圧発生回路
１６、３０、４０ 切換回路
１８ 比較回路
２０ 差動信号出力回路
４２ 抵抗ラダー
４４ マルチプレクサ
Ｖｒｅｆｈ、Ｖｒｅｆｌ 入力端子
ＰａｄＰ、ＰａｄＮ 出力端子
Ｓ１〜Ｓ１２ スイッチ
Ｃ１、Ｖｃ１、Ｖｃ２ 容量素子
Ｒ１、Ｒ２ 抵抗素子
Ｃｏｍｐ１、Ｃｏｍｐ２ 比較器
ＩＮＶ１、ＩＮＶ２ インバータ
ＢＵＦ バッファ
ＶｉｎＰ ポジ信号
ＶｉｎＮ ネガ信号
Ｖｄｉｆｆ 差動電圧
Ｖｏｆｆｓｅｔ オフセット電圧
Ｖｒｅｆ リファレンス電圧
Ａ〜Ｆ ノード
Ｃｔｒｌ ｓｉｇｎａｌ 切換信号
Ｖｏｕｔ テスト結果

Claims (12)

1. ポジ信号およびネガ信号からなる差動信号を出力する差動信号出力回路を搭載する半導体装置に搭載され、前記差動信号のＤＣ特性テストを行う差動信号出力回路のＤＣ特性テスト回路であって、
   前記ポジ信号とネガ信号の電圧値の差分値である差動電圧を発生する差動電圧発生回路と、
   前記差動電圧とスペックで規定されたリファレンス電圧とを比較し、その比較結果を２値のテスト結果として出力する比較回路とを備えることを特徴とする差動信号出力回路のＤＣ特性テスト回路。
2. さらに、前記ポジ信号とネガ信号の電圧値の中間値であるオフセット電圧を発生するオフセット電圧発生回路と、
   第１の切換信号に応じて、前記差動電圧と前記オフセット電圧とを切り換えて出力する第１の切換回路とを備え、
   前記比較回路は、前記第１の切換回路から、前記差動電圧が出力された時には、該差動電圧と前記リファレンス電圧とを比較し、前記オフセット電圧が出力された時には、該オフセット電圧と前記リファレンス電圧とを比較することを特徴とする請求項１に記載の差動信号出力回路のＤＣ特性テスト回路。
3. さらに、第２の切換信号に応じて、２以上のリファレンス電圧を切り換え、該２以上のリファレンス電圧のうちの１つを前記リファレンス電圧として出力する第２の切換回路を備えることを特徴とする請求項１または２に記載の差動信号出力回路のＤＣ特性テスト回路。
4. 前記差動電圧発生回路は、前記差動電圧または前記オフセット電圧が保持される容量素子と、
   前記容量素子の一方の端子と前記ポジ信号との間に接続された第１のスイッチと、
   前記容量素子の他方の端子と前記ネガ信号との間に接続された第２のスイッチと、
   前記容量素子に保持された差動電圧または前記オフセット電圧を所定の基準電位に接続し、該基準電位までシフトする第３のスイッチとを備え、
   前記第１、第２および第３のスイッチは、第３の切換信号に応じて、テスト時には全てオン状態に切り換えられ、通常動作時には全てオフ状態に切り換えられることを特徴とする請求項２または３に記載の差動信号出力回路のＤＣ特性テスト回路。
5. 前記差動電圧のテスト時には、前記第３の切換信号に応じて、前記第１、第２および第３のスイッチがオン状態とされ、前記容量素子に、前記基準電位までシフトされた差動電圧が保持され、前記比較回路によって、前記基準電位までシフトされた差動電圧と前記リファレンス電圧とが比較されることを特徴とする請求項４に記載の差動信号出力回路のＤＣ特性テスト回路。
6. 前記オフセット電圧発生回路は、前記第１のスイッチおよび前記容量素子の一方の端子の間のノードと前記第２のスイッチおよび前記容量素子の他方の端子の間のノードとの間に直列に接続され、それぞれ終端抵抗の１／２の抵抗値を持つ２つの抵抗素子を備え、
   前記２つの抵抗素子の間のノードから、抵抗分割によって、前記オフセット電圧を出力するものであることを特徴とする請求項４または５に記載の差動信号出力回路のＤＣ特性テスト回路。
7. 前記第１の切換回路は、前記第１のスイッチと前記容量素子の一方の端子との間に接続された第４のスイッチと、
   前記第２のスイッチと前記容量素子の他方の端子との間に接続された第５のスイッチと、
   前記２つの抵抗素子の間のノードと前記容量素子の他方の端子との間に接続された第６のスイッチとを備え、
   前記第４および第５のスイッチと前記第６のスイッチとは、前記第１の切換信号に応じて、そのオン状態ないしオフ状態が排他的に切り換えられることを特徴とする請求項６に記載の差動信号出力回路のＤＣ特性テスト回路。
8. 前記差動電圧のテスト時には、前記第３の切換信号に応じて、前記第１、第２および第３のスイッチがオン状態とされ、前記第１の切換信号に応じて、前記第４および第５のスイッチがオン状態で前記第６のスイッチがオフ状態とされ、前記容量素子に、前記基準電位までシフトされた差動電圧が保持され、前記比較回路によって、前記基準電位までシフトされた差動電圧と前記リファレンス電圧とが比較されることを特徴とする請求項７に記載の差動信号出力回路のＤＣ特性テスト回路。
9. 前記オフセット電圧のテスト時には、前記第３の切換信号に応じて、前記第１、第２および第３のスイッチがオン状態とされ、前記第１の切換信号に応じて、前記第４および第５のスイッチがオフ状態で前記第６のスイッチがオン状態とされ、前記容量素子に、前記基準電位までシフトされたオフセット電圧が保持され、前記比較回路によって、前記基準電位までシフトされたオフセット電圧と前記リファレンス電圧とが比較されることを特徴とする請求項７に記載の差動信号出力回路のＤＣ特性テスト回路。
10. 前記第２の切換回路は、第１の入力端子から入力される第１のリファレンス電圧に対応して設けられた第７のスイッチと、
    第２の入力端子から入力される第２のリファレンス電圧に対応して設けられた第８のスイッチとを備え、
    前記第７のスイッチと前記第８のスイッチとは、前記第２の切換信号に応じて、そのオン状態ないしオフ状態が排他的に切り換えられ、前記第１または第２のリファレンス電圧のうちの１つを前記リファレンス電圧として出力することを特徴とする請求項３に記載の差動信号出力回路のＤＣ特性テスト回路。
11. 前記第２の切換回路は、高電位電源と低電位電源との間に直列に接続された複数の抵抗素子からなる抵抗ラダーと、
    前記第２の切換信号に応じて、前記抵抗ラダーの複数の抵抗素子の間のノードから出力される複数のリファレンス電圧の内の１つを前記リファレンス電圧として出力するマルチプレクサとを備えることを特徴とする請求項３に記載の差動信号出力回路のＤＣ特性テスト回路。
12. 前記比較回路は、チョッパー型の比較回路であることを特徴とする請求項１〜１１のいずれかに記載の差動信号出力回路のＤＣ特性テスト回路。

Images