JP5466598B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5466598B2 JP5466598B2 JP2010186205A JP2010186205A JP5466598B2 JP 5466598 B2 JP5466598 B2 JP 5466598B2 JP 2010186205 A JP2010186205 A JP 2010186205A JP 2010186205 A JP2010186205 A JP 2010186205A JP 5466598 B2 JP5466598 B2 JP 5466598B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- unit
- intermediate potential
- input
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 112
- 238000006243 chemical reaction Methods 0.000 claims description 71
- 230000003321 amplification Effects 0.000 claims description 22
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 22
- 230000002159 abnormal effect Effects 0.000 claims description 19
- 238000010586 diagram Methods 0.000 description 29
- 230000004048 modification Effects 0.000 description 18
- 238000012986 modification Methods 0.000 description 18
- 102100031699 Choline transporter-like protein 1 Human genes 0.000 description 7
- 102100035954 Choline transporter-like protein 2 Human genes 0.000 description 7
- 101000940912 Homo sapiens Choline transporter-like protein 1 Proteins 0.000 description 7
- 101000948115 Homo sapiens Choline transporter-like protein 2 Proteins 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
Images
Landscapes
- Amplifiers (AREA)
Description
図1は、この発明の実施の形態1による半導体装置1の構成を示す回路図である。図1を参照して、半導体装置1は、信号入力ノードNinに入力される電圧信号Vinを増幅して、増幅された電圧信号Voutを信号出力ノードNoutから出力する集積回路(IC:Integrated Circuit)である。半導体装置1は、内部電源部10と、増幅部20と、制御部30とを含む。半導体装置1を駆動するために、高電位側の外部電源電位VCCと低電位側の外部電源電位VEEとが半導体装置1の外部から供給される。
図4は、この発明の実施の形態2による半導体装置2の構成を示す回路図である。図4の半導体装置2は、内部電源部10と、増幅部20Aと、制御部30とを含む。内部電源部10および制御部30の構成は図1の場合と同じであるので同一または相当する部分には同一の参照符号を付して説明を繰返さない。
図7は、この発明の実施の形態3による半導体装置3の構成を示す回路図である。図7の半導体装置3は、内部電源部10Cと、増幅部20と、制御部30とを含む。増幅部20および制御部30の構成は図1の場合と同じであるので同一または相当する部分には同一の参照符号を付して説明を繰返さない。
実施の形態3の半導体装置3,3A,3Bでは、インピーダンス変換回路の後段に切替スイッチが設けられていたのに対し、実施の形態4の半導体装置4,4A,4Bでは、切替スイッチとインピーダンス変換回路との配置が逆になり、切替スイッチの後段にインピーダンス変換回路が設けられる。以下、具体的に説明する。
。
図13は、この発明の実施の形態5による半導体装置5の構成を示す回路図である。図13を参照して、半導体装置5は、内部電源部10Iと、増幅部20と、制御部30Aとを含む。増幅部20の構成は、実施の形態1,3,4の場合と同じであるので同一または相当する部分には同一の参照符号を付して説明を繰返さない。
図14は、この発明の実施の形態6によるセンサシステム50の構成を示すブロック図である。
実施の形態1〜4では、半導体装置に設けられた制御部30から制御信号CTLが供給されていたが、制御信号CTLを半導体装置の外部から供給するようにしてもよい。
Claims (11)
- 半導体装置であって、
第1および第2の電源入力ノードを有し、入力信号を、前記第1および第2の電源入力ノード間に印加される駆動電圧に応じた振幅の信号に増幅して外部に出力する増幅部と、
第1および第2の外部電源電位、ならびに前記入力信号を前記増幅部によって線形増幅する通常モードまたは非通常モードを表わす制御信号を受ける電源部とを備え、
前記電源部は、
前記第1および第2の外部電源電位の間の第1の中間電位を生成する中間電位生成部と、
前記第1の外部電源電位および前記第1の中間電位を受け、前記通常モードを表わす制御信号を受けたときに前記第1の中間電位を前記第1の電源入力ノードに出力し、前記非通常モードを表わす制御信号を受けたときに前記第1の外部電源電位を前記第1の電源入力ノードに出力する切替部とを含み、
前記第2の電源入力ノードには前記第2の外部電源電位が入力され、
前記半導体装置は、前記制御信号を前記電源部に出力する制御部をさらに備え、
前記制御部は、前記通常モードを表わす制御信号を前記電源部に出力しているときには、さらに、前記入力信号が前記増幅部に入力されているか否かを検出し、
前記制御部は、前記入力信号が前記増幅部に入力されていない異常状態を検出した場合には、前記電源部に出力する信号を前記非通常モードを表わす制御信号に切替えるとともに、前記入力信号に代えて前記第1の外部電源電位を前記増幅部に入力することによって、前記通常モードにおける出力電圧範囲から外れた信号を、前記異常状態を表わす信号として前記増幅部に出力させる、半導体装置。 - 前記中間電位生成部は、前記第1および第2の外部電源電位を受けて前記第1の中間電位を生成する分圧回路であり、
前記電源部は、前記第1の中間電位を前記中間電位生成部から高入力インピーダンスで受けて、前記切替部に低出力インピーダンスで出力するインピーダンス変換回路をさらに含む、請求項1に記載の半導体装置。 - 半導体装置であって、
第1および第2の電源入力ノードを有し、入力信号を、前記第1および第2の電源入力ノード間に印加される駆動電圧に応じた振幅の信号に増幅して外部に出力する増幅部と、
第1および第2の外部電源電位、ならびに前記入力信号を前記増幅部によって線形増幅する通常モードまたは非通常モードを表わす制御信号を受ける電源部とを備え、
前記電源部は、
前記第1および第2の外部電源電位の間の第1の中間電位、および前記第1の中間電位と前記第2の外部電源電位との間の第2の中間電位を生成する中間電位生成部と、
前記第1の外部電源電位および前記第1の中間電位を受け、前記通常モードを表わす制御信号を受けたときに前記第1の中間電位を前記第1の電源入力ノードに出力し、前記非通常モードを表わす制御信号を受けたときに前記第1の外部電源電位を前記第1の電源入力ノードに出力する第1の切替部と、
前記第2の外部電源電位および前記第2の中間電位を受け、前記通常モードを表わす制御信号を受けたときに前記第2の中間電位を前記第1の電源入力ノードに出力し、前記非通常モードを表わす制御信号を受けたときに前記第2の外部電源電位を前記第2の電源入力ノードに出力する第2の切替部とを含み、
前記半導体装置は、前記制御信号を前記電源部に出力する制御部をさらに備え、
前記制御部は、前記通常モードを表わす制御信号を前記電源部に出力しているときには、さらに、前記入力信号が前記増幅部に入力されているか否かを検出し、
前記制御部は、前記入力信号が前記増幅部に入力されていない異常状態を検出した場合には、前記電源部に出力する信号を前記非通常モードを表わす制御信号に切替えるとともに、前記入力信号に代えて前記第1または第2の外部電源電位を前記増幅部に入力することによって、前記通常モードにおける出力電圧範囲から外れた信号を、前記異常状態を表わす信号として前記増幅部に出力させる、半導体装置。 - 前記中間電位生成部は、前記第1および第2の外部電源電位を受けて前記第1および第2の中間電位を生成する分圧回路であり、
前記電源部は、
前記第1の中間電位を前記中間電位生成部から高入力インピーダンスで受けて、前記第1の切替部に低出力インピーダンスで出力する第1のインピーダンス変換回路と、
前記第2の中間電位を前記中間電位生成部から高入力インピーダンスで受けて、前記第2の切替部に低出力インピーダンスで出力する第2のインピーダンス変換回路とをさらに含む、請求項3に記載の半導体装置。 - 半導体装置であって、
第1および第2の電源入力ノードを有し、入力信号を、前記第1および第2の電源入力ノード間に印加される駆動電圧に応じた振幅の信号に増幅して外部に出力する増幅部と、
第1および第2の外部電源電位、ならびに前記入力信号を前記増幅部によって線形増幅する通常モードまたは非通常モードを表わす制御信号を受ける電源部とを備え、
前記電源部は、
前記第1および第2の外部電源電位の間の第1の中間電位、および前記第1の外部電源電位と前記第1の中間電位との間の第2の中間電位を生成する中間電位生成部と、
前記第1および第2の中間電位を受け、前記通常モードを表わす制御信号を受けたときに前記第1の中間電位を前記第1の電源入力ノードに出力し、前記非通常モードを表わす制御信号を受けたときに前記第2の中間電位を前記第1の電源入力ノードに出力する切替部とを含み、
前記第2の電源入力ノードには前記第2の外部電源電位が入力され、
前記半導体装置は、前記制御信号を前記電源部に出力する制御部をさらに備え、
前記制御部は、前記通常モードを表わす制御信号を前記電源部に出力しているときには、さらに、前記入力信号が前記増幅部に入力されているか否かを検出し、
前記制御部は、前記入力信号が前記増幅部に入力されていない異常状態を検出した場合には、前記電源部に出力する信号を前記非通常モードを表わす制御信号に切替えるとともに、前記入力信号に代えて前記第1の外部電源電位を前記増幅部に入力することによって、前記通常モードにおける出力電圧範囲から外れた信号を、前記異常状態を表わす信号として前記増幅部に出力させる、半導体装置。 - 前記中間電位生成部は、前記第1および第2の外部電源電位を受けて前記第1および第2の中間電位を生成する分圧回路であり、
前記電源部は、
前記第1の中間電位を前記中間電位生成部から高入力インピーダンスで受けて、前記切替部に低出力インピーダンスで出力する第1のインピーダンス変換回路と、
前記第2の中間電位を前記中間電位生成部から高入力インピーダンスで受けて、前記切替部に低出力インピーダンスで出力する第2のインピーダンス変換回路とをさらに含む、請求項5に記載の半導体装置。 - 前記中間電位生成部は、前記第1および第2の外部電源電位を受けて前記第1および第2の中間電位を生成する分圧回路であり、
前記電源部は、前記切替部から出力された前記第1または第2の中間電位を高入力インピーダンスで受けて、前記第1の電源入力ノードに低入力インピーダンスで出力するインピーダンス変換回路をさらに含む、請求項5に記載の半導体装置。 - 半導体装置であって、
第1および第2の電源入力ノードを有し、入力信号を、前記第1および第2の電源入力ノード間に印加される駆動電圧に応じた振幅の信号に増幅して外部に出力する増幅部と、
第1および第2の外部電源電位、ならびに前記入力信号を前記増幅部によって線形増幅する通常モードまたは非通常モードを表わす制御信号を受ける電源部とを備え、
前記電源部は、
前記第1および第2の外部電源電位の間の第1の中間電位、前記第1の外部電源電位と前記第1の中間電位との間の第2の中間電位、前記第1の中間電位と前記第2の外部電源電位との間の第3の中間電位、および前記第3の中間電位と前記第2の外部電源電位との間の第4の中間電位を生成する中間電位生成部と、
前記第1および第2の中間電位を受け、前記通常モードを表わす制御信号を受けたときに前記第1の中間電位を前記第1の電源入力ノードに出力し、前記非通常モードを表わす制御信号を受けたときに前記第2の中間電位を前記第1の電源入力ノードに出力する第1の切替部と、
前記第3および第4の中間電位を受け、前記通常モードを表わす制御信号を受けたときに前記第3の中間電位を前記第2の電源入力ノードに出力し、前記非通常モードを表わす制御信号を受けたときに前記第4の中間電位を前記第2の電源入力ノードに出力する第2の切替部とを含み、
前記半導体装置は、前記制御信号を前記電源部に出力する制御部をさらに備え、
前記制御部は、前記通常モードを表わす制御信号を前記電源部に出力しているときには、さらに、前記入力信号が前記増幅部に入力されているか否かを検出し、
前記制御部は、前記入力信号が前記増幅部に入力されていない異常状態を検出した場合には、前記電源部に出力する信号を前記非通常モードを表わす制御信号に切替えるとともに、前記入力信号に代えて前記第1または第2の外部電源電位を前記増幅部に入力することによって、前記通常モードにおける出力電圧範囲から外れた信号を、前記異常状態を表わす信号として前記増幅部に出力させる、半導体装置。 - 前記中間電位生成部は、前記第1および第2の外部電源電位を受けて前記第1〜第4の中間電位を生成する分圧回路であり、
前記電源部は、
前記第1の中間電位を前記中間電位生成部から高入力インピーダンスで受けて、前記第1の切替部に低出力インピーダンスで出力する第1のインピーダンス変換回路と、
前記第2の中間電位を前記中間電位生成部から高入力インピーダンスで受けて、前記第1の切替部に低出力インピーダンスで出力する第2のインピーダンス変換回路と、
前記第3の中間電位を前記中間電位生成部から高入力インピーダンスで受けて、前記第2の切替部に低出力インピーダンスで出力する第3のインピーダンス変換回路と、
前記第4の中間電位を前記中間電位生成部から高入力インピーダンスで受けて、前記第2の切替部に低出力インピーダンスで出力する第4のインピーダンス変換回路とをさらに含む、請求項8に記載の半導体装置。 - 前記中間電位生成部は、前記第1および第2の外部電源電位を受けて前記第1〜第4の中間電位を生成する分圧回路であり、
前記電源部は、
前記第1の切替部から出力された前記第1または第2の中間電位を高入力インピーダンスで受けて、前記第1の電源入力ノードに低入力インピーダンスで出力する第1のインピーダンス変換回路と、
前記第2の切替部から出力された前記第3または第4の中間電位を高入力インピーダンスで受けて、前記第2の電源入力ノードに低入力インピーダンスで出力する第2のインピーダンス変換回路とをさらに含む、請求項8に記載の半導体装置。 - 前記増幅部は、
前記入力信号が入力され、前記第1および第2の外部電源電位を受けて動作する前段部と、
前記前段部の出力信号が入力され、前記第1および第2の電源入力ノードを介して受けた前記駆動電圧によって動作する出力段とを含む、請求項1〜10のいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010186205A JP5466598B2 (ja) | 2010-08-23 | 2010-08-23 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010186205A JP5466598B2 (ja) | 2010-08-23 | 2010-08-23 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012044598A JP2012044598A (ja) | 2012-03-01 |
JP5466598B2 true JP5466598B2 (ja) | 2014-04-09 |
Family
ID=45900352
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010186205A Active JP5466598B2 (ja) | 2010-08-23 | 2010-08-23 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5466598B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112910431B (zh) * | 2021-01-20 | 2022-12-30 | 四川湖山电器股份有限公司 | 基于单电源的具有电源轨跟踪特性的音频限幅电路及设备 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003337318A (ja) * | 1995-01-13 | 2003-11-28 | Seiko Epson Corp | 電源回路、液晶表示体駆動用電源及び液晶表示装置 |
JPH08247881A (ja) * | 1995-03-10 | 1996-09-27 | Hitachi Ltd | センサ診断機能付差圧・圧力伝送器 |
JP3495630B2 (ja) * | 1999-02-04 | 2004-02-09 | 株式会社ケンウッド | 電力増幅器 |
JP2001274632A (ja) * | 2000-03-28 | 2001-10-05 | Japan Radio Co Ltd | 増幅装置及び消費電力制御方法 |
JP2004048703A (ja) * | 2002-05-13 | 2004-02-12 | Matsushita Electric Ind Co Ltd | 増幅回路、送信装置、増幅方法、および送信方法 |
US6987417B2 (en) * | 2003-06-24 | 2006-01-17 | Northrop Grumman Corpoation | Polar and linear amplifier system |
JP2006287770A (ja) * | 2005-04-04 | 2006-10-19 | Matsushita Electric Ind Co Ltd | 演算増幅器と、それを用いた振幅変調器および送信装置 |
JP4008473B2 (ja) * | 2006-01-27 | 2007-11-14 | 富士通株式会社 | 電流発生回路 |
WO2008023414A1 (fr) * | 2006-08-23 | 2008-02-28 | Panasonic Corporation | Appareil et procédé de transmission par modulation polaire |
-
2010
- 2010-08-23 JP JP2010186205A patent/JP5466598B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012044598A (ja) | 2012-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9473088B2 (en) | Signal processing circuit, resolver digital converter, and multipath nested mirror amplifier | |
JP5108449B2 (ja) | 容量素子バラツキ依存性のないスイッチドキャパシタ増幅器およびその動作方法 | |
JP3839027B2 (ja) | Ad変換器 | |
CN108694962B (zh) | 放大器及使用其的半导体装置 | |
JP2007281876A (ja) | 比較回路及びその増幅回路 | |
JP2005110065A (ja) | 差動増幅回路及びそれを用いた液晶表示装置の駆動回路 | |
US8963638B2 (en) | Operational amplifier circuit | |
JP2010226234A (ja) | 増幅回路及び磁気センサ | |
US7295042B2 (en) | Buffer | |
WO2018055666A9 (ja) | インターフェース回路 | |
JP5466598B2 (ja) | 半導体装置 | |
US8384641B2 (en) | Amplifier circuit and display device including same | |
JP4978022B2 (ja) | 演算増幅器 | |
US7161419B2 (en) | Sensor device and a signal amplification device of a small detection signal provided by the sensor | |
JP5891811B2 (ja) | 全差動増幅回路、コンパレーター回路、a/d変換回路、及び電子機器 | |
US20080252631A1 (en) | Driver of display unit | |
JP2010141406A (ja) | 差動増幅回路 | |
JP2008259090A (ja) | 増幅回路及び増幅回路装置 | |
JP2019149762A (ja) | 逐次比較型ad変換器およびセンサ装置 | |
JP2015035761A (ja) | スイッチトキャパシタ回路 | |
JP4545116B2 (ja) | 電圧比較回路 | |
JP2005274491A (ja) | センサ回路 | |
JP2006129107A (ja) | 信号増幅装置 | |
JP4635612B2 (ja) | サンプル・ホールド回路 | |
JP4453605B2 (ja) | バッファ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130705 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130716 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130912 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140124 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5466598 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |