JP2015035761A - スイッチトキャパシタ回路 - Google Patents

Abstract

【課題】入力される信号電圧のコモンモード電圧のばらつきによる全差動オペアンプの入力コモンモード電圧のずれを抑える。【解決手段】制御回路１６は、サンプリング期間において、スイッチＳ2p、Ｓ3p、Ｓ8pをオフ、スイッチＳ1p、Ｓ4p、Ｓ5p、Ｓ9pをオン、スイッチＳ6p、Ｓ7pを信号電圧入力側に切り替え、キャパシタＣs10p、Ｃs11p、Ｃfpに信号電圧Ｖinpに応じた電荷を設定する。続くフィードバック期間において、スイッチＳ2p、Ｓ3p、Ｓ8pをオン、スイッチＳ1p、Ｓ4p、Ｓ5p、Ｓ9pをオフに切り替え、信号電圧Ｖinp、Ｖinmのコモンモード電圧とコモン電圧Ｖcomとの差電圧ΔＶに応じて、スイッチＳ6p、Ｓ7pにより基準電圧ＶrefpまたはＶrefmを選択する。反転の信号入力端子側も同様に制御する。オペアンプ１５の入力コモンモード電圧Ｖｘを、オペアンプ１５の増幅率が高い所定の電圧範囲内とした状態で信号電圧Ｖinp、Ｖinmを増幅できる。【選択図】図１

Description

本発明は、差動増幅を行うスイッチトキャパシタ回路に関する。

センサ回路の一つである抵抗式圧力センサは、定電流で駆動される抵抗ブリッジにより構成されている。このセンサ回路は、圧力に応じた差動電圧からなるセンサ信号を出力する。電子制御装置は、この微小なセンサ信号を増幅するため、スイッチトキャパシタ回路を用いた増幅回路を備えている。この場合、回路面積および消費電流を低減するため、巡回型のＡ／Ｄ変換器を増幅回路として動作させる工夫を施したものがある（特許文献１参照）。

特開２０１１−２０５１９０号公報

上記スイッチトキャパシタ回路は、全差動オペアンプを備えている。このオペアンプのゲインを高く維持するには、その入力コモンモード電圧を、例えば電源電圧の１／２付近の値に設定されたコモン電圧に等しくなるように動作させることが好ましい。入力側にコモンモードフィードバックループを持たない構成では、信号電圧のコモンモード電圧が増幅回路のコモン電圧に等しいときに、オペアンプの入力コモンモード電圧が増幅回路のコモン電圧に等しくなるようにバイアス設定がされている。

しかし、ブリッジ抵抗やそれを駆動する定電流のばらつきに起因して、信号電圧のコモンモード電圧が増幅回路のコモン電圧と異なると、オペアンプの入力コモンモード電圧が上記コモン電圧から外れる。センサ回路のコモンモード電圧と増幅回路のコモン電圧との乖離が大きくなると、オペアンプのゲインが減少して増幅精度の低下を招くことが懸念される。

本発明は上記事情に鑑みてなされたもので、その目的は、入力される信号電圧のコモンモード電圧のばらつきによる全差動オペアンプの入力コモンモード電圧のずれを抑えることができるスイッチトキャパシタ回路を提供することにある。

請求項１に記載したスイッチトキャパシタ回路は、非反転の信号入力端子および反転の信号入力端子から入力した差動形式の信号電圧を全差動オペアンプを用いて増幅し、その増幅電圧を全差動オペアンプの非反転の出力端子および反転の出力端子から出力する。このスイッチトキャパシタ回路は、非反転の信号入力端子、全差動オペアンプの反転の入力端子および非反転の出力端子の側と、反転の信号入力端子、全差動オペアンプの非反転の入力端子および反転の出力端子の側とについて、それぞれ、サンプリングキャパシタ、フィードバックキャパシタおよび第１〜第５スイッチを備えている。さらに、第１〜第５スイッチのオンオフ状態を制御する制御手段を備えている。

第１スイッチは、サンプリングキャパシタおよびフィードバックキャパシタの各一端と信号入力端子との間に設けられている。第２スイッチは、サンプリングキャパシタおよびフィードバックキャパシタの各他端とオペアンプの入力端子との間に設けられている。第３スイッチは、サンプリングキャパシタおよびフィードバックキャパシタの各他端と一定のコモン電圧を持つコモン電圧線との間に設けられている。第４スイッチは、サンプリングキャパシタの一端に複数の基準電圧の中から選択した基準電圧を印加する。第５スイッチは、フィードバックキャパシタの一端と全差動オペアンプの出力端子との間に設けられている。

制御手段は、サンプリング期間において、第１、第３スイッチをオンし、第２、第４、第５スイッチをオフして、サンプリングキャパシタとフィードバックキャパシタに信号電圧に応じた電荷を設定する。制御手段は、続くフィードバック期間において、第１、第３スイッチをオフし、第２、第５スイッチをオンし、第４スイッチにより信号電圧のコモンモード電圧とコモン電圧との差電圧に応じた基準電圧を選択する。

この場合、サンプリングキャパシタの一端に印加する基準電圧が高いほど、或いは高い基準電圧を印加するサンプリングキャパシタの数が多いほど、全差動オペアンプの入力コモンモード電圧が上昇する。基準電圧を選択可能な構成としたことにより、スイッチトキャパシタ回路は、信号電圧のコモンモード電圧にかかわらず、全差動オペアンプの入力コモンモード電圧が全差動オペアンプの増幅率を高く維持可能な所定の電圧範囲内となる状態で信号電圧を増幅することができる。

請求項２記載の手段によれば、サンプリングキャパシタは、他端が共通に接続された複数のキャパシタから構成されている。第４スイッチは、サンプリングキャパシタを構成する複数のキャパシタごとに独立して設けられている。この構成によれば、フィードバック期間において、各サンプリングキャパシタに印加する基準電圧の組み合わせを種々に変えることにより、増幅動作時の全差動オペアンプの入力コモンモード電圧をより細かく設定できる。

請求項３記載の手段を用いると、サンプリングキャパシタが静電容量Ｃｓを有する２つのキャパシタから構成されており、フィードバックキャパシタが静電容量Ｃｆを有する１つのキャパシタから構成されており、第４スイッチにより選択可能な基準電圧が０Ｖと２Ｖcom（Ｖcomはコモン電圧）である場合、全差動オペアンプの入力コモンモード電圧Ｖｘの具体的な値が明らかになる。

すなわち、フィードバック期間において第４スイッチにより基準電圧２Ｖcomが選択されるキャパシタの数をｘ（ｘ＝０，１，２）、信号電圧のコモンモード電圧とコモン電圧との差電圧をΔＶとすれば、制御手段は、フィードバック期間において、全差動オペアンプの入力コモンモード電圧
Ｖｘ＝（２ｘ＋Ｃｆ／Ｃｓ）／（２＋Ｃｆ／Ｃｓ）×Ｖcom−ΔＶ
が所定の電圧範囲内となるように第４スイッチによる基準電圧の選択を行う。これにより、差電圧ΔＶに応じてｘを適切に制御でき、入力コモンモード電圧Ｖｘを所定の電圧範囲内に制御することができる。また、差電圧ΔＶの範囲が既知であれば、予めＣｆ／Ｃｓの値を最適化しておくことができる。

請求項４記載の手段によれば、非反転の信号入力端子、全差動オペアンプの反転の入力端子および非反転の出力端子の側と、反転の信号入力端子、全差動オペアンプの非反転の入力端子および反転の出力端子の側とについて、それぞれ、調整キャパシタと第６スイッチとを備えている。第６スイッチは、調整キャパシタの一端に複数の基準電圧の中から選択した基準電圧を印加する。これに伴い、第２スイッチは、さらに調整キャパシタの各他端とオペアンプの入力端子との間に設けられている。第３スイッチは、さらに調整キャパシタの各他端とコモン電圧線との間に設けられている。

制御手段は、サンプリング期間において、第１〜第５スイッチの切り替えに加え、第６スイッチにより信号電圧のコモンモード電圧とコモン電圧との差電圧に応じた第１基準電圧Ｖ１を選択して調整キャパシタに初期電荷を設定する。制御手段は、フィードバック期間において、第１〜第５スイッチの切り替えに加え、第６スイッチにより上記差電圧に応じた第２基準電圧Ｖ２を選択する。調整キャパシタを設けることにより、スイッチトキャパシタ回路は、全差動オペアンプの入力コモンモード電圧が一層好ましい値となる状態で信号電圧を増幅することができる。

請求項５記載の手段を用いると、サンプリングキャパシタが静電容量Ｃｓを有する２つのキャパシタから構成されており、フィードバックキャパシタが静電容量Ｃｆを有する１つのキャパシタから構成されており、調整キャパシタが静電容量Ｃcmを有するキャパシタから構成されており、第４スイッチにより選択可能な基準電圧が０Ｖと２Ｖcom（Ｖcomはコモン電圧）である場合、全差動オペアンプの入力コモンモード電圧Ｖｘの具体的な値が明らかになる。

すなわち、フィードバック期間において第４スイッチにより基準電圧２Ｖcomが選択されるキャパシタの数をｘ（ｘ＝０，１，２）、信号電圧のコモンモード電圧とコモン電圧との差電圧をΔＶとすれば、制御手段は、フィードバック期間において、全差動オペアンプの入力コモンモード電圧

が所定の電圧範囲内となるように第４スイッチによる基準電圧の選択および第６スイッチによる第１基準電圧Ｖ１と第２基準電圧Ｖ２の選択を行う。これにより、差電圧ΔＶに応じてｘと第１、第２基準電圧Ｖ１、Ｖ２とを適切に制御でき、入力コモンモード電圧Ｖｘを所定の電圧範囲内で一層好ましい値に制御することができる。

請求項６記載の手段によれば、調整キャパシタは、容量値を変更可能に構成されている。これにより、入力コモンモード電圧Ｖｘを一層好ましい値に制御することができる。

第１の実施形態を示す増幅回路の構成図 圧力センサと増幅回路とからなるセンサシステムの構成図 スイッチの切り替え状態を示す図 容量比Ｃｆ／Ｃｓと入力コモンモード電圧Ｖｘとの関係を示す図 第２の実施形態を示す図１相当図 図３相当図

各実施形態において実質的に同一部分には同一符号を付して説明を省略する。
（第１の実施形態）
以下、第１の実施形態について図１から図４を参照しながら説明する。図２に示すように、ＩＣ１１に形成された増幅回路１２は、圧力センサ１３から出力されるセンサ信号を増幅する。図示しないが、ＩＣ１１は、増幅したセンサ信号をＡ／Ｄ変換するＡ／Ｄ変換器も備えている。

圧力センサ１３は、ダイアフラム上にホイートストンブリッジを構成するように形成されたピエゾ抵抗素子１３ａ〜１３ｄを備えている。定電流回路１４は、ブリッジ回路に定電流を流すバイアス回路である。圧力センサ１３は、圧力に応じた差動形式の信号電圧からなるセンサ信号を出力する。

図１に示すように、増幅回路１２は、非反転信号入力端子１２ａと反転信号入力端子１２ｂから入力した信号電圧Ｖinp、Ｖinmを増幅し、増幅した電圧Ｖop、Ｖomを非反転信号出力端子１２ｃと反転信号出力端子１２ｄから出力するスイッチトキャパシタ回路である。増幅回路１２は、全差動オペアンプ１５（以下、オペアンプ１５と称す）、サンプリングキャパシタＣs10p、Ｃs11p、Ｃs10m、Ｃs11m、フィードバックキャパシタＣfp、Ｃfm、スイッチＳ1p〜Ｓ9p、Ｓ1m〜Ｓ9mおよび制御回路１６を備えている。スイッチＳ1p〜Ｓ9p、Ｓ1m〜Ｓ9mは、ＭＯＳトランジスタで構成されたアナログスイッチである。

制御回路１６は、サンプリング期間とそれに続くフィードバック期間において、スイッチＳ1p〜Ｓ9p、Ｓ1m〜Ｓ9mのオンオフ状態を切り替えることで増幅動作を行う。サンプリング期間は、キャパシタＣs10p、Ｃs11p、Ｃfpに信号電圧Ｖinpに応じた電荷を設定し、キャパシタＣs10m、Ｃs11m、Ｃfmに信号電圧Ｖinmに応じた電荷を設定する期間である。フィードバック期間は、全差動オペアンプ１５にフィードバックキャパシタＣfp、Ｃfmを介してフィードバックをかけることで電荷再分配を行う期間である。

本実施形態では、非反転信号入力端子１２ａ側および反転信号入力端子１２ｂ側について、２個ずつのサンプリングキャパシタＣs10p、Ｃs11pおよびＣs10m、Ｃs11mを備えている。各サンプリングキャパシタＣs10p、Ｃs11p、Ｃs10m、Ｃs11mに対応して、それぞれスイッチＳ6p、Ｓ7p、Ｓ6m、Ｓ7mが設けられている。非反転信号入力端子１２ａ、オペアンプ１５の反転入力端子および非反転出力端子の側と、反転信号入力端子１２ｂ、オペアンプ１５の非反転入力端子および反転出力端子の側とは対称の接続構成を持つので、ここでは前者の側の接続構成について説明する。

サンプリングキャパシタＣs10p、Ｃs11pの各一端は、それぞれ第１スイッチＳ6p、Ｓ7pと第１スイッチＳ1pを直列に介して非反転信号入力端子１２ａに接続されている。フィードバックキャパシタＣfpの一端も、第１スイッチＳ1pを介して非反転信号入力端子１２ａに接続されている。サンプリングキャパシタＣs10p、Ｃs11pの各他端は、共通に接続されており、第２スイッチＳ2pを介してオペアンプ１５の反転入力端子に接続されている。フィードバックキャパシタＣfpの他端は、第２スイッチＳ3pを介してオペアンプ１５の反転入力端子に接続されている。

サンプリングキャパシタＣs10p、Ｃs11pの各他端と、一定のコモン電圧Ｖcomを持つコモン電圧線１７との間には、第３スイッチＳ4pが接続されている。フィードバックキャパシタＣfpの他端とコモン電圧線１７との間には、第３スイッチＳ5pが接続されている。サンプリングキャパシタＣs10p、Ｃs11pの各一端には、それぞれ第４スイッチＳ6p、Ｓ7pを介して基準電圧Ｖrefp、Ｖrefmが与えられるようになっている。すなわち、スイッチＳ6p、Ｓ7pは、第１スイッチおよび第４スイッチとして機能する。

フィードバックキャパシタＣfpの一端は、第５スイッチＳ8pを介してオペアンプ１５の非反転出力端子（非反転信号出力端子１２ｃ）に接続されている。オペアンプ１５の反転入力端子と非反転出力端子との間には、サンプリング期間中の出力電圧Ｖopを固定するためのスイッチＳ9pが接続されている。

以上説明した増幅回路１２にＡ／Ｄ変換回路を付加し、巡回型Ａ／Ｄ変換器としても動作可能に構成することができる。この場合、スイッチＳ1p、Ｓ8pおよびスイッチＳ1m、Ｓ8mは、それぞれ信号電圧Ｖinp、Ｖinmとオペアンプ１５の出力電圧Ｖop、Ｖomとの何れか一方を選択してＡ／Ｄ変換回路に与える切替スイッチとして機能する。増幅回路１２におけるその他の構成部分は、マルチプライングＤ／Ａ変換器（残余電圧生成回路）として機能する。マルチプライングＤ／Ａ変換器は、Ａ／Ｄ変換回路の入力電圧と、Ａ／Ｄ変換回路のデジタル値をＤ／Ａ変換して得たアナログ電圧との差電圧を増幅した電圧（残余電圧）を生成し、サンプルホールドして巡回させるものである。この構成を採用すれば、増幅とＡ／Ｄ変換とを共通の回路を用いて実行できる。

次に、本実施形態の作用について図３および図４も参照しながら説明する。コモン電圧Ｖcomは、電源電圧Ｖdd（例えば５Ｖ）の１／２（例えば２．５Ｖ）に設定されているものとする。圧力センサ１３から増幅回路１２に入力される信号電圧Ｖinp、Ｖinmは、それぞれ（１）式、（２）式となる。Ｖsp、Ｖsmは差動の圧力信号であり、ΔＶは圧力センサ１３におけるコモンモード電圧の変動分である。
Ｖinp＝Ｖsp＋Ｖcom＋ΔＶ …（１）
Ｖinm＝Ｖsm＋Ｖcom＋ΔＶ …（２）

信号電圧Ｖinp、Ｖinmのコモンモード電圧は、ピエゾ抵抗素子１３ａ〜１３ｄの抵抗値のばらつき、定電流回路１４の出力電流値のばらつきなどにより変動する。例えば、ピエゾ抵抗素子１３ａ、１３ｃの抵抗値がＲｓ−ΔＲｓであり、定電流値がＩｓ＋ΔＩｓである場合、ΔＶは（３）式のようになる。
ΔＶ＝ΔＲｓ・Ｉｓ／２＋Ｒｓ・ΔＩｓ／２−ΔＲｓ・ΔＩｓ／２ …（３）

信号電圧Ｖinp、Ｖinmのコモンモード電圧がコモン電圧Ｖcomからずれると、オペアンプ１５の入力コモンモード電圧Ｖｘがコモン電圧Ｖcomからずれる。オペアンプ１５は、入力コモンモード電圧Ｖｘがコモン電圧Ｖcomを挟んで所定の電圧範囲内にあるときに高い増幅率を持つ。本実施形態では、フィードバック期間における入力コモンモード電圧Ｖｘがコモン電圧Ｖcomに近付くように増幅回路１２を動作させる。

制御回路１６は、サンプリング期間とフィードバック期間において、図３に示すようにスイッチＳ1p〜Ｓ9p、Ｓ1m〜Ｓ9mを切り替える。非反転信号入力端子１２ａ、オペアンプ１５の反転入力端子および非反転出力端子の側の各スイッチと、反転信号入力端子１２ｂ、オペアンプ１５の非反転入力端子および反転出力端子の側の対応する各スイッチは、同じオンオフ状態となる。スイッチＳ6p、Ｓ6m、Ｓ7p、Ｓ7mのsampleとは、非反転信号入力端子１２ａ側および反転信号入力端子１２ｂ側に切り替えることを示している。

図１は、サンプリング期間におけるスイッチの切り替え状態を示している。このサンプリング期間では、キャパシタＣs10p、Ｃs11p、Ｃfpの一端が非反転信号入力端子１２ａに接続され、他端がコモン電圧線１７に接続される。このとき、キャパシタＣs10p、Ｃs11p、Ｃfpには信号電圧Ｖinpに応じた電荷が設定される。全電荷Ｑspは（４）式となる。
Ｑsp＝（Ｃs10p＋Ｃs11p＋Ｃfp）（Ｖinp−Ｖcom） …（４）

同様に、キャパシタＣs10m、Ｃs11m、Ｃfmの一端が反転信号入力端子１２ｂに接続され、他端がコモン電圧線１７に接続される。このとき、キャパシタＣs10m、Ｃs11m、Ｃfmには信号電圧Ｖinmに応じた電荷が設定される。全電荷Ｑsmは（５）式となる。
Ｑsm＝（Ｃs10m＋Ｃs11m＋Ｃfm）（Ｖinm−Ｖcom） …（５）

フィードバック期間では、信号電圧Ｖinp、Ｖinmが遮断されるとともに、キャパシタＣs10p、Ｃs11p、ＣfpおよびキャパシタＣs10m、Ｃs11m、Ｃfmがコモン電圧線１７から切り離され、オペアンプ１５の入出力間にフィードバックキャパシタＣfp、Ｃfmが接続される。サンプリングキャパシタＣs10p、Ｃs10mの一端には、スイッチＳ6p、Ｓ6mを介して基準電圧ＶrefpまたはＶrefmが印加される。サンプリングキャパシタＣs11p、Ｃs11mの一端にも、スイッチＳ7p、Ｓ7mを介して基準電圧ＶrefpまたはＶrefmが印加される。

スイッチＳ6p、Ｓ7pにより基準電圧Ｖrefpが選択されるサンプリングキャパシタの数をｘ（ｘ＝０、１、２）とすれば、キャパシタＣs10p、Ｃs11p、Ｃfpの全電荷ＱgpおよびキャパシタＣs10m、Ｃs11m、Ｃfmの全電荷Ｑgmは（６）式、（７）式となる。ただし、Ｃs10p＝Ｃs11p、Ｃs10m＝Ｃs11mである。Ｖxp、Ｖxmは、それぞれオペアンプ１５の非反転入力端子、反転入力端子の入力電圧である。

Ｑgp＝ｘＣs10p（Ｖrefp−Ｖxm）＋（２−ｘ）Ｃs11p（Ｖrefm−Ｖxm）＋Ｃfp（Ｖop−Ｖxm） …（６）
Ｑgm＝ｘＣs10m（Ｖrefp−Ｖxp）＋（２−ｘ）Ｃs11m（Ｖrefm−Ｖxp）＋Ｃfm（Ｖom−Ｖxp） …（７）

電荷保存則からＱsp＝Ｑgp、Ｑsm＝Ｑgmが成立する。ここで、Ｖxp＝Ｖxm＝Ｖｘ、Ｃfp＝Ｃfm＝Ｃf、Ｃs10p＝Ｃs11p＝Ｃs10m＝Ｃs11m＝Ｃｓとすると、以下の（８）式、（９）式が成立する。

（２Ｃｓ＋Ｃｆ）（Ｖinp−Ｖcom）＝ｘＣｓ（Ｖrefp−Ｖｘ）＋（２−ｘ）Ｃｓ（Ｖrefm−Ｖｘ）＋Ｃｆ（Ｖop−Ｖｘ） …（８）
（２Ｃｓ＋Ｃｆ）（Ｖinm−Ｖcom）＝ｘＣｓ（Ｖrefp−Ｖｘ）＋（２−ｘ）Ｃｓ（Ｖrefm−Ｖｘ）＋Ｃｆ（Ｖom−Ｖｘ） …（９）

（８）式から（９）式を減算すると、出力電圧（Ｖop−Ｖom）は（10）式になる。すなわち、増幅回路１２のゲインは１＋２Ｃｓ／Ｃｆとなる。
Ｖop−Ｖom＝（１＋２Ｃｓ／Ｃｆ）（Ｖinp−Ｖinm） …（10）

一方、（８）式と（９）式を加算してオペアンプ１５の入力コモンモード電圧Ｖｘを求める。ここで、Ｖrefp＝２Ｖcom、Ｖrefm＝０Ｖとし、（１）式と（２）式の加算から得られる（11）式と、オペアンプ１５の出力コモンモード電圧に関する（12）式とを適用すると、（13）式が得られる。ΔＶは、信号電圧Ｖinp、Ｖinmのコモンモード電圧とコモン電圧Ｖcomとの差電圧である。

Ｖinp＋Ｖinm＝Ｖsp＋Ｖsm＋２Ｖcom＋２ΔＶ＝２Ｖcom＋２ΔＶ …(11)
Ｖop＋Ｖom＝２Ｖcom …（12）
Ｖｘ＝（２ｘ＋Ｃｆ／Ｃｓ）／（２＋Ｃｆ／Ｃｓ）×Ｖcom−ΔＶ …（13）

この（13）式によれば、オペアンプ１５の入力コモンモード電圧Ｖｘは、ｘとＣｆ／Ｃｓに依存して定まり、差電圧ΔＶだけ低電位側にシフトすることが分かる。図４は、（13）式の第１項、つまり差電圧ΔＶがゼロのときの入力コモンモード電圧Ｖｘを表している。ＶcomはＶdd／２（＝２．５Ｖ）である。横軸は容量比Ｃｆ／Ｃｓであり、図中に描かれた３本の線は、ｘ＝０、ｘ＝１、ｘ＝２の場合を表している。

ｘ＝１となるように基準電圧を選択すると、Ｃｆ／Ｃｓの値にかかわらず入力コモンモード電圧Ｖｘがコモン電圧Ｖcomに等しくなる。また、例えばＣｆ／Ｃｓが２の場合、ｘ＝２となるように基準電圧を選択すると、入力コモンモード電圧Ｖｘは３／２×Ｖcomとなり、ｘ＝０となるように基準電圧を選択すると、入力コモンモード電圧Ｖｘは１／２×Ｖcomとなる。

従って、差電圧ΔＶがゼロの場合には、ｘ＝１とすることで入力コモンモード電圧Ｖｘがコモン電圧Ｖcomに等しくなる。これに対し、差電圧ΔＶが正となる場合には、ｘ＝１またはｘ＝２とすることで入力コモンモード電圧Ｖｘをコモン電圧Ｖcomに近付けることができる。差電圧ΔＶが負となる場合には、ｘ＝１またはｘ＝０とすることで入力コモンモード電圧Ｖｘをコモン電圧Ｖcomに近付けることができる。

制御回路１６は、Ｃｆ／Ｃｓが２の場合、（13）式に基づいてしきい値電圧を±Ｖcom／４に定め、差電圧ΔＶが＋Ｖcom／４よりも高い場合にはｘ＝２となるように基準電圧を選択し、差電圧ΔＶが−Ｖcom／４よりも低い場合にはｘ＝０となるように基準電圧を選択する。その結果、差電圧ΔＶが±３／４×Ｖcomの範囲内であれば、フィードバック期間におけるオペアンプ１５の入力コモンモード電圧ＶｘをＶcom±Ｖcom／４の範囲内とすることができる。

以上説明したように、本実施形態の増幅回路１２は、フィードバック期間におけるサンプリングキャパシタＣs10p、Ｃs11pおよびサンプリングキャパシタＣs10m、Ｃs11mの各一端に与える基準電圧を変更可能に構成されている。この基準電圧は、オフセット電圧として作用して、増幅時におけるオペアンプ１５の入力コモンモード電圧Ｖｘを変更する。

従って、増幅回路１２は、信号電圧Ｖinp、Ｖinmのコモンモード電圧とコモン電圧Ｖcomとの差電圧ΔＶに応じた基準電圧を選択することにより、差電圧ΔＶのばらつきによる入力コモンモード電圧Ｖｘのずれを抑制することができる。その結果、入力コモンモード電圧Ｖｘを、オペアンプ１５の増幅率が高い電圧範囲内とした状態で、信号電圧Ｖinp、Ｖinmを増幅できる。これにより、オペアンプ１５の増幅率の減少による増幅精度の低下を防止することができる。

（第２の実施形態）
次に、第２の実施形態について図５および図６を参照しながら説明する。本実施形態の増幅回路１８は、図１に示した増幅回路１２に対し、さらに調整キャパシタＣcmp、Ｃcmmと第６スイッチＳ10p、Ｓ10mを備えている。

調整キャパシタＣcmpの一端には、第６スイッチＳ10pを介して基準電圧Ｖrefp、Ｖrefmおよびコモン電圧Ｖcomの中から選択した基準電圧が与えられる。調整キャパシタＣcmp、Ｃcmmにとって、コモン電圧Ｖcomも基準電圧の一つである。調整キャパシタＣcmpの他端は、サンプリングキャパシタＣs10p、Ｃs11pの他端と接続されている。従って、第２スイッチＳ2pは、調整キャパシタＣcmpの他端をオペアンプ１５の反転入力端子に接続する機能も有する。第３スイッチＳ4pは、調整キャパシタＣcmpの他端をコモン電圧線１７に接続する機能も有する。調整キャパシタＣcmmと第６スイッチＳ10mの構成も同様である。

図６に示すように、制御回路１６は、第１の実施形態と同様にスイッチＳ1p〜Ｓ9p、Ｓ1m〜Ｓ9mを切り替える。制御回路１６は、サンプリング期間において、第６スイッチＳ10p、Ｓ10mにより第１基準電圧Ｖ１（基準電圧Ｖrefp、Ｖrefmまたはコモン電圧Ｖcom）を選択し、調整キャパシタＣcmp、Ｃcmmに初期電荷を設定する。このとき、キャパシタＣs10p、Ｃs11p、Ｃfp、Ｃcmpの全電荷Ｑspは（14）式となり、キャパシタＣs10m、Ｃs11m、Ｃfm、Ｃcmmの全電荷Ｑsmは（15）式となる。

Ｑsp＝（Ｃs10p＋Ｃs11p＋Ｃfp）（Ｖinp−Ｖcom）＋Ｃcmp（Ｖ１−Ｖcom） …（14）
Ｑsm＝（Ｃs10m＋Ｃs11m＋Ｃfm）（Ｖinm−Ｖcom）＋Ｃcmm（Ｖ１−Ｖcom） …（15）

制御回路１６は、フィードバック期間において、既述した差電圧ΔＶに応じた第２基準電圧Ｖ２（基準電圧Ｖrefp、Ｖrefmまたはコモン電圧Ｖcom）を第６スイッチＳ10p、Ｓ10mにより選択する。このとき、全電荷Ｑgp、Ｑgmは、それぞれ（16）式、（17）式となる。ただし、Ｃs10p＝Ｃs11p、Ｃs10m＝Ｃs11mである。

Ｑgp＝ｘＣs10p（Ｖrefp−Ｖxm）＋（２−ｘ）Ｃs11p（Ｖrefm−Ｖxm）＋Ｃfp（Ｖop−Ｖxm）＋Ｃcmp（Ｖ２−Ｖxm） …（16）
Ｑgm＝ｘＣs10m（Ｖrefp−Ｖxp）＋（２−ｘ）Ｃs11m（Ｖrefm−Ｖxp）＋Ｃfm（Ｖom−Ｖxp）＋Ｃcmm（Ｖ２−Ｖxp） …（17）

電荷保存則からＱsp＝Ｑgp、Ｑsm＝Ｑgmが成立する。ここで、第１の実施形態と同様に、Ｖxp＝Ｖxm＝Ｖｘ、Ｃfp＝Ｃfm＝Ｃf、Ｃs10p＝Ｃs11p＝Ｃs10m＝Ｃs11m＝Ｃｓ、Ｃcmp＝Ｃcmm＝Ｃcmとすると、以下の（18）式、（19）式が成立する。

（２Ｃｓ＋Ｃｆ）（Ｖinp−Ｖcom）＋Ｃcm（Ｖ１−Ｖcom）＝ｘＣｓ（Ｖrefp−Ｖｘ）＋（２−ｘ）Ｃｓ（Ｖrefm−Ｖｘ）＋Ｃｆ（Ｖop−Ｖｘ）＋Ｃcm（Ｖ２−Ｖｘ） …
（18）
（２Ｃｓ＋Ｃｆ）（Ｖinm−Ｖcom）＋Ｃcm（Ｖ１−Ｖcom）＝ｘＣｓ（Ｖrefp−Ｖｘ）＋（２−ｘ）Ｃｓ（Ｖrefm−Ｖｘ）＋Ｃｆ（Ｖom−Ｖｘ）＋Ｃcm（Ｖ２−Ｖｘ） …（19）

（18）式と（19）式を第１の実施形態と同様に加算すると、オペアンプ１５の入力コモンモード電圧Ｖｘは（20）式のようになる。

制御回路１６は、この（20）式に基づいて、差電圧ΔＶに応じたｘと基準電圧Ｖ１、Ｖ２を選択することにより、オペアンプ１５の入力コモンモード電圧Ｖｘをコモン電圧Ｖcomに近付けることができる。ここで、ｘ＝１の場合を考えると、入力コモンモード電圧Ｖｘは（21）式のようになる。入力コモンモード電圧Ｖｘをコモン電圧Ｖcomに近付けるためには、（21）式の第２項がゼロに近付くようにｘと基準電圧Ｖ１、Ｖ２を選択すればよい。

以上説明した本実施形態によれば、調整キャパシタＣcmp、Ｃcmmを用いることにより、オペアンプ１５の入力コモンモード電圧Ｖｘをより細かく調整することができる。この場合、調整キャパシタＣcmp、Ｃcmmの容量値は、サンプリングキャパシタＣs10p、Ｃs10m、Ｃs11p、Ｃs11mの容量値に比べ小さく設定すればよい。さらに、並列接続するキャパシタの数を変更することにより容量値を変更可能に構成した調整キャパシタＣcmp、Ｃcmmを用いることにより、入力コモンモード電圧Ｖｘを一層細かく調整することができる。その他、第１の実施形態と同様の効果が得られる。

（その他の実施形態）
以上、本発明の好適な実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、発明の要旨を逸脱しない範囲内で種々の変形、拡張を行うことができる。

サンプリングキャパシタは、少なくとも１つ備えていればよい。
第４スイッチＳ6p、Ｓ6m、Ｓ7p、Ｓ7mにより切り替え可能な基準電圧はＶrefp、Ｖrefmに限られず、切り替え可能な基準電圧の数は３以上であってもよい。第６スイッチＳ10p、Ｓ10mにより切り替え可能な基準電圧はＶrefp、Ｖrefm、Ｖcomに限られず、切り替え可能な基準電圧の数は２または４以上であってもよい。

オペアンプ１５が高い増幅率を維持可能な電圧範囲が、オペアンプ１５の差動対トランジスタの形式または導電型に応じて電源電圧Ｖddの１／２付近からずれている場合には、フィードバック期間において目標とする入力コモンモード電圧Ｖｘを当該ずれに応じて変更すればよい。また、コモン電圧ＶcomはＶdd／２に限られない。上記電圧範囲に合わせて適宜変更することができる。

図面中、１２、１８は増幅回路（スイッチトキャパシタ回路）、１２ａ、１８ａは非反転の信号入力端子、１２ｂ、１８ｂは反転の信号入力端子、１５は全差動オペアンプ、１６は制御回路（制御手段）、１７はコモン電圧線、Ｃs10p、Ｃs10m、Ｃs11p、Ｃs11mはサンプリングキャパシタ、Ｃfp、Ｃfmはフィードバックキャパシタ、Ｃcmp、Ｃcmmは調整キャパシタ、Ｓ1p、Ｓ1mは第１スイッチ、Ｓ2p、Ｓ2m、Ｓ3p、Ｓ3mは第２スイッチ、Ｓ4p、Ｓ4m、Ｓ5p、Ｓ5mは第３スイッチ、Ｓ6p、Ｓ6m、Ｓ7p、Ｓ7mは第１、第４スイッチ、Ｓ8p、Ｓ8mは第５スイッチ、Ｓ10p、Ｓ10mは第６スイッチである。

Claims (6)

1. 非反転の信号入力端子（１２ａ，１８ａ）および反転の信号入力端子（１２ｂ，１８ｂ）から入力した差動形式の信号電圧を全差動オペアンプ（１５）を用いて増幅し、その増幅電圧を前記全差動オペアンプの非反転の出力端子および反転の出力端子から出力するスイッチトキャパシタ回路において、
   前記非反転の信号入力端子、前記全差動オペアンプの反転の入力端子および非反転の出力端子の側と、前記反転の信号入力端子、前記全差動オペアンプの非反転の入力端子および反転の出力端子の側とについて、それぞれ、
   サンプリングキャパシタ（Ｃs10p，Ｃs11p，Ｃs10m，Ｃs11m）と、
   フィードバックキャパシタ（Ｃfp，Ｃfm）と、
   前記サンプリングキャパシタおよび前記フィードバックキャパシタの各一端と前記信号入力端子との間に設けられた第１スイッチ（Ｓ1p，Ｓ6p，Ｓ7p，Ｓ1m，Ｓ6m，Ｓ7m）と、
   前記サンプリングキャパシタおよび前記フィードバックキャパシタの各他端と前記オペアンプの入力端子との間に設けられた第２スイッチ（Ｓ2p，Ｓ3p，Ｓ2m，Ｓ3m）と、
   前記サンプリングキャパシタおよび前記フィードバックキャパシタの各他端と一定のコモン電圧を持つコモン電圧線（１７）との間に設けられた第３スイッチ（Ｓ4p，Ｓ5p，Ｓ4m，Ｓ5m）と、
   前記サンプリングキャパシタの一端に複数の基準電圧の中から選択した基準電圧を印加する第４スイッチ（Ｓ6p，Ｓ7p，Ｓ6m，Ｓ7m）と、
   前記フィードバックキャパシタの一端と前記全差動オペアンプの出力端子との間に設けられた第５スイッチ（Ｓ8p，Ｓ8m）とを備え、さらに、
   サンプリング期間において、前記第１、第３スイッチをオンし、前記第２、第４、第５スイッチをオフして、前記サンプリングキャパシタと前記フィードバックキャパシタに前記信号電圧に応じた電荷を設定し、フィードバック期間において、前記第１、第３スイッチをオフし、前記第２、第５スイッチをオンし、前記第４スイッチにより前記信号電圧のコモンモード電圧と前記コモン電圧との差電圧に応じた基準電圧を選択することにより、前記全差動オペアンプの入力コモンモード電圧が前記全差動オペアンプの増幅率を高く維持可能な所定の電圧範囲内となる状態で前記信号電圧を増幅する制御手段（１６）を備えていることを特徴とするスイッチトキャパシタ回路。
2. 前記サンプリングキャパシタは、他端が共通に接続された複数のキャパシタから構成されており、前記第４スイッチは、前記サンプリングキャパシタを構成する複数のキャパシタごとに独立して設けられていることを特徴とする請求項１記載のスイッチトキャパシタ回路。
3. 前記サンプリングキャパシタは、静電容量Ｃｓを有する２つのキャパシタから構成されており、前記フィードバックキャパシタは、静電容量Ｃｆを有する１つのキャパシタから構成されており、前記第４スイッチにより選択可能な基準電圧は０Ｖと２Ｖcom（Ｖcomは前記コモン電圧）である場合、前記フィードバック期間において前記第４スイッチにより基準電圧２Ｖcomが選択されるキャパシタの数をｘ（ｘ＝０，１，２）、前記差電圧をΔＶとすれば、前記制御手段は、前記フィードバック期間において、前記全差動オペアンプの入力コモンモード電圧
   Ｖｘ＝（２ｘ＋Ｃｆ／Ｃｓ）／（２＋Ｃｆ／Ｃｓ）×Ｖcom−ΔＶ
   が前記所定の電圧範囲内となるように前記第４スイッチによる基準電圧の選択を行うことを特徴とする請求項２記載のスイッチトキャパシタ回路。
4. 前記非反転の信号入力端子、前記全差動オペアンプの反転の入力端子および非反転の出力端子の側と、前記反転の信号入力端子、前記全差動オペアンプの非反転の入力端子および反転の出力端子の側とについて、それぞれ、
   調整キャパシタ（Ｃcmp，Ｃcmm）と、
   前記調整キャパシタの一端に複数の基準電圧の中から選択した基準電圧を印加する第６スイッチ（Ｓ10p，Ｓ10m）とを備え、
   前記第２スイッチは、さらに前記調整キャパシタの各他端と前記オペアンプの入力端子との間に設けられ、
   前記第３スイッチは、さらに前記調整キャパシタの各他端と前記コモン電圧線との間に設けられ、
   前記制御手段は、前記サンプリング期間において、前記第６スイッチにより前記差電圧に応じた第１基準電圧Ｖ１を選択して前記調整キャパシタに初期電荷を設定し、前記フィードバック期間において、前記差電圧に応じた第２基準電圧Ｖ２を選択することにより、前記全差動オペアンプの入力コモンモード電圧が前記所定の電圧範囲内となる状態で前記信号電圧を増幅することを特徴とする請求項１または２記載のスイッチトキャパシタ回路。
5. 前記サンプリングキャパシタは、静電容量Ｃｓを有する２つのキャパシタから構成されており、前記フィードバックキャパシタは、静電容量Ｃｆを有する１つのキャパシタから構成されており、前記調整キャパシタは、静電容量Ｃcmを有するキャパシタから構成されており、前記第４スイッチにより選択可能な基準電圧は０Ｖと２Ｖcom（Ｖcomは前記コモン電圧）である場合、前記フィードバック期間において前記第４スイッチにより基準電圧２Ｖcomが選択されるキャパシタの数をｘ（ｘ＝０，１，２）、前記差電圧をΔＶとすれば、前記制御手段は、前記フィードバック期間において、前記全差動オペアンプの入力コモンモード電圧
   

   

   が前記所定の電圧範囲内となるように前記第４スイッチによる基準電圧の選択および前記第６スイッチによる前記第１基準電圧Ｖ１と前記第２基準電圧Ｖ２の選択を行うことを特徴とする請求項４記載のスイッチトキャパシタ回路。
6. 前記調整キャパシタは、容量値を変更可能に構成されていることを特徴とする請求項４または５記載のスイッチトキャパシタ回路。

Images