CN115051713A - 基于全动态放大器的积分器及Delta-Sigma调制器 - Google Patents

基于全动态放大器的积分器及Delta-Sigma调制器 Download PDF

Info

Publication number
CN115051713A
CN115051713A CN202210768700.XA CN202210768700A CN115051713A CN 115051713 A CN115051713 A CN 115051713A CN 202210768700 A CN202210768700 A CN 202210768700A CN 115051713 A CN115051713 A CN 115051713A
Authority
CN
China
Prior art keywords
signal
circuit
electronic switch
common
input end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210768700.XA
Other languages
English (en)
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Vango Technologies Inc
Original Assignee
Hangzhou Vango Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Vango Technologies Inc filed Critical Hangzhou Vango Technologies Inc
Priority to CN202210768700.XA priority Critical patent/CN115051713A/zh
Priority to PCT/CN2022/117429 priority patent/WO2024000809A1/zh
Publication of CN115051713A publication Critical patent/CN115051713A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/402—Arrangements specific to bandpass modulators
    • H03M3/404—Arrangements specific to bandpass modulators characterised by the type of bandpass filters used
    • H03M3/406—Arrangements specific to bandpass modulators characterised by the type of bandpass filters used by the use of a pair of integrators forming a closed loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)

Abstract

本发明涉及一种基于全动态放大器的积分器及Delta‑Sigma调制器，包括全动态放大器，该全动态放大器包括充放电电路和共源共栅极结构的信号放大电路。当积分器接入的时钟信号为第一电平信号时，电源电压向所述充放电电路供电，信号放大电路接入共模电压信号并输出；当时钟信号为第二电平信号时，充放电电路放电，向信号放大电路提供工作电压，所述信号放大电路将所述差分输入信号进行放大并输出。本发明将信号放大电路的信号输出端接入共模电压Vcm作为偏置电压，因此不需要偏置电路，即不存在静态功耗，达到了节省静态功耗的目的。并且不需要人为地去调整偏置电流，仅通过改变采样频率就可以改变带宽和功耗，从而降低了系统在应用时的复杂度。

Description

基于全动态放大器的积分器及Delta-Sigma调制器
技术领域
本发明涉及模数转换技术领域，特别是涉及基于全动态放大器的积分器及Delta-Sigma调制器。
背景技术
在电子科技领域中，模数转换器(Analog-to-Digital Converter，简称ADC)在现实世界和数字世界中已经成为不可或缺的媒介，尤其在通信系统中，ADC是连接模拟模块和数字基带的重要模块，它的性能要求随着通信系统的发展不断提高。目前，DSADC(Sigma-delta ADC)因结构简单且元件匹配度依赖低等优点，成为了ADC设计的重要研究方向。现有技术的DSADC系统包括电性连接的多级积分器和量化器，DSADC系统主要采用过采样技术采样信号，经过调制后输出对应的数据位流。而积分器的内部电路结构绝大多数采用运算放大器(Operational Tranonductance Amplifier，简称OTA)。
目前大多数DSM(delta-sigma调制器)都采用图1的架构方案，对于DSM来说，其核心模块是积分器，该积分器常采用静态的OTA，所以还需要一个偏置产生电路来保证OTA的静态工作点。在应用过程中，为了让DSM适应更多的应用场景(即功耗和带宽不同的场景)，针对不同应用场景，需要设计不同功耗和带宽的子模块来适应不同的应用要求，或对同一子模块需要设置多个挡位的控制字来调整其带宽和功耗来适应不同的采样频率fs，而对于高的采样频率，一般需要增大OTA的静态电流来增大OTA的功耗和带宽。
因此，现有的DSM存在两个明显缺点：
1.它需要偏置电路来保证OTA的静态工作点，意味着偏置电路和积分器电路需要静态电流维持工作状态，因此在没有下电的情况下，始终存在静态功耗，这导致了比较高的功耗；
2.在调整其带宽和功耗的时候，需要人为地去调整偏置电流、补偿电容等静态参数，这增加了系统在应用时的复杂度。
发明内容
本发明实施例提供了一种基于全动态放大器的积分器及Delta-Sigma调制器，以至少解决相关技术中功耗高、不能灵活快速调整功耗和带宽中的任一个问题。
第一方面，本发明实施例提供了一种基于全动态放大器的积分器，包括用于将输入信号放大的全动态放大器，所述全动态放大器包括充放电电路和反相器型共源共栅极结构的信号放大电路；其中，所述充放电电路和所述信号放大电路并联连接接地端；
所述积分器接入时钟信号和差分输入信号，当所述时钟信号为第一电平信号时，所述电源电压向所述充放电电路供电，所述信号放大电路接入共模电压信号并输出；当所述时钟信号为第二电平信号时，所述充放电电路放电，向所述信号放大电路提供工作电流，所述信号放大电路将所述差分输入信号进行放大并输出。
在其中一些实施例中，所述信号放大电路包括高电位输入端、低电位输入端、共模电压输入端、信号输入端和信号输出端；所述充放电电路包括高电位端和低电位端；其中，所述共模电压输入端接入所述共模电压信号，所述信号输入端接入差分输入信号；
当所述积分器的控制时钟接入第一电平信号时，所述充放电电路的高电位端接入电源电压、所述低电位端接地；所述信号放大电路的信号输出端连接所述共模电压输入端，接入共模电压作为所述信号放大电路的偏置电压；
当所述积分器的控制时钟接入第二电平信号时，所述充放电电路的高电位端连接所述信号放大电路的高电位输入端，所述充放电电路的低电位端连接所述信号放大电路的低电位输入端，所述信号放大电路的信号输出端断开与所述共模电压输入端的连接。
优选的，所述信号放大电路包括第一共源共栅电路、第二共源共栅电路、第三共源共栅电路和第四共源共栅电路，每一所述共源共栅电路包括一个共栅极管和共源极的放大管；其中，
每一所述共源共栅电路的共栅极管的栅极连接作为所述信号放大电路的共模电压输入端，接入共模电压信号；每一所述共源共栅电路的放大管的栅极作为所述信号放大电路的信号输入端，接入差分输入信号；每一所述共源共栅电路的共栅极管的漏极连接作为所述信号放大电路的信号输出端；所述第一共源共栅电路和第二共源共栅电路的放大管的源极连接并作为所述信号放大电路的高电位输入端，所述第三共源共栅电路和第四共源共栅电路的放大管的源极连接并作为所述信号放大电路的低电位输入端。
优选的，所述第一共源共栅电路和第三共源共栅电路的共栅极管的漏极连接点作为所述信号放大电路的正相信号输出端；所述第二共源共栅电路和第四共源共栅电路的共栅极管的漏极连接点作为所述信号放大电路的反相信号输出端；所述第一共源共栅电路和第三共源共栅电路的放大管的栅极连接点作为所述信号放大电路的正相信号输入端；所述第二共源共栅电路和第四共源共栅电路的放大管的栅极连接点作为所述信号放大电路的反相信号输入端。
优选的，所述信号放大电路还包括第一电子开关、第二电子开关、第三电子开关和第四电子开关；所述第一电子开关设置在所述充放电电路的高电位端、所述信号放大电路的高电位输入端和所述全动态放大器的电源端之间，所述第二电子开关设置在所述充放电电路的低电位端、所述信号放大电路的高电位输入端和所述全动态放大器的接地端之间；所述第三电子开关串联在所述信号放大电路的共模电压输入端和正相信号输出端之间；所述第四电子开关串联在所述信号放大电路的共模电压输入端和正反相信号输出端之间；
当所述时钟信号为第一电平信号时，所述第一电子开关将所述充放电电路连接到所述全动态放大器的电源端，所述第二电子开关将所述充放电电路连接到所述全动态放大器的接地端，所述第三电子开关和第四电子开关闭合；所述第一电子开关将所述充放电电路连接到所述信号放大电路的高电位输入端，所述第二电子开关将所述充放电电路连接到所述信号放大电路的低电位输入端，当所述时钟信号为第二电平信号时，所述第三电子开关和第四电子开关断开。
优选的，每一所述共栅极管的衬底电位连接到该共栅极管的源端；每一所述放大管的衬底电位连接电源电压或接地。
在其中一些实施例中，所述积分器还包括采样电容、积分电容和多个驱动开关；其中，
所述采样电容的第一端作为所述积分器的输入端、第二端与所述全动态放大器的信号输入端连接；所述积分电容连接在所述全动态放大器的信号输入端和信号输出端之间；所述驱动开关接入驱动信号，根据所述驱动信号来控制所述积分器的工作状态。
优选的，所述采样电容包括第一采样电容和第二采样电容，所述积分电容包括第一积分电容和第二积分电容，所述驱动开关包括第五电子开关、第六电子开关、第七电子开关、第八电子开关、第九电子开关和第十电子开关；其中，
所述第一采样电容的第一端通过第五电子开关接入正相差分输入信号或共模电压，所述第一采样电容的第二端接入所述全动态放大器的正相信号输入端；所述第二采样电容的第一端通过第六电子开关接入反相差分输入信号或共模电压，所述第二采样电容的第二端接入所述全动态放大器的反相信号输入端；
所述第一积分电容和第七电子开关串联后连接在所述全动态放大器的正相信号输入端和正相信号输出端之间；所述第二积分电容和第八电子开关串联后连接在所述全动态放大器的反相信号输入端和反相信号输出端之间；
所述全动态放大器通过的正相信号输入端通过第九电子开关接入共模电压；所述全动态放大器通过的反相信号输入端通过第十电子开关接入共模电压。
优选的，所述多个驱动开关的控制端接入驱动信号，所述驱动信号包括第一驱动信号和第二驱动信号，其中，
所述驱动信号为第一信号时，所述第五电子开关和第六电子开关分别接入正相差分输入信号和反相差分输入信号，所述第七电子开关和第八电子开关断开，所述第九电子开关和第十电子开关接入共模电压，所述积分器处于采样阶段；
所述驱动信号为第二信号时，所述第五电子开关和第六电子开关接入共模电压，所述第七电子开关和第八电子开关闭合，所述第九电子开关和第十电子开关断开，所述积分器处于积分阶段。
第二方面，本发明实施例提供了一种Delta-Sigma调制器，所述调制器包括量化器和多级串联的积分器，所述积分器采用上述任一项实施例所述的积分器；
所述Delta-Sigma调制器获取采样频率，通过调节所述采样频率的大小来控制所述Delta-Sigma调制器的功耗和带宽。
相比于相关技术，本发明提供的基于全动态放大器的积分器及Delta-Sigma调制器，通过在积分器中采用由充放电电路和反相器型共源共栅极结构的全动态放大器信号放大电路构成的全动态放大器，并将信号放大电路中共栅极管的栅级接入共模电压Vcm，共栅极管的栅极作为全动态放大器的信号输出端。本发明通过在信号输出端接入共模电压作为全动态放大器的偏置电压，因此不需要偏置电路来保证全动态放大器的静态工作点，意味着在没有下电的情况下，本发明提供的全动态放大器不存在静态功耗，从而达到了节省静态功耗的目的。另外，本发明提供的Delta-Sigma调制器在调整其带宽和功耗的时候，不需要人为地去调整偏置电流、补偿电容等静态参数，仅通过改变采样频率就可以改变带宽和功耗，从而降低了系统在应用时的复杂度。另一方面，本发明将全动态放大器中信号放大电路的体源两端相接，从而形成了低阈值电压，进而增大了全动态放大器中各个功率管(共栅极管和放大管)的跨导，从而提高了全动态放大器的增益。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是现有技术中Delta-Sigma调制器的结构示意图；
图2是本发明一实施例的积分器中的全动态放大器的电路原理图；
图3是图2实施例的全动态放大器的工作波形图；
图4是图2实施例的全动态放大器在复位阶段的电路连接图；
图5是图2实施例的全动态放大器在放大阶段的电路连接图；
图6是本发明一实施例的积分器在采样阶段和积分阶段的电路连接图；
图7是本发明一实施例的Delta-Sigma调制器的结构示意图；
图8是图7实施例的Delta-Sigma调制器的功耗与采样频率的变化曲线。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行描述和说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。基于本发明提供的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。此外，还可以理解的是，虽然这种开发过程中所作出的努力可能是复杂并且冗长的，然而对于与本发明公开的内容相关的本领域的普通技术人员而言，在本发明揭露的技术内容的基础上进行的一些设计，制造或者生产等变更只是常规的技术手段，不应当理解为本发明公开的内容不充分。
在本发明中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域普通技术人员显式地和隐式地理解的是，本发明所描述的实施例在不冲突的情况下，可以与其它实施例相结合。
除非另作定义，本发明所涉及的技术术语或者科学术语应当为本发明所属技术领域内具有一般技能的人士所理解的通常意义。本发明所涉及的“一”、“一个”、“一种”、“该”等类似词语并不表示数量限制，可表示单数或复数。本发明所涉及的术语“包括”、“包含”、“具有”以及它们任何变形，意图在于覆盖不排他的包含；例如包含了一系列步骤或模块(单元)的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可以还包括没有列出的步骤或单元，或可以还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。本发明所涉及的“连接”、“相连”、“耦接”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电气的连接，不管是直接的还是间接的。本发明所涉及的“多个”是指大于或者等于两个。“和/或”描述关联对象的关联关系，表示可以存在三种关系，例如，“A和/或B”可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。本发明所涉及的术语“第一”、“第二”、“第三”等仅仅是区别类似的对象，不代表针对对象的特定排序。
为了解决现有技术中DSM存在的缺陷，本发明提供了一种全动态的全动态放大器来构成DSM的积分器，本发明的提出的积分器能够使DSM没有任何静态功耗，并且实现可简便灵活调整的功耗和带宽。
本实施例提供了一种基于全动态放大器的积分器，主要包括用于将输入信号放大的全动态放大器。具体地，本发明的全动态放大器包括充放电电路和反相器型共源共栅极结构的信号放大电路；其中，所述充放电电路和所述信号放大电路并联连接在所述全动态放大器的高电位端和低电位端之间；所述全动态放大器的电源端接入电源电压，所述全动态放大器的接地端接地。
本发明实施例的积分器接入时钟信号和差分输入信号，当所述时钟信号为第一电平信号时，所述电源电压向所述充放电电路供电，所述信号放大电路接入共模电压信号并输出；当所述时钟信号为第二电平信号时，所述充放电电路放电，向所述信号放大电路提供工作电流，所述信号放大电路将所述差分输入信号进行放大并输出。
本发明实施例的全动态放大器如图2所示，本实施例的全动态放大器采用浮动反相全动态放大器(FIA)，更具体的，信号放大电路包括高电位输入端VS+、低电位输入端VS-、共模电压输入端Vcm、信号输入端(Vin、Vip)和信号输出端(Von、Vop)。本实施例的充放电电路包括高电位端和低电位端，高电位端通过第一电子开关与全动态放大器的电源端或信号放大电路的高电位输入端VS+连接、低电位端通过第二电子开关与全动态放大器的接地端或信号放大电路的低电位输入端VS-连接。信号放大电路的信号输出端(Von、Vop)通过第三电子开关和第四电子开关与共模电压输入端Vcm连接。
本发明实施例的全动态放大器在工作过程中，所述共模电压输入端Vcm接入所述共模电压信号、所述信号输入端(Vin、Vip)接入差分输入信号、所述信号输出端(Von、Vop)输出差分放大信号，并且，四个电子开关接入时钟信号，根据时钟信号的变化来控制电子开关的通断，本发明的时钟信号可以由积分器中的控制时钟接收。更具体的，本实施例的充放电电路由第一电容CRES构成，信号放大电路为共源共栅极架构、由四级共源共栅电路构成。
具体地，本实施例的信号放大电路包括第一共源共栅电路、第二共源共栅电路、第三共源共栅电路和第四共源共栅电路，每一所述共源共栅电路包括一个共栅极管和放大管，其中，本发明实施例的第一、第二共源共栅电路是由PMOS管构成，第三、第四共源共栅电路是由NMOS管构成。参考图2，第一共源共栅电路包括第一共栅极管Q1和第一放大管M1，第二共源共栅电路包括第二共栅极管Q2和第二放大管M2，第三共源共栅电路包括第三共栅极管Q3和第三放大管M3，第四共源共栅电路包括第四共栅极管Q4和第四放大管M4。
其中，每一个共栅极管的源极与相应的放大管的漏极连接，所有共源共栅电路的共栅极管的栅极连接，其连接点作为所述信号放大电路的共模电压输入端，接入共模电压信号。每一所述共源共栅电路的放大管的栅极作为所述信号放大电路的信号输入端，接入差分输入信号，其中，第一放大管M1和第三放大管M3的栅极作为全动态放大器的反相信号输入端，接入反相差分输入信号Vin；第二放大管M2和第四放大管M4的栅极作为全动态放大器的正相信号输入端，接入正相差分输入信号Vip。每一所述共源共栅电路的共栅极管的漏极连接作为所述信号放大电路的信号输出端，其中，第一共栅极管Q1和第三共栅极管Q3的栅极作为全动态放大器的正相信号输出端，输出正相放大信号Vop，第二共栅极管Q2和第四共栅极管Q4的栅极全动态放大器的反相信号输出端，输出反相差分输入信号Von。所述第一共源共栅电路和第二共源共栅电路的放大管的源极连接，其连接点并作为所述信号放大电路的高电位输入端VS+；所述第三共源共栅电路和第四共源共栅电路的放大管的源极连接，其连接点作为所述信号放大电路的低电位输入端VS-。
所述信号放大电路还包括第一电子开关K1、第二电子开关K2、第三电子开关K3和第四电子开关K4。参考图2，第一电子开关K1设置在充放电电路的高电位端、信号放大电路的高电位输入端和全动态放大器的电源端之间，第二电子开关K2设置在充放电电路的低电位端、信号放大电路的高电位输入端和全动态放大器的接地端之间。所述第三电子开关串联在所述信号放大电路的共模电压输入端和正相信号输出端之间；所述第四电子开关串联在所述信号放大电路的共模电压输入端和正反相信号输出端之间。
K1、K2、K3和K4的通断由时钟信号控制，时钟信号包括第一电平信号和第二电平信号。当所述时钟信号为第一电平信号时，第一电子开关K1将充放电电路连接到全动态放大器的电源端VDD，第二电子开关K2将充放电电路连接到全动态放大器的接地端GND，此时充电电路开始充电，并且所述第三电子开关K3和第四电子开关K4闭合；当所述时钟信号为第二电平信号时，第一电子开关K1将充放电电路连接到信号放大电路的高电位输入端VS+，第二电子开关K2将充放电电路连接到信号放大电路的低电位输入端VS-，此时充电电路开始放电，并且所述第三电子开关K3和第四电子开关K4断开。
本实施例的全动态放大器的工作波形图如图3所示，其横坐标为时间(Time)、纵坐标为电压值(Voltage)，其中，最上面是信号放大电路的高电位输入端VS+的电压变化曲线；最下面是信号放大电路的低电位输入端VS-的电压变化曲线；中间两条曲线是信号放大电路信号输出端的输出电压Vout变化曲线，输出电压Vout包括正相输出电压Vop和反相输出电压Von。在全动态放大器工作过程中，接入时钟信号(Clock，图3的虚线部分)和差分输入信号，本发明提出的共源共栅结构的动态全动态放大器能够构成一个全动态的积分器，以用在DSM中。本实施例的全动态放大器工作时包括复位阶段(Reset Phase，简称RST)和放大阶段(Amplification Phase，简称AMP)。
在复位阶段，时钟信号Clock为第一电平信号，本实施例将第一电平信号设定为低电平、第二电平信号设定为高电平。当包含图2的全动态放大器的积分器接收到低电平时，全动态放大器的连接关系参考4，所述充放电电路的高电位端接入电源电压、所述低电位端接地，即第一电容CRES接到VDD和GND，第一电容CRES被充电。此时信号放大电路的MOS管失去电源而不工作，同时第三电子开关K3和第四电子开关K4闭合，信号放大电路的信号输出端连接所述共模电压输入端，接入共模电压Vcm作为所述信号放大电路的偏置电压，此时信号输出端输出的正相输出电压Vop和反相输出电压Von大小均等于共模电压Vcm，且输出电压的大小保持不变。
在放大阶段，所述积分器接入第二电平信号，此时全动态放大器的连接关系参考5，所述充放电电路的高电位端连接所述信号放大电路的高电位输入端，所述充放电电路的低电位端连接所述信号放大电路的低电位输入端，在复位阶段充好电的第一电容CRES接到右边的信号放大电路，为右边的信号放大电路供电。同时第三电子开关K3和第四电子开关K4断开，输出节点Vop和Von(信号输出端)断开与共模电压Vcm的连接。在放大阶段，本实施例的信号放大电路实现放大功能，此时信号放大电路由第一电容CRES供电，信号放大电路的MOS管导通开始工作，将差分输入信号(Vip、Vin)进行放大后从信号输出端输出差分放大信号Vop和Von。由图3可知，进入放大阶段后，本发明的全动态放大器的输出电压Vout从共模电压Vcm起增大到某一电压阈值，其正相输出电压Vop和反向输出电压Von的方向相反。
在Reset阶段，本发明提出的全动态放大器通过将共模电压Vcm接入全动态放大器的信号输出端，将共模电压Vcm作为信号放大电路的偏置电压，使得信号输入端(Vip、Vin)的寄生电容减小(因为少了共栅极管栅极的寄生电容)，从而提升了在高速应用下全动态放大器的输入阻抗，使全动态放大器适应更高的运行速度。
本发明一实施例提供的全动态放大器还可以将每一所述共栅极管的衬底电位连接到该共栅极管的源端，实现低阈值电压；每一所述放大管的衬底电位连接到电源端或接地端。本发明实施例通过将共栅极管的衬底电位接到源端、放大管的衬底电位接电源或接地，使得共栅极管和放大管存在较大的阈值电压，从而提高了增益。具体地，在共源共栅极结构的全动态放大器中，需要共栅极管与具备放大作用的放大管存在较大的阈值电压差才能实现高增益，传统的做法需要工艺库本身支持不同阈值电压管才能使用共源共栅极结构的全动态放大器。为了解决需要工艺库支持才能使用共源共栅结构的问题，参考图2，本发明实施例将共栅极管的衬底电位接到源极，而放大管的衬底电位正常接到电源电压VDD或地GND，从而可以得到更大的阈值电压差。
在工艺库没不支持不同阈值电压管的时候，使用本发明的方法也可使用共源共栅极结构全动态放大器的架构实现高增益的动态全动态放大器。如果工艺库本身支持不同阈值电压管，使用本发明的方法可进一步提高共源共栅极结构全动态放大器的增益。
本发明通过将共源共栅极结构的全动态放大器中的共栅极管的栅级接入共模电压Vcm，并通过在信号输出端接入共模电压作为全动态放大器的偏置电压，因此不需要偏置电路来保证全动态放大器的静态工作点，意味着在没有下电的情况下，本发明提供的全动态放大器不存在静态功耗，从而达到了节省静态功耗的目的。另一方面，本发明将全动态放大器的体源两端相接，从而形成了低阈值电压，进而增大了全动态放大器中各个功率管(共栅极管和放大管)的跨导，从而提高了全动态放大器的增益。对于本发明提出的用于积分器的全动态放大器，通过仿真和实测证明，本发明提供的全动态放大器在3.3V供电下可达到75dB的直流增益，这对于DSM中的积分器来说是足够的。
本实施例的积分器的电路连接关系如图6所示，图6左边为采样阶段时积分器的电路连接结构，右边为积分阶段时积分器的电路连接结构，本发明的积分器在工作过程中，采样阶段时全动态放大器进行复位，积分阶段时全动态放大器进行放大。
具体地，本发明的积分器除了上述的全动态放大器外，还包括采样电容Cs、积分电容Ci和多个电子开关。其中，所述采样电容Cs包括第一采样电容Cs1和第二采样电容Cs2；所述第一采样电容Cs1的第一端通过第五电子开关K5接入正相差分输入信号VIN+或共模电压Vcm，所述第一采样电容Cs1的第二端接入所述动态全动态放大器的正相信号输入端；所述第二采样电容Cs2的第一端通过第六电子开关K6接入反相差分输入信号VIN-或共模电压Vcm，所述第二采样电容Cs2的第二端接入所述动态全动态放大器的反相信号输入端。
所述积分电容Ci包括第一积分电容Ci1和第二积分电容Ci2；所述第一积分电容Ci1和第七电子开关K7串联后连接在所述动态全动态放大器的正相信号输入端和正相信号输出端之间；所述第二积分电容Ci2和第八电子开关K8串联后连接在所述动态全动态放大器的反相信号输入端和反相信号输出端之间；所述动态全动态放大器的正相信号输入端通过第九电子开关K9接入共模电压；所述动态全动态放大器通过的反相信号输入端通过第十电子开关K10接入共模电压。
本发明在图6中的各个电子开关的控制端接入驱动信号，所述驱动信号包括第一驱动信号和第二驱动信号，本发明实施例以第一驱动信号为低电平信号、第二驱动信号为高电平信号为例，对积分器的工作过程进行说明。
当所述驱动信号为低电平时，所述积分器处于采样阶段，所述第五电子开关K5和第六电子开关K6分别接入正相差分输入信号VIN+和反相差分输入信号VIN-，所述第七电子开关K7和第八电子开关K8断开，所述第九电子开关K9和第十电子开关K10接入共模电压。此时差分输入信号采集到采样电容Cs上，此时积分电容Ci左极板悬空，积分电容Ci上保持原有的电荷，此时积分器中的全动态放大器处于RST阶段(复位阶段)。
当所述驱动信号为高电平时，所述积分器处于积分阶段，所述第五电子开关K5和第六电子开关K6接入共模电压，所述第第七电子开关K7和第八电子开关K8闭合，所述第九电子开关K9和第十电子开关K10断开。此时采样电容Cs右极板和积分电容Ci左极板接到全动态放大器的信号输入端，全动态放大器切换到AMP阶段(放大阶段)，在采样阶段采到积分电容Cs上的电荷由于全动态放大器的放大作用，转移到积分电容Ci上，积分电容Ci上获得新的电荷，实现积分功能。
根据上述内容可知，本发明的积分器和采用传统全动态放大器的积分器不同的是，本发明提供全动态放大器不需要任何静态偏置电流，并且全动态放大器只在一半的周期工作，只在RST阶段的相位会对电源电压VDD抽取一个动态的电流，并且，本发明的积分器仅使用一级动态全动态放大器电路实现，从而无需共模反馈电路，因此不存在稳定性的问题。因此，本发明提出的积分器通过采用上述的全动态放大器，这将完全消除传统积分器存在的缺点，不仅使积分器没有任何静态功耗，并且实现可简便灵活调整的功耗和带宽。
基于上述实施例的积分器，本发明提供了一种全动态功耗和带宽的Delta-Sigma调制器，具体如图7所示，所述调制器包括量化器和多级串联的积分器(全动态放大器1、全动态放大器2、……、全动态放大器n、)，本实施例调制器中的积分器采用图6本发明提供的基于全动态放大器的积分器。本发明实施例的Delta-Sigma调制器将输入信号VIN通过多个积分器进行处理后得到输出信号DOUT，同时，积分器中的各个电子开关由时钟信号或驱动信号控制，并且，本发明通过改变积分器和量化器的采样频率fs来调整Delta-Sigma调制器的采样速度。
由此，根据上述的全动态放大器的工作原理，以全动态放大器作为积分器的Delta-Sigma调制器架构中，偏置电路可以完全被去除，本实施例Delta-Sigma调制器的功耗(Power)和采样频率fs成正比，如图8所示。本发明一实施例以全动态放大器作为积分器设计的一款3阶Delta-Sigma调制器、过采样率(OSR)为128为例，实测到，在采样频率fs＝1.56MHz～12.5MHz时，Delta-Sigma调制器输出的信号带宽BW＝fs/2/OSR＝6.1kHz～48.8kHz，Delta-Sigma调制器的功耗和采样频率fs成线性增长，SNDR(信噪比)维持在90dB以上；在采样频率fs>12.5MHz时，由于动态放大器的放大时间不充足导致对输入信号不完全放大，功耗略微下降。
本发明提供的Delta-Sigma调制器无需任何静态偏置或偏置电路，无任何静态功耗，相比于采用静态OTA的Delta-Sigma调制器，本发明包含全动态放大器的Delta-Sigma调制器整体的功耗也很小，甚至达到无任何静态功耗的效果；另外，本发明的Delta-Sigma调制器功耗带宽可灵活缩放，且无需任何控制字，只需改变采样频率；而且采用单级动态全动态放大器作为Delta-Sigma调制器的积分器，因为无需考虑稳定性、共模反馈等情况，所以设计难度大大降低。另外，在调整其带宽和功耗的时候，不需要人为地去调整偏置电流、补偿电容等静态参数，仅通过改变采样频率就可以改变带宽和功耗，从而降低了系统在应用时的复杂度。
在本发明的其他实施例中，用作积分器的动态全动态放大器不仅限于共源共栅全动态放大器结构，其他可提供足够增益的动态全动态放大器也可被使用在DSM中。
在本发明的其他实施例中，本发明提供的动态全动态放大器不仅限于用作Delta-Sigma调制器中的积分器，也可用在其他可以用开关电容积分器的场景中；或者也可以不是积分器，例如开关电容PGA等，应用场景广泛。
需要说明的是，上述各个模块可以是功能模块也可以是程序模块，既可以通过软件来实现，也可以通过硬件来实现。对于通过硬件来实现的模块而言，上述各个模块可以位于同一处理器中；或者上述各个模块还可以按照任意组合的形式分别位于不同的处理器中。
需要说明的是，本实施例中的具体示例可以参考上述实施例及可选实施方式中所描述的示例，本实施例在此不再赘述。
本领域的技术人员应该明白，以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种基于全动态放大器的积分器，其特征在于，包括用于将输入信号放大的全动态放大器，所述全动态放大器包括充放电电路和共源共栅极结构的信号放大电路；其中，所述充放电电路和所述信号放大电路并联连接；
所述积分器接入时钟信号和差分输入信号，当所述时钟信号为第一电平信号时，电源电压向所述充放电电路供电，所述信号放大电路接入共模电压信号并输出；当所述时钟信号为第二电平信号时，所述充放电电路放电，向所述信号放大电路提供工作电流，所述信号放大电路将所述差分输入信号进行放大并输出。
2.根据权利要求1所述的积分器，其特征在于，所述信号放大电路包括高电位输入端、低电位输入端、共模电压输入端、信号输入端和信号输出端；所述充放电电路包括高电位端和低电位端；其中，所述共模电压输入端接入所述共模电压信号，所述信号输入端接入差分输入信号；
当所述积分器的控制时钟接入第一电平信号时，所述充放电电路的高电位端接入电源电压、所述低电位端接地；所述信号放大电路的信号输出端连接所述共模电压输入端，接入共模电压作为所述信号放大电路的偏置电压；
当所述积分器的控制时钟接入第二电平信号时，所述充放电电路的高电位端连接所述信号放大电路的高电位输入端，所述充放电电路的低电位端连接所述信号放大电路的低电位输入端，所述信号放大电路的信号输出端断开与所述共模电压输入端的连接。
3.根据权利要求2所述的积分器，其特征在于，所述信号放大电路包括第一共源共栅电路、第二共源共栅电路、第三共源共栅电路和第四共源共栅电路，每一所述共源共栅电路包括一个共栅极管和共源极的放大管；其中，
每一所述共源共栅电路的共栅极管的栅极连接作为所述信号放大电路的共模电压输入端，接入共模电压信号；每一所述共源共栅电路的放大管的栅极作为所述信号放大电路的信号输入端，接入差分输入信号；每一所述共源共栅电路的共栅极管的漏极连接作为所述信号放大电路的信号输出端；所述第一共源共栅电路和第二共源共栅电路的放大管的源极连接并作为所述信号放大电路的高电位输入端，所述第三共源共栅电路和第四共源共栅电路的放大管的源极连接并作为所述信号放大电路的低电位输入端。
4.根据权利要求3所述的积分器，其特征在于，所述第一共源共栅电路和第三共源共栅电路的共栅极管的漏极连接点作为所述信号放大电路的正相信号输出端；所述第二共源共栅电路和第四共源共栅电路的共栅极管的漏极连接点作为所述信号放大电路的反相信号输出端；所述第一共源共栅电路和第三共源共栅电路的放大管的栅极连接点作为所述信号放大电路的正相信号输入端；所述第二共源共栅电路和第四共源共栅电路的放大管的栅极连接点作为所述信号放大电路的反相信号输入端。
5.根据权利要求4所述的积分器，其特征在于，所述信号放大电路还包括第一电子开关、第二电子开关、第三电子开关和第四电子开关；所述第一电子开关设置在所述充放电电路的高电位端、所述信号放大电路的高电位输入端和所述全动态放大器的电源端之间，所述第二电子开关设置在所述充放电电路的低电位端、所述信号放大电路的高电位输入端和所述全动态放大器的接地端之间；所述第三电子开关串联在所述信号放大电路的共模电压输入端和正相信号输出端之间；所述第四电子开关串联在所述信号放大电路的共模电压输入端和正反相信号输出端之间；
当所述时钟信号为第一电平信号时，所述第一电子开关将所述充放电电路连接到所述全动态放大器的电源端，所述第二电子开关将所述充放电电路连接到所述全动态放大器的接地端，所述第三电子开关和第四电子开关闭合；所述第一电子开关将所述充放电电路连接到所述信号放大电路的高电位输入端，所述第二电子开关将所述充放电电路连接到所述信号放大电路的低电位输入端，当所述时钟信号为第二电平信号时，所述第三电子开关和第四电子开关断开。
6.根据权利要求3所述的积分器，其特征在于，每一所述共栅极管的衬底电位连接到该共栅极管的源端；每一所述放大管的衬底电位连接电源电压或接地。
7.根据权利要求1所述的积分器，其特征在于，所述积分器还包括采样电容、积分电容和多个驱动开关；其中，
所述采样电容的第一端作为所述积分器的输入端、第二端与所述全动态放大器的信号输入端连接；所述积分电容连接在所述全动态放大器的信号输入端和信号输出端之间；所述驱动开关接入驱动信号，根据所述驱动信号来控制所述积分器的工作状态。
8.根据权利要求7所述的积分器，其特征在于，所述采样电容包括第一采样电容和第二采样电容，所述积分电容包括第一积分电容和第二积分电容，所述驱动开关包括第五电子开关、第六电子开关、第七电子开关、第八电子开关、第九电子开关和第十电子开关；其中，
所述第一采样电容的第一端通过第五电子开关接入正相差分输入信号或共模电压，所述第一采样电容的第二端接入所述全动态放大器的正相信号输入端；所述第二采样电容的第一端通过第六电子开关接入反相差分输入信号或共模电压，所述第二采样电容的第二端接入所述全动态放大器的反相信号输入端；
所述第一积分电容和第七电子开关串联后连接在所述全动态放大器的正相信号输入端和正相信号输出端之间；所述第二积分电容和第八电子开关串联后连接在所述全动态放大器的反相信号输入端和反相信号输出端之间；
所述全动态放大器通过的正相信号输入端通过第九电子开关接入共模电压；所述全动态放大器通过的反相信号输入端通过第十电子开关接入共模电压。
9.根据权利要求8所述的积分器，其特征在于，所述多个驱动开关的控制端接入驱动信号，所述驱动信号包括第一驱动信号和第二驱动信号，其中，
所述驱动信号为第一信号时，所述第五电子开关和第六电子开关分别接入正相差分输入信号和反相差分输入信号，所述第七电子开关和第八电子开关断开，所述第九电子开关和第十电子开关接入共模电压，所述积分器处于采样阶段；
所述驱动信号为第二信号时，所述第五电子开关和第六电子开关接入共模电压，所述第七电子开关和第八电子开关闭合，所述第九电子开关和第十电子开关断开，所述积分器处于积分阶段。
10.一种Delta-Sigma调制器，所述调制器包括量化器和多级串联的积分器，其特征在于，所述积分器采用权利要求1-9任一项所述的积分器；
所述Delta-Sigma调制器获取采样频率，通过调节所述采样频率的大小来控制所述Delta-Sigma调制器的功耗和带宽。
CN202210768700.XA 2022-06-30 2022-06-30 基于全动态放大器的积分器及Delta-Sigma调制器 Pending CN115051713A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210768700.XA CN115051713A (zh) 2022-06-30 2022-06-30 基于全动态放大器的积分器及Delta-Sigma调制器
PCT/CN2022/117429 WO2024000809A1 (zh) 2022-06-30 2022-09-07 基于全动态放大器的积分器及Delta-Sigma调制器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210768700.XA CN115051713A (zh) 2022-06-30 2022-06-30 基于全动态放大器的积分器及Delta-Sigma调制器

Publications (1)

Publication Number Publication Date
CN115051713A true CN115051713A (zh) 2022-09-13

Family

ID=83165548

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210768700.XA Pending CN115051713A (zh) 2022-06-30 2022-06-30 基于全动态放大器的积分器及Delta-Sigma调制器

Country Status (2)

Country Link
CN (1) CN115051713A (zh)
WO (1) WO2024000809A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117040522A (zh) * 2023-10-09 2023-11-10 电子科技大学 一种适用于双电极架构的全动态工频干扰抑制电路

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102025378A (zh) * 2009-09-14 2011-04-20 晨星软件研发(深圳)有限公司 共用运算放大器的多通道∑-δ转换电路及其辅助方法
JP2015035761A (ja) * 2013-08-09 2015-02-19 株式会社デンソー スイッチトキャパシタ回路
CN209001929U (zh) * 2018-10-30 2019-06-18 上海工程技术大学 一种全差分开关电容积分器
CN110875742A (zh) * 2020-01-19 2020-03-10 浙江大学 一种用于delta-sigma调制器的离散型低功耗积分器
CN111988037A (zh) * 2019-05-23 2020-11-24 中国科学院声学研究所 一种电容共享结构的Sigma-Delta调制器
US20210384874A1 (en) * 2020-06-06 2021-12-09 Board Of Regents, The University Of Texas System Floating inverter amplifier device
CN113810002A (zh) * 2021-09-14 2021-12-17 中国科学院上海技术物理研究所 一种高能效的放大器
CN216162679U (zh) * 2021-09-14 2022-04-01 中国科学院上海技术物理研究所 一种高能效的放大器
CN114301466A (zh) * 2021-12-31 2022-04-08 上海交通大学 一种基于输入幅度压缩斩波调制的Sigma-Delta调制器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111200402B (zh) * 2020-02-19 2023-04-07 电子科技大学 一种能够提升增益的高线性度动态残差放大器电路
CN111654288B (zh) * 2020-07-18 2024-06-25 福州大学 一种用于sar adc的二级全动态比较器及其工作方法
CN112491377B (zh) * 2020-11-30 2022-09-23 同济大学 一种带动态共模反馈的放大器电路
CN114650021A (zh) * 2022-02-24 2022-06-21 成都华微电子科技股份有限公司 高线性度动态放大器

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102025378A (zh) * 2009-09-14 2011-04-20 晨星软件研发(深圳)有限公司 共用运算放大器的多通道∑-δ转换电路及其辅助方法
JP2015035761A (ja) * 2013-08-09 2015-02-19 株式会社デンソー スイッチトキャパシタ回路
CN209001929U (zh) * 2018-10-30 2019-06-18 上海工程技术大学 一种全差分开关电容积分器
CN111988037A (zh) * 2019-05-23 2020-11-24 中国科学院声学研究所 一种电容共享结构的Sigma-Delta调制器
CN110875742A (zh) * 2020-01-19 2020-03-10 浙江大学 一种用于delta-sigma调制器的离散型低功耗积分器
US20210384874A1 (en) * 2020-06-06 2021-12-09 Board Of Regents, The University Of Texas System Floating inverter amplifier device
CN113810002A (zh) * 2021-09-14 2021-12-17 中国科学院上海技术物理研究所 一种高能效的放大器
CN216162679U (zh) * 2021-09-14 2022-04-01 中国科学院上海技术物理研究所 一种高能效的放大器
CN114301466A (zh) * 2021-12-31 2022-04-08 上海交通大学 一种基于输入幅度压缩斩波调制的Sigma-Delta调制器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117040522A (zh) * 2023-10-09 2023-11-10 电子科技大学 一种适用于双电极架构的全动态工频干扰抑制电路
CN117040522B (zh) * 2023-10-09 2024-01-23 电子科技大学 一种适用于双电极架构的全动态工频干扰抑制电路

Also Published As

Publication number Publication date
WO2024000809A1 (zh) 2024-01-04

Similar Documents

Publication Publication Date Title
Dezzani et al. A 1.2-V dual-mode WCDMA/GPRS/spl Sigma//spl Delta/modulator
US8502719B2 (en) Continuous-time oversampled converter having passive filter
Ahmed et al. A low-power Gm-C-based CT-ΔΣ audio-band ADC in 1.1 V 65nm CMOS
Hu et al. A 10-kS/s 625-Hz-bandwidth 65-dB SNDR second-order noise-shaping SAR ADC for biomedical sensor applications
Hu et al. A 2.87 μW 1kHz-BW 94.0 dB-SNDR 2-0 MASH ADC using FIA with dynamic-body-biasing assisted CLS technique
CN115051713A (zh) 基于全动态放大器的积分器及Delta-Sigma调制器
CN116667795B (zh) 一种低压浮动反相放大器及开关电容模数转换器
Briseno-Vidrios et al. A 75 MHz BW 68dB DR CT-ΣΔ modulator with single amplifier biquad filter and a broadband low-power common-gate summing technique
Honarparvar et al. An amplifier-shared inverter-based MASH structure ΔΣ modulator for smart sensor interfaces
Liu et al. A low-voltage low-power sigma-delta modulator for bio-potential signals
Prasad et al. A 120db 300mw stereo audio a/d converter with 110db thd+ n
CN204559547U (zh) 一种高二阶级联结构Sigma-Delta调制器系统
TW202341647A (zh) 訊號放大電路與包含其的訊號處理系統和類比至數位轉換系統
US9628103B2 (en) Multi-mode discrete-time delta-sigma modulator power optimization using split-integrator scheme
Chen et al. A 3rd-order 1-bit Σ-Δ modulator with a 2-tap FIR filter embedded
Baschirotto et al. A 1V CMOS fully-differential switched-opamp bandpass Σ Δ modulator
JP5469134B2 (ja) 加算器埋め込み型ダイナミックプリアンプ
Qiao et al. A 0.25 V 97.8 fJ/c.-s. 86.5 dB SNDR SC ΔΣ modulator in 0.13 µm CMOS
Tsang et al. A 1.2 V, 10.8 mW, 500kHz sigma-delta modulator with 84dB SNDR and 96dB SFDR
Torri et al. Analog Techniques for Low-power High-Performance Switched-Capacitor Sigma-Delta Modulators
Sung et al. A comparison of second-order sigma-delta modulator between switched-capacitor and switched-current techniques
Zhou et al. A Sigma-Delta modulator circuit using correlated double sampling
Su et al. The design of low-power CIFF structure second-order sigma-delta modulator
Xu et al. A Continuous-Time Sigma-Delta Modulator with Compensating Transconductance Stages and RZ FIR-DAC
Kumar et al. Efficient High-Gain Operational Amplifier Design for Σ-Δ ADCs in VLSI

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination