CN112491377B - 一种带动态共模反馈的放大器电路 - Google Patents

Abstract

本发明提供一种带动态共模反馈的放大器电路，包括：放大器和与所述放大器耦合的共模反馈单元；所述共模反馈单元的输入端与所述放大器的输出端耦合，所述共模反馈单元的输出端与所述放大器的输入端耦合，用于检测所述放大器输出的所述第一差分信号，并基于参考电压对所述第一差分信号进行反馈处理获得对应的反馈信号，并将所述反馈信号输出至所述放大器中，使所述放大器根据所述反馈信号，调整所述第一差分信号，以降低工艺角对所述放大器输出共模电压的影响，提高了所输出的共模电压的稳定性。

Description

一种带动态共模反馈的放大器电路

技术领域

本发明属于集成电路技术领域，涉及一种带动态共模反馈的放大器电路。

背景技术

随着微电子科学技术的不断发展，便携式电子应用诸如无线通信和成像技术越来越普遍，则需要将模拟信号更快更精确地转换为数字量，这给模数转换器(Analog-to-Digital Converter,ADC)的设计提出了更高的要求，高速和高精度ADC日益成为国内外专家学者关注的重点，而SAR ADC因为其功耗低的优点成为了目前研究的热点。比较器是影响SAR ADC转换速度和精度的关键模块，目前常用的比较器往往存在速度慢、噪声大的问题，为了克服比较器这些问题，通常在比较器的前端加入预放大器模块，可以有效地加快比较器的建立速度和抑制比较器的噪声。

然而，传统的放大器存在功耗高和电流能效低等缺点；对于此，可以利用Class AB放大器来提高电流能效；但Class AB放大器因其具有伪差分结构特点，及Class AB放大器受工艺角变化影响较大等原因，导致输出的共模电压不稳定，进而会对后级比较器的工作会造成较大的影响；以及，传统的共模反馈电路因为堆叠的晶体管数目多，这些晶体管需要工作在饱和区中，而每个晶体管会产生较大的压降，所以不适用于低电源电压结构中。

因此，如何在不影响Class AB放大器性能的情况下，降低Class AB放大器所受到的工艺角的影响，使其可以更好地适用于高速高精度SAR ADC中，是目前所需要解决的技术问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种带动态共模反馈的放大器电路，用于解决现有的放大器存在的功耗较高和电流能效较低，和受工艺角变化影响导致输出的共模电压不稳定等缺陷。

为实现上述目的及其他相关目的，本发明提供的所述带动态共模反馈的放大器电路，包括：放大器，用于对输入差分信号进行放大处理，获得第一差分信号；和共模反馈单元，所述共模反馈单元的输入端与所述放大器的输出端耦合，且所述共模反馈单元的输出端与所述放大器的输入端耦合，用于检测所述放大器输出的所述第一差分信号，并基于一参考电压信号对所述第一差分信号进行反馈处理，以获得对应的反馈信号，并将所述反馈信号输出至所述放大器中，使所述放大器根据所述反馈信号，调整所述第一差分信号。

于本发明一实施例中，所述放大器包括具有Class AB结构的放大器。

于本发明一实施例中，所述动态共模反馈单元包括：动态检测模块，所述动态检测模块的第一输入端和第二输入端分别对应连接所述放大器的第一输出端和第二输出端；所述动态检测模块的第三输入端连接所述参考电压信号，所述动态检测模块的时钟信号控制端连接第一时钟信号，用于基于所述第一时钟信号，动态比较所述第一差分信号与所述参考电压信号，获得比较结果电压信号；低通滤波模块，所述低通滤波模块的输入端连接所述动态检测模块的输出端，用于接收所述动态检测模块输出的所述比较结果电压信号，并对所述比较结果电压信号进行滤波处理，获得所述反馈信号；缓冲器模块，连接于所述低通滤波模块与所述放大器输入端之间，用于接收所述低通滤波模块输出的所述反馈信号，并将所述反馈信号输出至所述放大器输入端。

于本发明一实施例中，所述放大器包括：第一电容、第二电容，和第一晶体管至第八晶体管；所述第一晶体管和所述第二晶体管的栅极相连，且连接所述放大器的第一输入端；所述第三晶体管和所述第四晶体管的栅极相连，且连接所述放大器的第二输入端；所述第五晶体管、所述第六晶体管、所述第七晶体管和所述第八晶体管的栅极相连，且连接所述放大器的第三输入端；所述第一晶体管、所述第二晶体管、所述第五晶体和所述第六晶体的漏极相连，且连接所述放大器的第一输出端；所述第三晶体管、所述第四晶体管、所述第七晶体和所述第八晶体的漏极相连，且连接所述放大器的第二输出端；所述第一电容连接于所述放大器的第一输出端与地之间；所述第二电容连接于所述放大器的第二输出端与地之间；所述放大器的第一输入端和第二输入端，用于接入所述输入差分信号；所述放大器的第三输入端用于接入所述反馈信号；所述放大器的第一输出端和第二输出端用于输出所述第一差分信号。

于本发明一实施例中，所述第一电容与所述第二电容的电容值大小相等。

于本发明一实施例中，所述低通滤波模块包括触发器，和与所述触发器连接的第一电阻和第三电容；所述触发器的输入端连接所述动态检测模块的输出端，所述触发器的输出端通过连接所述第一电阻连接所述缓冲器模块的输入端，所述第三电容的第一端连接于所述第一电阻和所述缓冲器模块之间。

于本发明一实施例中，所述低通滤波模块包括与门逻辑单元，和与所述与门逻辑单元连接的电荷泵电路和第四电容；所述电荷泵电路包括依次串联连接的第一电流源、第一控制开关、第二控制开关和第二电流源；所述与门逻辑单元的输入端连接所动态检测模块的输出端，所述与门逻辑单元的输出端分别连接所述第一控制开关和所述第二控制开关的控制端；所述第四电容的一端连接所述第一控制开关的第二端和所述第二控制开关的第一端之间，和连接所述缓冲器模块。

于本发明一实施例中，所述低通滤波模块包括第一存储电容，第二存储电容、第一转换开关和第二转换开关；所述第一转换开关的第一端连接所述动态检测模块的输出端，所述第一转换开关的第二端通过连接所述第二转换开关连接所述缓冲器模块；所述第一转换开关的控制端接入第一时钟信号，所述第二转换开关的控制端接入第二时钟信号；所述第一存储电容的第一端连接于所述第一转换开关和所述第二转换开关之间，所述第二存储电容的第一端连接于所述第二转换开关与所述缓冲器模块之间。

于本发明一实施例中，所述第二存储电容的电容值大于所述第一存储电容。

于本发明一实施例中，所述第一时钟信号、第二时钟信号和第三时钟信号的时钟频率均相同；其中，所述第一时钟信号和所述第二时钟信号的相位相反，所述第二时钟信号和所述第三时钟信号的相位相反。

如上所述，本发明提供的所述带动态共模反馈的放大器电路，通过于所述放大器的输出端处设置共模反馈单元，基于预设的参考电压信号对所述放大器输出的共模电压进行反馈处理，以获得对应的反馈信号，并将该反馈信号反馈至所述放大器中，从而对放大器输出的共模电压进行调整，降低了工艺角对所述放大器输出共模电压的影响，提高了所输出的共模电压的稳定性。

附图说明

图1显示为本发明所述带动态共模反馈的放大器电路于一实施例中的结构示意图；

图2显示为本发明中所述放大器于一实施例中的结构示意图；

图3显示为本发明中所述动态共模反馈单元于一实施例中的结构示意图；

图4显示为本发明中所述动态检测模块于一实施例中的结构示意图；

图5显示为本发明中所述低通滤波模块于一实施例中的结构示意图；

图6显示为本发明中所述低通滤波模块于另一实施例中的结构示意图；

图7显示为本发明中所述低通滤波模块于又一实施例中的结构示意图；

图8显示为本发明中各所述时钟信号于一实施例中的触发时序图；

图9显示为本发明中所述反馈电压Vcmfb于一实施例中的收敛波形图；

图10显示为本发明所述动态共模反馈单元于一实施例中在tt工艺角下的FFT仿真结果图；

图11显示为本发明所述动态共模反馈单元于一实施例中在ff工艺角下的FFT仿真结果图；

图12显示为本发明所述动态共模反馈单元于一实施例中在ss工艺角下的FFT仿真结果图；

图13显示为本发明所述动态共模反馈单元于一实施例中在sf工艺角下的FFT仿真结果图；

图14显示为本发明所述动态共模反馈单元于一实施例中在fs工艺角下的FFT仿真结果图；

图15显示为本发明所述动态共模反馈单元于一实施例中与传统放大器电路结构在不同工艺角下对比曲线图。

元件标号说明

1 放大器

2 动态共模反馈单元

21 动态检测模块

22 低通滤波模块

23 缓冲器模块

Mp1～Mp9 第一PMOS管～第九PMOS管

Mn1～Mn10 第一NMOS管～第十NMOS管

Clk_1～Clk_3 第一时钟信号～第三时钟信号

Vcmref 参考电压

Vcmfb 反馈电压

C1～C4 第一电容～第四电容

R1 第一电阻

D 触发器

K1、K2 第一控制开关、第二控制开关

Cs1、Cs2 第一存储电容、第二存储电容

Kp1、Kp12 第一转换开关、第二转换开关

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。

需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

本发明提供一种带动态共模反馈的放大器电路，用于对所述放大器输出的共模电压信号进行动态反馈调整，以提高所述放大器输出的共模电压信号的稳定性，降低工艺角因素对共模电压稳定性的影响。下面将结合具体的实施例展开介绍。

请参阅图1，示出为本发明提供的所述带动态共模反馈的放大器电路于一实施例中的结构示意图。如图1所示，所述带动态共模反馈的放大器电路包括：放大器1，和与所述放大器1耦合的共模反馈单元2。

其中，所述放大器1包括第一输入端、第二输入端和第三输入端，所述放大器1的第一输入端连接第一电压信号，所述放大器1的第二输入端连接第二电压信号，用于计算所述第一电压信号和所述第二电压信号的差值并对该差值进行放大处理，以获得第一差分信号；所述共模反馈单元2的第一输入端和第二输入端分别对应耦合所述放大器1的第一输出端和第二输出端，用于检测所述放大器1输出的第一差分信号，并对所述第一差分信号进行滤波处理，以获得与所述第一差分信号对应的反馈信号；所述共模反馈单元2的输出端连接所述放大器1的第三输入端，用于输出所述反馈信号至所述放大器1中，以使所述放大器1根据所述反馈信号，调整所述第一差分信号，从而提高所述放大器于变化工艺角下输出的所述第一差分信号的共模电压稳定性。

请参阅图2，显示为本发明中所述放大器1于一实施例中的结构示意图。如图2所述，所述放大器1具有双端输入和双端输出的伪差分Class AB结构，包括：第一电容C1、第二电容C2、第一PMOS管Mp1至第四PMOS管Mp4，和第一NMOS管Mn1至第四NMOS管Mn4。其中，第一PMOS管Mp1和第一NMOS管Mn1的栅极相连，且连接所述放大器的第一输入端；第二PMOS管Mp2和第二NMOS管Mn2的栅极相连，且连接所述放大器的第二输入端；所述放大器的第一输入端和所述第二输入端用于分别对应接入输入差分信号Vin和Vip；第三PMOS管Mp3、第四PMOS管Mp4、第三NMOS管Mn3和第四NMOS管Mn4的栅极相连，且连接所述放大器的第三输入端，用于接收所述共模反馈单元2返回的所述反馈信号Vcmfb；第一PMOS管Mp1、第二PMOS管Mp2、第三PMOS管Mp3、和第四PMOS管Mp4的源极相连；第一NMOS管Mn1、第二NMOS管Mn2、第三NMOS管Mn3、和第四NMOS管Mn4的源极相连且接地；第一PMOS管Mp1、第三PMOS管Mp3、第一NMOS管Mn1和第三NMOS管Mn3的漏极相连，且连接所述放大器的第一输出端；第二PMOS管Mp2、第四PMOS管Mp4、第二NMOS管Mn2和第四NMOS管Mn4的漏极相连，且连接所述放大器的第二输出端；所述第一电容C1连接于所述放大器的第一输出端与地之间；所述第二电容C2连接于所述放大器的第二输出端与地之间。

优选的，所述第一电容C1和所述第二电容C2的电容值大小相同，用于滤除噪声，提高信噪比。

于本实施例中，通过将所述放大器1的第一输入端连接第一PMOS管Mp1和第一NMOS管Mn1，所述放大器的第二输入端连接第二PMOS管Mp2和第二NMOS管Mn2，使输入的小电流信号均可以获得两个晶体管的增益，因此相对于传统的放大器，可以获得更高的电流效能，但由于受到工艺角因素的影响，导致所述放大器整体的工作状态也会因此受到影响。例如，在快速NMOS慢速PMOS(fs)情况下和在慢速NMOS快速PMOS(sf)情况下所述放大器的输出共模电压值相差较大。

请参阅图3，显示为所述共模反馈单元2于一实施例中的结构示意图。如图3所述，所述共模反馈单元2包括依次连接的动态检测模块21、低通滤波模块22和缓冲器模块23；其中，所述动态检测模块21的输入端连接所述放大器的输出端，所述动态检测模块21的输出端通过依次连接所述低通滤波模块22、和所述缓冲器模块23，连接所述放大器的所述第三输入端。

于本实施例中，所述动态检测模块21、所述低通滤波模块22、和所述缓冲器模块23于本实施例中的电路结构示意图请参见图4至图6。

如图4所示，所述动态检测模块21采用可再生结构，包括第五PMOS管Mp5至第九PMOS管Mp9，和第五NMOS管Mn5至第十NMOS管Mn10。其中，第五PMOS管Mp5、第六PMOS管Mp6，和第七PMOS管Mp7的源极相连，第五PMOS管Mp5的栅极连接所述动态检测模块21的第一输入端，第六PMOS管Mp6的栅极连接所述动态检测模块21的第二输入端，分别对应连接所述放大器的所述第一输出端和第二输出端，以用于检测所述放大器输出的所述第一差分信号；第七PMOS管Mp7的栅极连接所述动态检测模块21的第三输入端，用于接入参考电压Vcmref。

其中，所述参考电压为预先设定的一电压信号，用于与所述动态检测模块21的第一输入端和所述动态检测模块21的第二输入端检测到的共模电压值进行比较，以获得比较结果电压信号。

第八PMOS管Mp8、第九PMOS管Mp9、第九NMOS管Mn9和第十NMOS管Mn10组成所述动态检测模块21的锁存器；其中，第八PMOS管Mp8的源极连接第五PMOS管Mp5和第六PMOS管Mp6的漏极；第九PMOS管Mp9的源极连接第七PMOS管Mp7的漏极；第八PMOS管Mp8的漏极和第九NMOS管Mn9的漏极之间连接所述动态检测模块21的第一输出端，第九PMOS管Mp9的漏极和第十NMOS管Mn10的漏极之间连接所述动态检测模块21的第二输出端。于第八PMOS管Mp8和第九PMOS管Mp9的源极处电压之间存在一偏差电压值时，通过锁存器的反馈作用，则于所述动态检测模块21的第一输出端和第二输出端(也是锁存器的第一输出端和第二输出端)快速建立到一个高电平和一个低电平，从而可以快速得到比较结果电压信号。

第五NMOS管Mn5至第八NMOS管Mn8为所述动态检测模块21中的各开关管，各晶体管的源极相连且接地。其中，第五NMOS管Mn5的漏极连接第八PMOS管Mp8的源极，第六NMOS管Mn6的漏极连接第九NMOS管Mn9的漏极，第七NMOS管Mn7的漏极连接第十PMOS管Mp10的漏极，第八NMOS管Mn8的漏极连接第九PMOS管Mp9的源极。各所述开关管的栅极均连接外部输入的第一时钟信号发生单元，用于根据接收的所述第一时钟信号调节对应连接的所述锁存器中晶体管的工作状态，从而调节所述动态检测模块21的工作状态。例如，当接收到的所述第一时钟信号为高电平时，各所述开关管均导通，将各所述开关管的漏极处电压复位至低电平，则所述动态检测模块21不工作；反之，当接收到的所述第一时钟信号Clk1为低电平时，各所述开关管均断开，则所述动态检测模块对输入的所述第一差分信号和所述参考电压信号进行比较工作，输出比较结果电压信号。

所述低通滤波模块22包括第一输入端和第二输入端，分别对应连接所述动态检测模块21的第一输入端和第二输出端；所述低通滤波模块22的输出端通过连接所述缓冲器模块连接至所述放大器的第三输入端。

其中，所述缓冲器模块采用现有的缓冲器电路结构，在此不再赘述。

请参阅图5，示出为所述低通滤波模块22于本实施例中的电路结构示意图。如图5所示，所述低通滤波模块22采用电阻-电容网络结构，包括触发器D、第一电阻R1和第三电容C3；所述触发器的输入端连接所述动态检测模块的输出端，所述触发器的输出端通过连接所述第一电阻R1连接所述缓冲器模块的输入端，所述第三电容C3的第一端连接于所述第一电阻R1和所述缓冲器模块之间，所述第三电容C3的另一端接地。

其中，所述触发器采用现有的上升沿D触发器结构，在此不再赘述。

于本实施例中，所述触发器捕获所述动态检测模块输出的所述比较结果电压信号，触发获取得不同宽度的脉冲信号。所述脉冲信号为高电平时，对所述第三电容C3进行充电，所述脉冲信号为低电平时，对所述第三电容C3进行放电。对于本实施例中的所述共模反馈单元，当所述放大器输出的共模电压低于参考电压时，则所述比较器输出低电平，经过所述触发器触发输出低电平信号，对所述第三电容C3进行放电，从而降低所述缓冲器模块输出的反馈电压Vcmfb，则所述放大器根据该反馈电压，抬高输出的所述共模电压值；反之，当所述放大器输出的共模值电压高于参考电压时，则所述比较器输出高电平，经过D触发器触发输出高电平信号，对所述第三电容C3进行充电，从而抬高所述缓冲器模块输出的反馈电压Vcmfb，则所述放大器根据该反馈电压Vcmfb，降低输出的所述共模电压值，从而实现所述共模反馈单元对所述放大器所输出的共模电压的调整过程。

进一步的，所述低通滤波模块22还可以采用电荷泵结构。

请参阅图6，示出为所述低通滤波模块22于另一实施例中的结构示意图。如图6所示，所述低通滤波模块22采用电荷泵结构，包括与门逻辑单元和与所述与门逻辑单元连接的电荷泵电路和第四电容C4；其中，所述电荷泵电路包括依次串联连接的第一电流源、第一控制开关K1、第二控制开关K2和第二电流源；所述第一电流源的输入端连接外部电源，所述第一电流源的输出端连接所述第一控制开关K1的第一端；所述第一控制开关K1的第二端连接所述第二控制开关K2的第一端，所述K2的第二端连接所述第二电流源的输入端；所述第二电流源的输出端接地。所述第一控制开关K1的控制端和所述第二控制开关K2的控制端分别连接所述与门逻辑单元的输出端，用于根据所述与门逻辑单元输出的控制信号，分别调节所述第一控制开关K1和所述第二控制开关K2的通断连接状态；所述第四电容C4的第一端连接于所述第一控制开关K1的第二端和所述第二控制开关K2的第一端之间，和连接所述缓冲器模块，所述第四电容C4的另一端接地。

于本实施例中，通过所述与门逻辑单元捕获所述动态检测模块输出的所述比较结果电压信号，并且对该输出信号进行处理获取差分输出信号；所述与门逻辑单元分别输出该差分输出信号至所述第一控制开关K1和所述第二控制开关K2的控制端，控制所述第一控制开关K1和所述第二控制开关K2的开闭，以调节所述第一电流源和所述第二电流源对所述第四电容的充放电过程，和调节所述第四电容第一端处的电压大小，从而调节所述低通滤波网路输出的反馈电压大小，进而调节整个共模反馈单元所输出的共模电压大小。当所述放大器输出共模电压大于参考电压时，则所述比较器输出低电平至所述与门逻辑单元，经过所述与门逻辑单元处理后的，输出高电平，从而使所述第一控制开关K1断开，和使所述第二控制开关K2闭合，从而所述第四电容放电，进而降低了所述缓冲器模块输出端输出的电压大小，即降低了所述低通滤波网路输出的反馈电压大小，反馈到所述放大器中，使所述放大器根据接收到的所述反馈电压大小降低输出的共模电压大小，进而使输出共模电压变化较小。反之，当所述放大器输出共模电压小于参考电压时，则所述比较器输出高电平至所述与门逻辑单元，是所述与门逻辑单元输出低电平，则所述第一控制开关K1导通，和使所述第二控制开关K2断开，所述第一电流源对所述第四电容进行充电，从而抬高所述缓冲器模块输出端输出的电压大小，进而使所述放大器输出的共模电压大小增大，实现了对所述放大器输出共模电压的调整。

进一步的，所述低通滤波模块22还可以采用一位数模转换器。

请参阅图7，示出为所述低通滤波模块22于又一实施例中的结构示意图。如图7所示，所述低通滤波模块22采用一位数模转换器结构，包括第一存储电容Cs1，第二存储电容Cs2、第一转换开关Kp1和第二转换开关Kp2；所述第一转换开关Kp1的第一端连接所述动态检测模块的输出端，所述第一转换开关Kp1的第二端通过连接所述第二转换开关Kp2连接所述缓冲器模块23；所述第一转换开关Kp1的控制端连接第二时钟信号输出端，所述第二转换开关Kp2的控制端连接第三时钟信号输出端。所述第一存储电容Cs1的第一端连接于所述第一转换开关Kp1和所述第二转换开关Kp2之间，所述第二存储电容Cs2的第一端连接于所述第二转换开关Kp2与所述缓冲器模块23之间，所述第一存储电容Cs1和所述第二存储电容Cs2的第二端分别接地。

其中，所述第二存储电容Cs2的电容值大于所述第一存储电容Cs1。在一可实施实例中，所述第二存储电容Cs2的电容值为所述第一存储电容Cs1的十倍。

请参阅图8，示出为所述第一时钟信号、所述第二时钟信号和所述第三时钟信号的相位图；如图8所示，所述第一时钟信号、所述第二时钟信号和所述第二时钟信号频率相同；其中，所述第一时钟信号和所述第二时钟信号的相位相反，所述第二时钟信号和所述第三时钟信号的相位相反。

于本实施例中，当输入的所述第一时钟信号为高电平时，所述第一转换开关导通，则所述动态检测模块输出的所述比较结果电压信号对所述第一存储电容进行充电；于所述第一存储电容的电容饱和后，且当输入的所述第二时钟信号为高电平，所述第二转换开关导通，则所述第二存储电容和所述第一存储电容进行重分配。由于所述第一存储电容的电容值远远小于所述第二存储电容的电容值，所以第二存储电容输出至所述缓冲器模块的输出电压逐渐增加，即所述缓冲器模块的输出端输出反馈电压是一个缓慢建立的一阶过程。当所述放大器输出的共模电压值低于参考电压值，则所述比较器输出低电平，且当输入的所述第一时钟信号为高电平，所述第一转换开关导通时，则所述第二存储电容和所述第一存储电容进行重分配，所述第二存储电容中的电荷泄漏至所述第一存储电容中，进而降低了所述缓冲器模块输出的反馈电压。反之，当所述放大器输出的共模值电压高于参考电压时，则所述比较器输出为高电平，则第一存储电容的充电为高电平，则所述第二存储电容和所述第一存储电容进行重分配，所述第二存储电容的电荷增多，从而抬高了所缓冲器模块输出的反馈电压，实现所述共模反馈单元对所述放大器所述输出的共模电压的调整过程。

为进一步证明本发明所述带动态共模反馈的放大器电路的有效性，进行以下仿真实验。所述仿真实验采用动态电路仿真技术，在Cadence仿真软件，采用TSMC 28nm CMOS工艺，电源电压值为1V，参考电压值为500mV。所述仿真实验的结果如图9至图15所示。其中，图9示出为本发明中所述反馈电压Vcmfb的收敛波形图；图10至图15示出为本发明所述带动态共模反馈的放大器电路于不同工艺角下的仿真结果。

如图9所示，经过几个周期，最终的所述反馈电压Vcmfb稳定在一个固定电压值处，该电压值时自适应逼近，不需要任何外加激励。

图10示出了本发明的在tt(typical NMOS and typical PMOS)工艺角下的1024个点的FFT仿真结果图。请参阅图7，在本发明中，实现SNDR为83.71dB，ENOB为13.61，SFDR为97.62dB。

图11示出了本发明的在ff(fast NMOS and fast PMOS)工艺角下的1024个点的FFT仿真结果图。请参阅图8，在本发明中，实现SNDR为82.46dB，ENOB为13.40，SFDR为97.31dB。

图12示出了本发明的在ss(slow NMOS and slow PMOS)工艺角下的1024个点的FFT仿真结果图。请参阅图9，在本发明中，实现SNDR为84.67dB，ENOB为13.77，SFDR为99.18dB。

图13示出了本发明的在sf(slow NMOS and fast PMOS)工艺角下的1024个点的FFT仿真结果图。请参阅图10，在本发明中，实现SNDR为84.06dB，ENOB为13.67，SFDR为101.41dB。

图14示出了本发明的在fs(slow NMOS and fast PMOS)工艺角下的1024个点的FFT仿真结果图。请参阅图13，在本发明中，实现SNDR为82.11dB，ENOB为13.35，SFDR为98.47dB。

其中，所述SNDR为信号-失真噪声比，ENOB为ADC电路结构的有效位数，SFDR表示无杂散动态范围。

图15示出了与传统放大器电路结构在不同工艺角下对比曲线图。请参阅图15，本发明所述带动态共模反馈的放大器电路能够确保输出共模电压更加稳定且受工艺角的影响更小。

综上所述，本发明提供的所述带动态共模反馈的放大器电路，通过采用Class AB结构的放大器代替传统的放大器，可以实现高电流能耗的同时减小噪声；和通过于所述放大器的输出端处设置共模反馈单元，基于预设的参考电压信号对所述放大器输出的共模电压进行比较，并对比较后的电压信号通过所述低通滤波模块进行处理获得对应的反馈信号，并将该反馈信号反馈至所述放大器中，从而对放大器输出的共模电压进行调整，降低了工艺角对所述放大器输出共模电压的影响，提高了所输出的共模电压的稳定性；以及，于本发明中提供了多种低通滤波模块的实现方式，不仅既有较好的可实施性且性能优。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种带动态共模反馈的放大器电路，其特征在于，包括：

放大器，用于对输入差分信号进行放大处理，获得第一差分信号；和

共模反馈单元，所述共模反馈单元的输入端与所述放大器的输出端耦合，且所述共模反馈单元的输出端与所述放大器的输入端耦合，用于检测所述放大器输出的所述第一差分信号，并基于一参考电压信号对所述第一差分信号进行反馈处理，以获得对应的反馈信号，并将所述反馈信号输出至所述放大器中，使所述放大器根据所述反馈信号，调整所述第一差分信号

其中，所述放大器包括具有Class AB结构的放大器；所述动态共模反馈单元包括：

动态检测模块，所述动态检测模块的第一输入端和第二输入端分别对应连接所述放大器的第一输出端和第二输出端；所述动态检测模块的第三输入端连接所述参考电压信号，所述动态检测模块的时钟信号控制端连接第一时钟信号，用于基于所述第一时钟信号，比较所述第一差分信号与所述参考电压信号，获得比较结果电压信号；

低通滤波模块，所述低通滤波模块的输入端连接所述动态检测模块的输出端，用于接收所述动态检测模块输出的所述比较结果电压信号，并对所述比较结果电压信号进行滤波处理，获得所述反馈信号。

2.根据权利要求1所述的带动态共模反馈的放大器电路，其特征在于，所述动态共模反馈单元包括：

缓冲器模块，连接于所述低通滤波模块与所述放大器输入端之间，用于接收所述低通滤波模块输出的所述反馈信号，并将所述反馈信号输出至所述放大器输入端。

3.根据权利要求1所述的带动态共模反馈的放大器电路，其特征在于，所述放大器包括：第一电容、第二电容，和第一晶体管至第八晶体管；所述第一晶体管和所述第二晶体管的栅极相连，且连接所述放大器的第一输入端；所述第三晶体管和所述第四晶体管的栅极相连，且连接所述放大器的第二输入端；所述第五晶体管、所述第六晶体管、所述第七晶体管和所述第八晶体管的栅极相连，且连接所述放大器的第三输入端；所述第一晶体管、所述第二晶体管、所述第五晶体和所述第六晶体的漏极相连，且连接所述放大器的第一输出端；所述第三晶体管、所述第四晶体管、所述第七晶体和所述第八晶体的漏极相连，且连接所述放大器的第二输出端；所述第一电容连接于所述放大器的第一输出端与地之间；所述第二电容连接于所述放大器的第二输出端与地之间；所述放大器的第一输入端和第二输入端，用于接入所述输入差分信号；所述放大器的第三输入端用于接入所述反馈信号；所述放大器的第一输出端和第二输出端用于输出所述第一差分信号。

4.根据权利要求3所述的带动态共模反馈的放大器电路，其特征在于，所述第一电容与所述第二电容的电容值大小相等。

5.根据权利要求2所述的带动态共模反馈的放大器电路，其特征在于，所述低通滤波模块包括触发器，和与所述触发器连接的第一电阻和第三电容；所述触发器的输入端连接所述动态检测模块的输出端，所述触发器的输出端通过连接所述第一电阻连接所述缓冲器模块的输入端，所述第三电容的第一端连接于所述第一电阻和所述缓冲器模块之间，所述第三电容的第二端接地。

6.根据权利要求2所述的带动态共模反馈的放大器电路，其特征在于，所述低通滤波模块包括与门逻辑单元，和与所述与门逻辑单元连接的电荷泵电路和第四电容；所述电荷泵电路包括依次串联连接的第一电流源、第一控制开关、第二控制开关和第二电流源；所述与门逻辑单元的输入端连接所述动态检测模块的输出端，所述与门逻辑单元的输出端分别连接所述第一控制开关和所述第二控制开关的控制端；所述第四电容的一端连接所述第一控制开关的第二端和所述第二控制开关的第一端之间，和连接所述缓冲器模块，所述第四电容的另一端接地。

7.根据权利要求2所述的带动态共模反馈的放大器电路，其特征在于，所述低通滤波模块包括第一存储电容，第二存储电容、第一转换开关和第二转换开关；所述第一转换开关的第一端连接所述动态检测模块的输出端，所述第一转换开关的第二端通过连接所述第二转换开关连接所述缓冲器模块；所述第一转换开关的控制端接入第二时钟信号，所述第二转换开关的控制端接入第三时钟信号；所述第一存储电容的第一端连接于所述第一转换开关和所述第二转换开关之间，所述第一存储电容的第二端接地；所述第二存储电容的第一端连接于所述第二转换开关与所述缓冲器模块之间，所述第二存储电容的第二端接地。

8.根据权利要求7所述的带动态共模反馈的放大器电路，其特征在于，所述第二存储电容的电容值大于所述第一存储电容。

9.根据权利要求7所述的带动态共模反馈的放大器电路，其特征在于，所述第一时钟信号、第二时钟信号和第三时钟信号的时钟频率均相同；其中，所述第一时钟信号和所述第二时钟信号的相位相反，所述第二时钟信号和所述第三时钟信号的相位相反。

Images