CN117639735B - 一种占空比检测电路及占空比调整系统 - Google Patents

Abstract

本申请公开了一种占空比检测电路及占空比调整系统，其占空比检测电路包括：滤波电路，第一输入端接收调整后的第一时钟，并在第一输出端输出第一直流电压；第二输入端接收调整后的第二时钟，并在第二输出端输出第二直流电压；检测控制电路，检测控制电路的第一输入端接收第一直流电压，检测控制电路的第二输入端接收第二直流电压，检测控制电路的第三输入端接收共模电压；在检测控制电路的第一控制端接收到检测控制信号时，在检测控制信号控制下将检测控制电路切换成差模占空比误差检测模式或共模占空比误差检测模式。本申请不仅能够检测到差模占空比误差，而且能够检测到共模占空比误差。

Description

一种占空比检测电路及占空比调整系统

技术领域

本申请涉及高速时钟领域，尤其涉及一种占空比检测电路及占空比调整系统。

背景技术

随着自动驾驶、云计算等各类新兴应用的兴起，对应用在相关领域的通信系统的高数据传输速率和低延时要求日益增长；越来越高的吞吐量要求网络空间具有更高的传输速率，400G乃至800G光通信系统已经被提上了部署日程，尤其是超高速光通信系统的部署应用。在超高速光通信系统中，一般采用IM/DD或者Coherent方案，前者需要采用100G乃至更高速率的serdes IP；在如此高的速率下，系统对于芯片上时钟质量的要求越来越高。因此，在通信系统中，系统对于芯片上时钟质量的要求越来越高；而在衡量时钟质量的各项参数中，时钟的占空比是一个非常重要的参数。

现有的占空比调整电路主要分为占空比检测(duty cycle detection, DCD)和占空比调整(duty cycle adjuster, DCA)两部分，其占空比检测电路负责检测占空比误差，占空比调整负责调整时钟的占空比。一般占空比检测电路只能检测差分时钟的差模占空比误差（差模duty error），而无法检测差分时钟的共模占空比误差（共模duty error）。也就是说，当输入的差分时钟CKP/CKN的上升下降沿不在同一位置时占空比检测电路可能会无法检测到这种差异。

发明内容

本申请提供一种占空比检测电路及占空比调整系统，来克服占空比检测电路只能检测差分时钟的差模占空比误差，而无法检测差分时钟的共模占空比误差的问题。

第一方面，本申请提供一种占空比检测电路，包括：

滤波电路，滤波电路包括第一输入端、第二输入端、第一输出端和第二输出端，第一输入端接收调整后的差分时钟中的第一时钟，并在第一输出端输出第一直流电压；第二输入端接收调整后的差分时钟中的第二时钟，并在第二输出端输出第二直流电压；

检测控制电路，检测控制电路的第一输入端接收第一直流电压，检测控制电路的第二输入端接收第二直流电压，检测控制电路的第三输入端接收共模电压；

在检测控制电路的第一控制端接收到检测控制信号时，在检测控制信号控制下将检测控制电路切换成差模占空比误差检测模式或共模占空比误差检测模式；

当切换成差模占空比误差检测模式时，检测控制电路的第一输出端输出第一直流电压，检测控制电路的第二输出端输出第二直流电压；

当切换成共模占空比误差检测模式时，检测控制电路的第一输出端输出第一直流电压或第二直流电压，检测控制电路的第二输出端输出共模电压。

在一些实施方式中，在检测控制电路的第一控制端接收到校准控制信号时，控制检测控制信号的第一输出端输出第一直流电压或第二直流电压。

在一些实施方式中，还包括共模电压产生电路，共模电压产生电路将电源电压按照时钟目标占空比输出一个共模电压。

在一些实施方式中，还包括逻辑控制电路，逻辑控制电路包括：

第一信号产生电路，第一信号产生电路的第一输入端输入基准时钟，第一信号产生电路的第二输入端输入分频控制信号，第一信号产生电路输出第一检测控制信号；

第二信号产生电路，第二信号产生电路的第一输入端输入基准时钟，第二信号产生电路的第二输入端输入外部时钟控制信号，第二信号产生电路输出第二检测控制信号；

选通控制电路，选通控制电路的第一输入端输入第一检测控制信号，选通控制电路的第二输入端输入第一外部控制信号；选通控制电路的第三输入端输入第二检测控制信号，选通控制电路的第四输入端输入第二外部控制信号；在第一外部控制信号、第二外部控制信号的控制下，选通控制电路输出第一检测控制信号或第二检测控制信号作为检测控制信号。

在一些实施方式中，共模电压产生电路包括：

第一分压电阻、第二分压电阻、第三滤波电阻，第一分压电阻接电源电压，第一分压电阻通过第二分压电阻接地，第一分压电阻还通过第三滤波电阻输出共模电压，第三滤波电阻在输出共模电压的一端还通过第三滤波电容。

在一些实施方式中，第一信号产生电路包括：分频器，分频器的控制端接收分频控制信号，分频器的输入端接收基准时钟，在分频器的输出端输出分频处理后的分频时钟信号；

第一触发器，第一触发器的第一输入端接收分频时钟信号，第一触发器的第二输入端接第三反相器的输出端，第三反相器的输入端接第一触发器的输出端，第三反相器的输出端输出第一检测控制信号；

第二信号产生电路包括：第二触发器，第二触发器的第一输入端输入基准时钟，第二触发器的第二输入端输入外部时钟控制信号，在第二触发器的输出端输出第二检测控制信号；

选通控制电路包括：与第三与非门的第一输入端连接的第一与非门，第一与非门的第一输入端输入第一检测控制信号，第一与非门的第二输入端输入第一外部控制信号；

与第三与非门的第二输入端连接的第二与非门，第二与非门的第一输入端输入第二检测控制信号，第二与非门的第二输入端输入第二外部控制信号，在第一外部控制信号、第二外部控制信号的控制下，第三与非门输出第一检测控制信号或第二检测控制信号。

在一些实施方式中，检测控制电路为多路选通器，多路选通器包括第一选通器、第二选通器；

第一选通器的第一输入端接入第一直流电压或第二直流电压，第一选通器的第二输入端接第一直流电压，在第一选通器的第一控制端接收检测控制信号，并切换成差模占空比误差检测模式时，第一选通器输出第一直流电压；当切换成共模占空比误差检测模式时，第一选通器输出第一直流电压或第二直流电压；

第二选通器的第一输入端接入共模电压，第二选通器的第二输入端接第二直流电压；在第二选通器的第一控制端接收检测控制信号时，并切换成差模占空比误差检测模式时，第二选通器输出第二直流电压；当切换成共模占空比误差检测模式时，第二选通器输出第一直流电压或第二直流电压。

在一些实施方式中，多路选通器还包括第三选通器，第三选通器的第一输入端接第一直流电压，第三选通器的第二输入端接第二直流电压，第三选通器的第二控制端接校准控制信号，控制第三选通器输出第一直流电压或第二直流电压。

第二方面，本申请提供一种占空比调整系统，包括前述占空比检测电路，还包括：

占空比调节电路，在占空比调节电路的第一输入端输入待调整差分时钟中第一时钟，并在第一输出端输出调整后的第一时钟；在占空比调节电路的第二输入端输入待调整差分时钟中第二时钟，并在第二输出端输出调整后的第二时钟；

比较电路，当占空比检测电路检测差模占空比误差时，比较电路的第一输入端接收占空比检测电路输出的第一直流电压，比较电路的第二输入端接收占空比检测电路输出的第二直流电压，比较电路输出差模占空比调节信号；当占空比检测电路检测共模占空比误差时，比较电路的第一输入端接收占空比检测电路输出的第一直流电压或第二直流电压，比较电路的第二输入端接收占空比检测电路输出的共模电压，比较电路输出共模占空比调节信号；

调节电压生成电路，在调节电压生成电路接收到比较电路输出的差模占空比调节信号时，生成差模调节电压；在调节电压生成电路接收到比较电路输出的共模占空比调节信号时，生成共模调节电压；

占空比调节电路，在占空比调节电路接收到调节电压生成电路输出的差模调节电压时，调节时钟差模占空比后再次输出调整后的第一、第二时钟至占空比检测电路中；在占空比调节电路接收到调节电压生成电路输出的共模调节电压时，调节时钟共模占空比后再次输出调整后的第一、第二时钟至占空比检测电路中。

在一些实施方式中，调节电压生成电路包括：

数字逻辑电路，在数字逻辑电路接收到差模占空比调节信号时，生成差模数字调节信号；在数字逻辑电路接收到共模占空比调节信号时，生成共模数字调节信号；

数模转换电路，在数模转换电路接收到差模数字调节信号时，生成差模调节电压；在数模转换电路接收到共模数字调节信号时，生成共模调节电压。

与现有技术相比，本申请至少具有以下一项有益效果：

本申请中占空比检测电路，通过对第一时钟对应的第一直流电压和第二时钟对应的第二直流电压进行检测控制输出，来实现差模占空比误差中两个电压检测输出；通过对第一直流电压或第二直流电压，与共模电压进行检测控制输出，来完成共模占空比误差中两个电压检测输出。

其系统基于占空比检测电路检测输出差模占空比误差中两个电压，通过比较电路比较两个电压之间的误差输出差模占空比调节信号，调节电压生成电路根据差模占空比调节信号生成差模调节电压，占空比调节电路根据差模调节电压调节差分时钟的占空比，从而可以消除差模占空比误差（差模duty error）。基于占空比检测电路检测输出共模占空比误差中两个电压，通过比较电路比较两个电压之间的误差输出共模占空比调节信号，调节电压生成电路根据共模占空比调节信号生成共模调节电压，占空比调节电路根据共模调节电压调节差分时钟的占空比，从而可以消除共模占空比误差（共模duty error）。

附图说明

下面对本申请实施例描述中所使用的附图做简单介绍：

图1是本申请实施例提供的一种占空比调整系统的原理图；

图2是本申请实施例提供的一种滤波电路的原理图；

图3是本申请实施例提供的一种第一选通器的结构框图；

图4是本申请实施例提供的一种第二选通器的结构框图；

图5是本申请实施例提供的一种第三选通器的结构框图；

图6是本申请实施例提供的一种共模电压产生电路的原理图；

图7是本申请实施例提供的一种逻辑控制电路的一部分原理图；

图8是本申请实施例提供的一种逻辑控制电路的另一部分原理图；

图9是本申请实施例提供的一种差分时钟输入输出的波形图；

图10是本申请实施例提供的一种差模、共模调节电压的波形图；

图11是本申请实施例提供的一种消除差模、共模占空比误差的波形图。

具体实施方式

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对照附图说明本申请的具体实施方式。下面描述中的附图和实施方式仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图和实施方式，获得其他的附图，并获得其他的实施方式，在不脱离本申请的构思情况下所做出的调整和改进，都属于本申请的保护范围。

为使图面简洁，各图中只示意性地表示出了与本申请相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了部分，实际可能存在更多或更少的相同结构或功能的部件。

在本申请中，除非另有明确的规定和限定，序数词，例如“第一”、“第二”等仅用于区分描述关联对象，而不能理解为指示或暗示关联对象之间的相对重要性或顺序；此外，也不代表关联对象的数量。术语“安装”、“连接”应做广义理解，例如，“安装”可以是直接安装或通过其它部件安装；“连接”可以是直接连接或通过其它部件连接。

随着自动驾驶、云计算等各类新兴应用的兴起，对应用在相关领域的通信系统的高数据传输速率和低延时要求日益增长；越来越高的吞吐量要求网络空间具有更高的传输速率，400G乃至800G光通信系统已经被提上了部署日程，尤其是超高速光通信系统的部署应用。在超高速光通信系统中，需要采用高速率的SerDes IP，这样可以充分利用通信的信道容量，提升通信速度，进而大幅降低通信成本。SerDes的全称是SERializer（串行器）/DESerializer（解串器）；SerDes的主要作用就是把并行数据转化成为串行数据，或者将串行数据转化为并行数据。

其通信系统分两种类型：一种是有时钟线，称为同步通信系统，另一种是没有时钟线，称为异步通信系统。在同步类型的通信系统中，参与通信的器件必须生成时钟脉冲，并将其作为时钟源传给总线上的其他器件。然而，在时钟源传输过程中，时钟信号在不同电平之间切换时，由于供电电压、工艺变化、负载等因素，需要转换时间，会使得时钟占空比越来越差。因此，在通信系统中，系统对于芯片上时钟质量的要求越来越高；而在衡量时钟质量的各项参数中，时钟的占空比是一个非常重要的参数。占空比是一个周期中高电平信号所占的比例，通常用百分比表示。

例如：一方面，在采用四分之一速率(quarter rate)的串行器（serdes TX）方案中，输入时钟会被用来产生四个相位正交的时钟，进而采样输入数据并合成四倍时钟频率的输出数据。如果输入时钟的占空比很差的话，四个正交相位的时钟在采样输入数据时的时钟抖动（也称jitter）会很大，从而影响了串行器输出数据的眼图质量。

另一方面，在采用二分之一速率(half rate)的串行器（serdes TX）方案中，前级的锁相回路（PLL）也不一定能提供占空比完全符合要求的时钟信号，尤其是当锁相回路（PLL）采用了D类压控振荡器（classD VCO）的方案。因而，压控振荡器（VCO）输出时钟需要通过一个占空比调整电路来将时钟信号的占空比调到50%。

现有占空比调整电路主要分为占空比检测(duty cycle detection, DCD)和占空比调整(duty cycle adjuster, DCA)两部分，其占空比检测电路负责检测占空比误差，占空比调整负责调整时钟的占空比。一般占空比检测电路只能检测差分时钟的差模占空比误差（差模duty error），而无法检测差分时钟的共模占空比误差（共模duty error）。也就是说，当输入的差分时钟CKP/CKN的上升下降沿不在同一位置时占空检测电路可能会无法检测到这种差异。

例如，如图9所示，时钟CKP虚线部分是带有共模占空比误差时的波形，时钟CKP实线部分是带有差模占空比误差时的波形，时钟CKP（虚线部分）的上升沿滞后时钟CKN的下降沿，而时钟CKP（虚线部分）的下降沿又超前时钟CKN的上升沿。时钟CKN带有共模占空比误差时的波形未在图中示出。

在这种情况下，占空比检测电路只能检测时钟CKP、时钟CKN的差模分量，经过占空比校准电路（DCC）校准之后，时钟CKP、时钟CKN的占空比虽然相等，但是其占空比都不是50%，而系统要求差分时钟CKP/CKN的占空比都等于50%。

因此，本申请实施例提供一种占空比检测电路，不仅能够检测到差模占空比误差，而且能够检测到共模占空比误差。包含占空比检测电路的占空比调整系统，其系统既可以消除差模占空比误差（差模duty error），又可以消除共模占空比误差（共模duty error）。

当本申请实施例提供的一种占空比调整系统，应用于四分之一速率(quarterrate)的串行器（serdes TX）方案中，可以消除时钟抖动；从而保证串行器输出数据的眼图质量。当本申请实施例提供的一种占空比调整系统，应用在二分之一速率(half rate)的串行器（serdes TX）方案中，可以调节压控振荡器（VCO）输出时钟的占空比，消除时钟占空比误差。

由于前级压控振荡器可以工作在不同模式，产生不同占空比的时钟，例如占空比为30%、50%的时钟，以满足不同场景下对时钟要求；一般占空比小的时钟，噪音比较低。现有的占空比调整方式，其占空比调节范围比较小，因而，为了得到占空比较为精准的时钟，往往会限制前级压控振荡器的工作模式，例如，为了得到占空比为50%的时钟，只能将前级压控振荡器限定在产生占空比较接近50%的时钟的工作模式。

然而，本申请提供占空比调整系统后，通过占空比调节电路可以根据差模调节电压或共模调节电压，较大幅度调节时钟的占空比，相当于扩大了占空比调节范围，进而放宽了对前级压控振荡器(VCO)的要求，例如，为了得到占空比为50%的时钟，压控振荡器可以处于产生占空比接近30%的时钟工作模式，通过本申请的占空比调整系统，可以将时钟的占空比为30%调整为50%，不用将前级压控振荡器限定在产生占空比接近50%的时钟的工作模式，从而压控振荡器可以自由地工作在各种模式。

本申请实施例考虑到以上问题，所提供的一种占空比检测电路，不仅能够检测到差模占空比误差，而且能够检测到共模占空比误差。在选择差模占空比误差检测模式时，对差分时钟的差模占空比误差进行检测。在选择共模占空比误差检测模式时，对差分时钟的共模占空比误差进行检测。当选择共模占空比误差检测模式时，可以选择差分时钟中任意一个时钟对共模占空比误差进行校准。下面结合附图进行说明：

请参考图1，在一种实现中，一种占空比检测电路，包括：滤波电路11和检测控制电路12，滤波电路11包括第一输入端、第二输入端、第一输出端、第二输出端，第一输入端接收调整后的差分时钟的第一时钟，并在第一输出端输出第一直流电压；第二输入端接收调整后的差分时钟的第二时钟，并在第二输出端输出第二直流电压。

下面结合附图进行说明：

请参考图1、2，在一种实现中，滤波电路11包括第一电阻R1、第二电阻R2，第一电阻R1的一端（相当于第一输入端）连接于占空比调节电路40的第一输出端，以接收占空比调节电路40调整后输出的第一时钟CKP_DCC，如图9所示；第一电阻R1的另一端依次通过第一电容C1、第二电容C2连接于第二电阻R2的另一端，第一电容C1、第二电容C2的连接点接地；并在第一电阻R1的另一端（相当于第一输出端）输出第一直流电压VCP。第二电阻R2的一端（相当于第二输入端）连接于占空比调节电路40的第二输出端，以接收占空比调节电路40调整后输出的第二时钟CKN_DCC，如图9所示；并在第二电阻R2的另一端（相当于第二输出端）输出第二直流电压VCN。第一电阻R1、第二电阻R2、第一电容C1和第二电容C2构成一个RC滤波器。

例如：当调整后的差分时钟中一个时钟输入第一电阻R1后，结合时钟的占空比，第一电阻R1的第一直流电压是电源电压和占空比的乘积，例如当时钟占空比为50%时，第一直流电压值是电源电压的一半。当调节后的差分时钟中另一个时钟输入第二电阻R2后，结合时钟的占空比，第二电阻R2的第二直流电压是电源电压和占空比的乘积，例如当时钟占空比为50%时，第二直流电压值是电源电压的一半。

请参考图1，占空比检测电路所包含的检测控制电路12，检测控制电路12的第一输入端连接于滤波电路11的第一输出端，以接收第一直流电压，检测控制电路12的第二输入端连接于滤波电路11的第二输出端，以接收第二直流电压，检测控制电路12的第三输入端接收共模电压；在检测控制电路12的第一控制端接收到检测控制信号时，在检测控制信号控制下将检测控制电路12切换成差模占空比误差检测模式或共模占空比误差检测模式。

当切换成差模占空比误差检测模式时，检测控制电路12的第一输出端输出第一直流电压，检测控制电路12的第二输出端输出第二直流电压；便于后续电路对第一直流电压和第二直流电压进行比较调整。当切换成共模占空比误差检测模式时，检测控制电路12的第一输出端输出第一直流电压或第二直流电压，检测控制电路12的第二输出端输出共模电压；便于后续电路将第一直流电压或第二直流电压，与共模电压进行比较调节。

请参考图1，在一种实施方式中，检测控制电路12包括多路选通器，多路选通器的第一输入端连接于第一电阻R1的另一端，以接收通过第一电阻R1的另一端输出的第一直流电压；多路选通器的第二输入端连接于第二电阻R2的另一端，以接收通过第二电阻R2的另一端输出的第二直流电压；多路选通器的第三输入端连接于共模电压产生电路的输出端，以接收共模电压。多路选通器的第一控制输入端、第二控制输入端均连接于逻辑控制电路，逻辑控制电路产生检测控制信号和校准控制信号。其检测控制信号通过第一控制输入端输入多路选通器中，来控制系统处于差模占空比误差检测模式或共模占空比误差检测模式；其中，差模占空比误差检测是比较调整差分时钟中两个时钟（也相当于比较第一直流电压和第二直流电压），共模占空比误差检测是将差分时钟中一个时钟和共模电压比较调整（也相当于将第一直流电压或第二直流电压，与共模电压进行比较调整）。其校准控制信号通过第二控制输入端输入多路选通器中，来选择差分时钟中一个时钟对共模占空比误差进行校准。

请参考图1、3、4，在一种实现中，多路选通器包括第一选通器MUX1、第二选通器MUX2；第一选通器MUX1的第一输入端接第一直流电压或第二直流电压。第一选通器MUX1的第二输入端连接于第一电阻R1的另一端，以接收第一直流电压。在第一选通器MUX1的第一控制端连接于逻辑控制电路，接收检测控制信号DIFF_SEL，并切换成差模占空比误差检测模式时，第一选通器MUX1输出第一直流电压；当切换成共模占空比误差检测模式时，第一选通器MUX1输出第一直流电压或第二直流电压。第二选通器MUX2的第一输入端连接于共模电压产生电路的输出端，接收共模电压VCM_RC，第二选通器MUX2的第二输入端连接于第二电阻R2的另一端，以接收第二直流电压；在第二选通器MUX2的第一控制端接收检测控制信号时，并切换成差模占空比误差检测模式时，第二选通器MUX2输出第二直流电压；当切换成共模占空比误差检测模式时，第二选通器MUX2输出共模电压。

其中，当检测共模占空比误差时，在检测控制电路12的第一控制端接收到校准控制信号COM_SEL时，控制检测控制信号的第一输出端是输出第一直流电压，还是输出第二直流电压；从而来选择第一直流电压和共模电压比较调整，还是选择第二直流电压和共模电压比较调整。

请参考图1、5，在一种实现中，多路选通器还包括第三选通器MUX3，第三选通器MUX3的第一输入端连接于第一电阻R1的另一端，以接收第一直流电压，第三选通器MUX3的第二输入端连接于第二电阻R2的另一端，以接收第二直流电压，第三选通器MUX3的第二控制端接校准控制信号COM_SEL，控制第三选通器MUX3向第一选通器MUX1的第一输入端输出第一直流电压或第二直流电压。

多路选通器的第一输入端相当于第一选通器MUX1的第二输入端、第三选通器MUX3的第一输入端，多路选通器的第二输入端相当于第二选通器MUX2、第三选通器MUX3的第二输入端，多路选通器的第三输入端相当于第二选通器MUX2的第一输入端。

第三选通器MUX3的第二控制端接收到校准控制信号COM_SEL，用于选择使用哪一个时钟信号来进行共模duty校准。当第三选通器MUX3的第二控制端接收到校准控制信号COM_SEL=0时，选择第一直流电压来进行共模占空比校准；当第三选通器MUX3的第二控制端接收到校准控制信号COM_SEL=1时，选择第二直流电压来进行共模占空比校准。

在一种实现中，在选择差模占空比误差检测模式或共模占空比误差检测模式时，需要检测控制信号进行控制。在选择差分时钟中一个时钟对共模占空比误差进行校准时，需要校准控制信号进行控制。其中，检测控制信号和校准控制信号是通过一个控制逻辑电路（也称CTRL_LOGIC电路）产生的，控制逻辑电路的第一输出端连接于检测控制电路12的第一控制端，以向检测控制电路12提供周期性检测控制信号，在第一时间段内进行差模占空比误差检测。逻辑控制电路的第二输出端连接于检测控制电路12的第二控制端，以向检测控制电路12提供校准控制信号，在第二时间段内进行共模占空比误差检测。

当逻辑控制电路产生检测控制信号DIFF_SEL =1时，检测差模占空比误差，第一选通器MUX1输出的第一直流电压，即VP=VCP；第二选通器MUX2输出第二直流电压，即VN=VCN。当逻辑控制电路产生检测控制信号DIFF_SEL=0时，检测共模占空比误差，第一选通器MUX1输出的第一直流电压或第二直流电压，即VP=VCM_SA；第二选通器MUX2输出共模电压，即VN=VCM_RC。

在一种实现中，逻辑控制电路13包括：第一信号产生电路，第一信号产生电路的第一输入端输入基准时钟，第一信号产生电路的第二输入端输入分频控制信号，第一信号产生电路输出第一检测控制信号。

第二信号产生电路，第二信号产生电路的第一输入端输入基准时钟，第二信号产生电路的第二输入端输入外部时钟控制信号，第二信号产生电路输出第二检测控制信号。

选通控制电路，选通控制电路的第一输入端输入第一检测控制信号，选通控制电路的第二输入端输入第一外部控制信号；选通控制电路的第三输入端输入第二检测控制信号，选通控制电路的第四输入端输入第二外部控制信号；在第一外部控制信号、第二外部控制信号的控制下，选通控制电路输出第一检测控制信号或第二检测控制信号作为检测控制信号。第一外部控制信号和第二外部控制信号互斥，即第一外部控制信号和第二外部控制信号不能同时为0或1。当第一外部控制信号为0时，第二外部控制信号为1，选通控制电路输出第二检测控制信号；当第一外部控制信号为1时，第二外部控制信号为0，选通控制电路输出第一检测控制信号。

请参考图7，第一信号产生电路包括：分频器DIV和第一触发器DFF1，分频器DIV的控制端接收分频控制信号DCC_ZOO，分频器DIV的输入端接收基准时钟CLK_DCC，在分频器DIV的输出端输出分频处理后的分频时钟信号；第一触发器DFF1的第一输入端接收分频时钟信号，第一触发器DFF1的第二输入端接第三反相器D3的输出端，第三反相器D3的输入端接第一触发器DFF1的输出端，第三反相器D3的输出端输出第一检测控制信号；第一检测控制信号是由分频器DIV、第一触发器DFF1自动将基准时钟CLK_DCC调成的低频时钟。

第二信号产生电路包括：第二触发器DFF2，第二触发器DFF2的第一输入端输入基准时钟，第二触发器DFF2的第二输入端输入外部时钟控制信号DCC_COM_DIFF_SEL，在第二触发器DFF2的输出端输出第二检测控制信号；外部时钟控制信号作为基础控制信号，内部基准时钟CLK_DCC将外部时钟控制信号的上升沿、下降沿对齐后形成第二检测控制信号。

选通控制电路包括：与第三与非门NAND3的第一输入端连接的第一与非门NAND1、与第三与非门NAND3的第二输入端连接的第二与非门NAND2，第一与非门NAND1的第一输入端输入第一检测控制信号，第一与非门NAND1的第二输入端输入第一外部控制信号DCC_AUTO；第二与非门NAND2的第一输入端输入第二检测控制信号，第二与非门NAND2的第二输入端输入第二外部控制信号DCC_MANNUAL，在第一外部控制信号、第二外部控制信号的控制下，第三与非门NAND3输出第一检测控制信号或第二检测控制信号。

请参考图8，逻辑控制电路13还包括：第三信号产生电路，该第三信号产生电路包括第一反相器D1和第二反相器D2，第一反相器D1的输入端输入第三外部控制信号COM_IN_SEL，第三外部控制信号经过第一\第二反相器D1\D2之后，向第三选通器MUX3的第二控制端输出校准控制信号COM_SEL。

除此之外，在进行共模占空比误差检测时，还提供一种共模电压产生电路14（也称VCM_GEN电路），共模电压产生电路的输出端连接于检测控制电路12的第三输入端，用来产生一个共模电压并输出至检测控制电路12中，该共模电压等于电源电压的一半，并和共模占空比误差的检测电压（即控制检测控制信号的第一输出端输出第一直流电压或第二直流电压）进行对比。当差分时钟CKP/CKN的共模占空比被完全校准之后，直流检测电压理论上正好等于电源电压的一半。

请参考图6，在一种实现中，共模电压产生电路14包括第一分压电阻R3、第二分压电阻R4、第三滤波电阻R5，第一分压电阻R3的一端接电源电压VDD，第二分压电阻R4的一端接地VSS，第一分压电阻R3的另一端连接于第二分压电阻R4的另一端，第二分压电阻R4的另一端还连接于第三滤波电阻R5的一端，第三滤波电阻R5的另一端通过第三滤波电容C3接地，第三滤波电阻R5的另一端输出滤波后的共模电压，也相当于向第二选通器MUX2的第一输入端输入共模电压，该共模电压等于电源电压的一半。共模电压和共模占空比的检测电压进行对比，当差分时钟CKP/CKN的共模占空比被完全校准之后，直流电压理论上正好等于电源电压的一半。

请参考图1，占空比调整系统包括占空比检测电路（也称DCD电路），比较电路20（也称CMP电路）、调节电压生成电路30、占空比调节电路40（也称DCA电路）。占空比调节电路40接收待调整的差分时钟，在调节电压生成电路30开启状态，向占空比检测电路输出占空比调整后的差分时钟。在调节电压生成电路30关闭状态，向占空比检测电路输出波形调整后的差分时钟，如图9所示，输入的差分时钟CKP/CKN是斜坡状，在调节电压生成电路30关闭状态，经过占空比调节电路40对差分时钟CKP/CKN进行波形调整后，输出的差分时钟CKP_DCC/CKN_DCC消除了斜坡。在占空比检测电路接收到检测控制信号时，切换成差模占空比误差检测模式或共模占空比误差检测模式。当切换成差模占空比误差检测模式时，占空比检测电路接收调整后的差分时钟，并向比较电路20输出一个第一直流电压和一个第二直流电压；比较电路20接收一个第一直流电压和一个第二直流电压，并向调节电压生成电路30输出差模占空比调节信号；在调节电压生成电路30接收到差模占空比调节信号时，生成差模调节电压并输出至占空比调节电路40；在占空比调节电路40接收到差模调节电压时，调节差分时钟的差模占空比。经差模、共模占空比调节后差分时钟，如图11所示，经差模调整后的差分时钟中两个时钟的占空比都向50%靠近，且最终占空比在50%出现很小波动。另外，经共模调整后的差分时钟中两个时钟的上升沿、下降沿都处于对齐状态。

当切换成共模占空比误差检测模式时，占空比检测电路接收调整后的差分时钟，并向比较电路20输出一个第一直流电压或第二直流电压、和一个共模电压。比较电路20接收一个第一直流电压或第二直流电压、和一个共模电压，并向调节电压生成电路30输出共模占空比调节信号；在调节电压生成电路30接收到共模占空比调节信号时，生成共模调节电压并输出至占空比调节电路40；在占空比调节电路40接收到共模调节电压时，调节差分时钟的共模占空比。作为一种实施方式，比较电路20可以是比较器。

请参考图1，调节电压生成电路30包括：数字逻辑电路31（也称DCC_LOGIC电路）和数模转换电路32（也称DAC电路），在数字逻辑电路31接收到比较电路20输出的差模占空比调节信号时，生成差模数字调节信号；在数字逻辑电路31接收到比较电路20输出的共模占空比调节信号时，生成共模数字调节信号；数字逻辑电路31对比较器输出结果，例如“0”、“1”进行加减运算，数字逻辑电路31的位数决定调节电压值的范围，数字逻辑电路31的输出信号是一个多bit的二进制数。在数模转换电路32接收到差模数字调节信号时，生成差模调节电压，差模调节电压包括第一差模调节电压和第二差模调节电压，第一差模调节电压用于调节第一时钟的差模占空比，第二差模调节电压用于调节第二时钟的差模占空比。在数模转换电路32接收到共模数字调节信号时，生成共模调节电压，共模调节电压包括第一共模调节电压和第二共模调节电压，第一共模调节电压用于调节第一时钟的共模占空比，第二共模调节电压用于调节第二时钟的共模占空比。其中，差模调节电压和共模调节电压在Y轴上的调节方向不一样，例如如图9、图10所示，差模调节电压DCCP/DCCN和共模调节电压DCCP/DCCN在Y轴上的调节方向不一样。

请参考图1，在一种实现中，占空比调节电路40包括第四反相器D4、第五反相器D5、第四电容C4和第五电容C5，第四反相器D4的输出端通过第三电阻R6连接于第四反相器D4的输入端，第三电阻R6还通过第一反馈电阻R8接入到第一差模调节电压DCCP或者第一共模调节电压DCCP。第四反相器D4的输入端通过第四电容C4接入外部待调节差分时钟中第一时钟，例如时钟CKP（如图9所示），当第一时钟通过第四电容C4输入到第四反相器D4的输入端，第一时钟的占空比duty会受到第一差模调节电压或者第一共模调节电压DCCP调节。第五反相器D5的输出端通过第四电阻R7连接于第五反相器D5的输入端，第四电阻R7通过第二反馈电阻R9接入到第二差模调节电压DCCN或者第二共模调节电压DCCN。第五反相器D5的输入端通过第五电容C5接入外部待调节差分时钟中第二时钟，例如时钟CKN（如图9所示），当第二时钟通过第五电容C5输入到第五反相器D5的输入端，第二时钟的占空比duty会受到第二差模调节电压或者第二共模调节电压DCCN调节。

请继续参考图1，在一种实施方式中，占空比调节电路40还包括第一反馈电阻R8、第二反馈电阻R9，第一反馈电阻R8的连接于第四反相器D4的输入端，当第一反馈电阻R8输出第一调节电压（包括第一差模调节电压、第一共模调节电压）到第四反相器D4的输入端，通过第一调节电压来改变第一时钟的翻转点，也相当于使得第四反相器D4的电压翻转点发生改变，从而改变时钟的占空比，如图9所示。第二反馈电阻R9的连接于第五反相器D5的输入端，当第二反馈电阻R9输出第二调节电压到第五反相器D5的输入端，通过第二调节电压（包括第二差模调节电压、第二共模调节电压）来改变第二时钟的翻转点，也相当于使得第五反相器D5的电压翻转点发生改变，从而改变时钟的占空比，如图9所示。当外部差分时钟上升沿/下降沿越陡峭，其差分时钟的翻转点改变越小；反之，则差分时钟的翻转点改变越大。

请继续参考图1，在一种实施方式中，占空比调整系统还包括第六反相器D6、第七反相器D7，第六反相器D6的输入端连接于第四反相器D4的输出端，第六反相器D6的输出端连接于第五反相器D5的输出端；第七反相器D7的输入端连接于第五反相器D5的输出端，第七反相器D7的输出端连接于第四反相器D4的输出端。第六反相器D6、第七反相器D7组成一个交叉锁存器（cross latch），可以在一定范围内让两个时钟的上升沿、下降沿对齐。

在一种实施方式中，经占空比调节电路40调整占空比后的差分时钟，通过至少一个缓冲器输出至负载，其接入缓冲器的数量，跟负载大小有关系。占空比检测电路可以接在多个缓冲器的输入端，也可以接在多个缓冲器的输出端；还可以接在多个缓冲器之间。其缓冲器可以是级联的反相器。

请参考图1，在一种实现中，在每个时钟支路上接入两个缓冲器为例进行说明，第四反相器D4的输出端连接于第一缓冲器DD1的输入端，第一缓冲器DD1的输出端连接于第二缓冲器DD2的输入端，第二缓冲器DD2的输出端接负载。第五反相器D5的输出端连接于第三缓冲器DD3的输入端，第三缓冲器DD3的输出端连接于第四缓冲器DD4的输入端，第四缓冲器DD4的输出端接负载。

多个交叉锁存器（cross latch）组成一个缓冲器（buffer），可以在一定范围内让两个时钟的上升沿、下降沿对齐。在本申请提出的占空比调整系统之前，为了调整占空比误差，会串联多个缓冲器来让两个时钟的上升沿、下降沿对齐，然而，组成缓冲器的交叉锁存器功耗较大。因此，本申请提出的占空比调整系统，占空比调节电路可以先根据差模调节电压或者共模调节电压来调节时钟的占空比后，再通过第六反相器D6、第七反相器D7组成一个交叉锁存器微调时钟的占空比，从而可以减少用于调整时钟占空比的缓冲器数量，进而避免压控振荡器VCO后级电路使用复杂的时钟缓冲电路，以及有效地降低了系统功耗。

应当说明的是，上述实施例均可根据需要自由组合。以上仅是本申请的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (10)

1.一种占空比检测电路，其特征在于，包括：

滤波电路，所述滤波电路包括第一输入端、第二输入端、第一输出端和第二输出端，所述第一输入端接收调整后的差分时钟的第一时钟，并在所述第一输出端输出第一直流电压；所述第二输入端接收调整后的差分时钟的第二时钟，并在所述第二输出端输出第二直流电压；

检测控制电路，所述检测控制电路的第一输入端接收所述第一直流电压，所述检测控制电路的第二输入端接收所述第二直流电压，所述检测控制电路的第三输入端接收共模电压；

在所述检测控制电路的第一控制端接收到检测控制信号时，在所述检测控制信号控制下将所述检测控制电路切换成差模占空比误差检测模式或共模占空比误差检测模式；

当切换成差模占空比误差检测模式时，所述检测控制电路的第一输出端输出所述第一直流电压，所述检测控制电路的第二输出端输出所述第二直流电压；

当切换成共模占空比误差检测模式时，所述检测控制电路的第一输出端输出所述第一直流电压或第二直流电压，所述检测控制电路的第二输出端输出所述共模电压。

2.根据权利要求1所述的占空比检测电路，其特征在于：

在所述检测控制电路的第一控制端接收到校准控制信号时，控制所述检测控制信号的第一输出端输出所述第一直流电压或第二直流电压。

3.根据权利要求1所述的占空比检测电路，其特征在于，还包括共模电压产生电路，所述共模电压产生电路将电源电压按照时钟目标占空比输出一个共模电压。

4.根据权利要求2所述的占空比检测电路，其特征在于，还包括逻辑控制电路，所述逻辑控制电路包括：

第一信号产生电路，所述第一信号产生电路的第一输入端输入基准时钟，所述第一信号产生电路的第二输入端输入分频控制信号，所述第一信号产生电路输出第一检测控制信号；

第二信号产生电路，所述第二信号产生电路的第一输入端输入基准时钟，所述第二信号产生电路的第二输入端输入外部时钟控制信号，所述第二信号产生电路输出第二检测控制信号；

选通控制电路，所述选通控制电路的第一输入端输入所述第一检测控制信号，所述选通控制电路的第二输入端输入第一外部控制信号；所述选通控制电路的第三输入端输入所述第二检测控制信号，所述选通控制电路的第四输入端输入第二外部控制信号；在所述第一外部控制信号、第二外部控制信号的控制下，所述选通控制电路输出第一检测控制信号或第二检测控制信号作为所述检测控制信号。

5.根据权利要求3所述的占空比检测电路，其特征在于，所述共模电压产生电路包括：

第一分压电阻、第二分压电阻、第三滤波电阻，所述第一分压电阻接所述电源电压，所述第一分压电阻通过所述第二分压电阻接地，所述第一分压电阻还通过所述第三滤波电阻输出共模电压，所述第三滤波电阻在输出所述共模电压的一端还通过第三滤波电容。

6.根据权利要求4所述的占空比检测电路，其特征在于：

第一信号产生电路包括：分频器，所述分频器的控制端接收分频控制信号，所述分频器的输入端接收基准时钟，在所述分频器的输出端输出分频处理后的分频时钟信号；

第一触发器，所述第一触发器的第一输入端接收所述分频时钟信号，所述第一触发器的第二输入端接第三反相器的输出端，所述第三反相器的输入端接所述第一触发器的输出端，所述第三反相器的输出端输出第一检测控制信号；

第二信号产生电路包括：第二触发器，所述第二触发器的第一输入端输入所述基准时钟，所述第二触发器的第二输入端输入外部时钟控制信号，在所述第二触发器的输出端输出第二检测控制信号；

所述选通控制电路包括：与第三与非门的第一输入端连接的第一与非门，所述第一与非门的第一输入端输入所述第一检测控制信号，所述第一与非门的第二输入端输入第一外部控制信号；

与第三与非门的第二输入端连接的第二与非门，所述第二与非门的第一输入端输入所述第二检测控制信号，所述第二与非门的第二输入端输入第二外部控制信号，在所述第一外部控制信号、第二外部控制信号的控制下，所述第三与非门输出第一检测控制信号或所述第二检测控制信号。

7.根据权利要求2所述的占空比检测电路，其特征在于，所述检测控制电路为多路选通器，所述多路选通器包括第一选通器、第二选通器；

所述第一选通器的第一输入端接入所述第一直流电压或第二直流电压，所述第一选通器的第二输入端接所述第一直流电压，在所述第一选通器的第一控制端接收所述检测控制信号，并切换成差模占空比误差检测模式时，所述第一选通器输出所述第一直流电压；当切换成共模占空比误差检测模式时，所述第一选通器输出所述第一直流电压或第二直流电压；

所述第二选通器的第一输入端接入所述共模电压，所述第二选通器的第二输入端接所述第二直流电压；在所述第二选通器的第一控制端接收所述检测控制信号时，并切换成差模占空比误差检测模式时，所述第二选通器输出所述第二直流电压；当切换成共模占空比误差检测模式时，所述第二选通器输出所述共模电压。

8.根据权利要求7所述的占空比检测电路，其特征在于，所述多路选通器还包括第三选通器，所述第三选通器的第一输入端接所述第一直流电压，所述第三选通器的第二输入端接所述第二直流电压，所述第三选通器的第二控制端接所述校准控制信号，控制所述第三选通器输出所述第一直流电压或第二直流电压。

9.一种占空比调整系统，其特征在于，包括如权利要求1-8中任一项所述的占空比检测电路，还包括：

占空比调节电路，在所述占空比调节电路的第一输入端输入待调整差分时钟中第一时钟，并在所述第一输出端输出调整后的第一时钟；在所述占空比调节电路的第二输入端输入待调整差分时钟中第二时钟，并在所述第二输出端输出调整后的第二时钟；

比较电路，当所述占空比检测电路检测差模占空比误差时，所述比较电路的第一输入端接收所述占空比检测电路输出的所述第一直流电压，所述比较电路的第二输入端接收所述占空比检测电路输出的所述第二直流电压，所述比较电路输出差模占空比调节信号；当所述占空比检测电路检测共模占空比误差时，所述比较电路的第一输入端接收所述占空比检测电路输出的所述第一直流电压或第二直流电压，所述比较电路的第二输入端接收所述占空比检测电路输出的所述共模电压，所述比较电路输出共模占空比调节信号；

调节电压生成电路，在所述调节电压生成电路接收到所述比较电路输出的所述差模占空比调节信号时，生成差模调节电压；在所述调节电压生成电路接收到所述比较电路输出的所述共模占空比调节信号时，生成共模调节电压；

所述占空比调节电路，在所述占空比调节电路接收到所述调节电压生成电路输出的所述差模调节电压时，调节时钟差模占空比后再次输出调整后的第一、第二时钟至所述占空比检测电路中；在所述占空比调节电路接收到所述调节电压生成电路输出的所述共模调节电压时，调节时钟共模占空比后再次输出调整后的第一、第二时钟至所述占空比检测电路中。

10.根据权利要求9所述的占空比调整系统，其特征在于，所述调节电压生成电路包括：

数字逻辑电路，在所述数字逻辑电路接收到所述差模占空比调节信号时，生成差模数字调节信号；在所述数字逻辑电路接收到所述共模占空比调节信号时，生成共模数字调节信号；

数模转换电路，在所述数模转换电路接收到所述差模数字调节信号时，生成差模调节电压；在所述数模转换电路接收到所述共模数字调节信号时，生成共模调节电压。