CN113258894B

CN113258894B - 一种信号检测电路和传输设备

Info

Publication number: CN113258894B
Application number: CN202110544126.5A
Authority: CN
Inventors: 卢家付; 傅懿斌; 夏梦真
Original assignee: Qingdao Xinxin Microelectronics Technology Co Ltd
Current assignee: Qingdao Xinxin Microelectronics Technology Co Ltd
Priority date: 2021-05-19
Filing date: 2021-05-19
Publication date: 2023-01-17
Anticipated expiration: 2041-05-19
Also published as: CN113258894A

Abstract

本发明实施例提供一种信号检测电路和传输设备，用以解决在检测待测信号时，如何减少放大管的失配，并保证待测信号不被干扰的问题。信号检测电路包括：时钟分频电路在分频控制信号的控制下，将时钟信号转换成差分时钟信号，动态放大电路包括两个由放大管组成的放大单元，在差分时钟信号的控制下，通过两个放大单元对待检测信号进行交替放大处理，得到尖峰信号，通过两个放大单元对共模信号进行交替放大处理，得到基准信号，比较电路根据尖峰信号和基准信号的比较结果，输出目标信号。由于尖峰信号可以由两个放大单元得到，基准信号也可以由两个放大单元得到，从而可以采用动态匹配技术减少失配，进而可以提高检测精度且不对待检测信号产生干扰。

Description

一种信号检测电路和传输设备

技术领域

本发明涉及通信中高速信号检测领域，尤指一种信号检测电路和传输设备。

背景技术

在高速信号检测领域，放大管对信号检测的结果有着至关重要的影响。由于工艺水平的限制，制作完成的放大管的大小并不能完全符合精度的要求。如果放大管的面积较小，则会产生失配问题，从而影响检测精度。现有技术中通常采用增大放大管的面积来减少失配，但是增大放大管的面积会对待测信号产生干扰。

也就是说，在现有的对高速信号进行检测的方案中，并不能均衡解决检测精度降低与信号被干扰的问题。那么，如何减少放大管的失配，并且保证待测信号不被干扰，是本领域技术人员亟待解决的技术问题。

发明内容

本发明提供一种信号检测电路和传输设备，用以解决现有技术中在对待测信号进行检测时，如何减少放大管的失配，并保证待测信号不被干扰的问题。

第一方面，本发明实施例提供一种信号检测电路，包括：

时钟分频电路，用于在分频控制信号的控制下，将输入的时钟信号转换成分频信号，并将所述分频信号转换成差分时钟信号；

动态放大电路，包括两个由放大管组成的放大单元，用于在所述差分时钟信号的控制下，通过两个放大单元对接收到的待检测信号进行交替放大处理，得到尖峰信号，以及通过所述两个放大单元对共模信号进行交替放大处理，得到基准信号；

比较电路，用于根据所述尖峰信号和所述基准信号的比较结果，输出用于判断是否检测到所述待检测信号的目标信号。

在一种可能的实现方式中，所述动态放大电路还包括偏置电流镜单元，其中：

所述偏置电流镜单元，用于基于生成的偏置电流，产生共模电压和偏置电压，以及根据所述共模电压和所述偏置电压，将所述待检测信号偏置为偏置信号；

所述两个放大单元，具体用于在所述差分时钟信号的控制下，根据所述偏置电压，对所述偏置信号和所述共模电压进行交替放大处理，得到所述尖峰信号和所述基准信号。

在一种可能的实现方式中，所述待检测信号为差分信号，所述偏置信号包括第一偏置信号和第二偏置信号，所述偏置电流镜单元包括第一放大管、第二放大管、第一电阻、第二电阻、第三电压、第一电容、第二电容和第一电流源，其中：

所述第一电流源的正极与所述第一放大管的控制端、所述第一电阻的第一端连接，用于输出所述偏置电压，所述第一电流源的负极接地；

所述第一电阻的第二端与所述第二放大管的控制端、所述第二电阻的第一端、所述第三电阻的第一端连接，用于输出所述共模电压；

所述第一放大管的第二端与所述第二放大管的第一端连接；

所述第二放大管的第二端接地；

所述第一电容的第一端用于接收所述差分信号中的第一信号，所述第一电容的第二端与所述第二电阻的第二端连接，用于输出所述第一偏置信号；

所述第二电容的第一端用于接收所述差分信号中的第二信号，所述第二电容的第二端与所述第三电阻的第一端连接，用于输出所述第二偏置信号。

在一种可能的实现方式中，所述动态放大电路包括供电单元、第一放大单元和第二放大单元，其中：

所述供电单元，用于输出供电电压；

所述第一放大单元，用于在所述差分时钟信号的控制下，根据所述偏置电压，对所述第一偏置信号和所述第二偏置信号进行放大处理，生成第一尖峰信号，以及对所述共模信号进行放大处理，生成第一基准信号；

所述第二放大单元，用于在所述差分时钟信号的控制下，根据所述偏置电压，对所述共模信号进行放大处理，生成第二基准信号，以及对所述第一偏置信号和所述第二偏置信号进行放大处理，生成第二尖峰信号；

其中，所述差分时钟信号中的一个信号与另一个信号为相反的信号。

在一种可能的实现方式中，所述供电单元包括第二电流源、第四电阻和第五电阻；

所述第二电流源的正极与所述第四电阻的第一端、所述第五电阻的第一端连接，所述第二电流源的负极接地；所述第四电阻的第二端与所述第一放大单元和所述第二放大单元连接，用于输出所述第一基准信号或所述第二基准信号；所述第五电阻的第二端与所述第一放大单元和所述第二放大单元连接，用于输出所述第一尖峰信号或所述第二尖峰信号；

所述第一放大单元包括第三放大管、第四放大管、第五放大管、第六放大管、第一开关、第二开关、第三开关、第四开关、第五开关、第六开关、第七开关和第八开关；

所述第三放大管的第一端与所述第一开关的一端、所述第二开关的一端连接，所述第三放大管的第二端与所述第四放大管的第一端连接，所述第三放大管的控制端用于接收所述偏置电压；

所述第四放大管的第二端接地，所述第四放大管的控制端与所述第三开关的一端、第四开关的一端连接；

所述第三开关的另一端用于接收所述第一偏置信号，所述第三开关的控制端用于接收所述差分时钟信号中的一个信号；

所述第四开关的另一端用于接收所述共模信号，所述第四开关的控制端用于接收所述差分时钟信号中的另一个信号；

所述第一开关的另一端与所述第四电阻的第二端连接，所述第一开关的控制端用于接收所述差分时钟信号的一个信号；

所述第二开关的另一端与所述第五电阻的第二端连接，所述第二开关的控制端用于接收所述差分时钟信号的另一个信号；

所述第五放大管的第一端与所述第五开关的一端、所述第六开关的一端连接，所述第五放大管的第二端与所述第六放大管的第一端连接，所述第五放大管的控制端用于接收所述偏置电压；

所述第六放大管的第二端接地，所述第六放大管的控制端与所述第七开关的一端、所述第八开关的一端连接；

所述第七开关的另一端用于接收所述第二偏置信号，所述第七开关的控制端用于接收所述差分时钟信号中的一个信号；

所述第八开关的另一端用于接收所述共模信号，所述第八开关的控制端用于接收所述差分时钟信号中的另一个信号；

所述第五开关的另一端与所述第五电阻的第二端连接，所述第五开关的控制端用于接收所述差分时钟信号的另一个信号；

所述第六开关的另一端与所述第四电阻的第二端连接，所述第六开关的控制端用于接收所述差分时钟信号的一个信号；

所述第二放大单元包括第七放大管、第八放大管、第九放大管、第十放大管、第九开关、第十开关、第十一开关、第十二开关、第十三开关、第十四开关、第十五开关和第十六开关；

所述第七放大管的第一端与所述第九开关的一端、所述第十开关的一端连接，所述第七放大管的第二端与所述第八放大管的第一端连接，所述第七放大管的控制端用于接收所述偏置电压；

所述第八放大管的第二端接地，所述第八放大管的控制端与所述第十一开关的一端、第十二开关的一端连接；

所述第十一开关的另一端用于接收所述共模电压，所述第十一开关的控制端用于接收所述差分时钟信号中的一个信号；

所述第十二开关的另一端用于接收所述第一偏置信号，所述第十二开关的控制端用于接收所述差分时钟信号中的另一个信号；

所述第九开关的另一端与所述第五电阻的第二端连接，所述第九开关的控制端用于接收所述差分时钟信号的一个信号；

所述第十开关的另一端与所述第四电阻的第二端连接，所述第十开关的控制端用于接收所述差分时钟信号的另一个信号；

所述第九放大管的第一端与所述第十三开关的一端、所述第十四开关的一端连接，所述第九放大管的第二端与所述第十放大管的第一端连接，所述第九放大管的控制端用于接收所述偏置电压；

所述第十放大管的第二端接地，所述第十放大管的控制端与所述第十五开关的一端、所述第十六开关的一端连接；

所述第十五开关的另一端用于接收所述共模信号，所述第十五开关的控制端用于接收所述差分时钟信号中的一个信号；

所述第十六开关的另一端用于接收所述第二偏置信号，所述第十六开关的控制端用于接收所述差分时钟信号中的另一个信号；

所述第十三开关的另一端与所述第四电阻的第二端连接，所述第十三开关的控制端用于接收所述差分时钟信号的另一个信号；

所述第十四开关的另一端与所述第五电阻的第二端连接，所述第十四开关的控制端用于接收所述差分时钟信号的一个信号。

在一种可能的实现方式中，所述动态放大电路还包括至多个串联连接的第六电阻和多个串联连接的第七电阻；

串联连接的多个第六电阻串联于所述第二电流源的正极与所述第四电阻的第一端之间；

串联连接的多个第七电阻串联于所述第二电流源的正极与所述第五电阻的第一端之间。

在一种可能的实现方式中，还包括选择电路；

所述选择电路，用于在比较电压选择信号和参考电压选择信号的控制下，根据所述动态放大电路输出的多个基准信号和多个尖峰信号进行选择，输出目标基准信号和目标尖峰信号。

在一种可能的实现方式中，还包括分频时钟计数电路；

所述时钟分频电路，还用于在所述分频控制信号的控制下，将所述时钟信号转换成分频信号；

所述分频时钟计数电路，用于在计数控制信号的控制下，根据所述分频信号，输出使能控制信号；

所述比较电路，还用于在所述使能控制信号的控制下，将所述目标基准信号和所述目标尖峰信号进行比较，根据比较结果输出所述目标信号。

在一种可能的实现方式中，所述时钟分频电路包括四级二分频单元和占空比校正单元，其中：

所述四级二分频单元，用于根据所述时钟信号输出二分频信号、四分频信号、八分频信号和十六分频信号；

所述占空比校正单元，用于在所述分频控制信号的控制下，将所述二分频信号、所述四分频信号、所述八分频信号和所述十六分频信号，输出所述差分时钟信号和分频信号。

第二方面，本发明实施例提供一种传输设备，包括如前所述的所有信号检测电路。

本发明实施例中，动态放大电路包括两个由放大管组成的放大单元，通过两个放大单元对接收到的待检测信号和共模信号进行交替放大处理，得到尖峰信号和基准信号，由于尖峰信号可以由两个放大单元得到，基准信号也可以由两个放大单元得到，从而可以采用动态匹配技术减少失配，无需增加放大管的面积，进而可以提高检测精度的同时不会对待检测信号产生干扰。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种信号检测电路的示意图；

图2为本发明实施例提供的偏置电流镜单元和放大单元连接方式的示意图；

图3为本发明实施例提供的偏置电流镜单元的电路结构图；

图4为本发明实施例提供的供电单元和放大单元连接方式的示意图；

图5为本发明实施例提供的动态放大电路的电路结构图；

图6为本发明实施例提供的动态放大电路的另一种电路结构图；

图7为本发明实施例提供的一种包括选择电路的信号检测电路的示意图；

图8为本发明实施例提供的一种包括分频时钟计数电路的信号检测电路的示意图；

图9为本发明实施例提供的四级二分频单元电路结构示意图；

图10为本发明实施例提供的数字复用单元的电路结构示意图；

图11为本发明实施例提供的占空比校正单元的电路结构示意图；

图12为本发明实施例提供的选择电路中的基准信号选择电路的结构示意图；

图13为本发明实施例提供的选择电路中的尖峰信号选择电路的结构示意图；

图14为本发明实施例提供的分频时钟计数电路的结构示意图；

图15为本发明实施例提供的比较电路的结构示意图；

图16为本发明实施例提供的应用于比较电路的时序图。

具体实施方式

为了使本发明的目的，技术方案和优点更加清楚，下面结合附图，对本发明实施例提供的信号检测电路和传输设备的具体实施方式进行详细地说明。应当理解，下面所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。需要注意的是，附图中各图形的形状不反映真实比例，目的只是示意说明本发明内容。并且自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。

需要说明的是，本发明中的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本公开的实施例能够以除了在这里图示或描述的那些以外的顺序实施。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致的装置和方法的例子。

信号检测技术广泛应用于各种高速总线接口中，例如以太网、1394和PCIe。各类总线在传输过程中要协商速率，协商端口特性，判断总线是否空闲，总线的信号是否为有效信号等，这些功能都是通过信号检测电路实现的。在集成电路设计和生产过程中，由于不确定性、随机误差、梯度误差等原因，ー些设计时完全相同的半导体器件生产后会存在偏差，这便称为半导体器件的失配。器件失配会引起器件结构参数和电学参数变化，从而极大地影响模拟电路的特性。随着半导体生产工艺发展，器件尺寸不断缩小，器件失配主要由随机误差造成，而这种随机误差通常是由集成电路生产工艺引起的。在信号检测电路中，放大管是必不可少的元件，然而在放大管的制作过程中，放大管的尺寸会存在偏差，因此生产完成的放大管会存在失配问题。

信号检测电路中的放大管存在失配问题，会影响检测精度，本发明实施例提出了一种减少失配，并且保证待测信号不被干扰的方案。

如图1所示，为本发明提供的一种信号检测电路，可以包括时钟分频电路10、动态放大电路20以及比较电路30。

时钟分频电路10，用于在分频控制信号的控制下，将输入的时钟信号转换成分频信号，并将所述分频信号转换成差分时钟信号；

动态放大电路20，包括两个由放大管组成的放大单元，用于在所述差分时钟信号的控制下，通过两个放大单元对接收到的待检测信号进行交替放大处理，得到尖峰信号，以及通过所述两个放大单元对共模信号进行交替放大处理，得到基准信号；

比较电路30，用于根据所述尖峰信号和所述基准信号的比较结果，输出用于判断是否检测到所述待检测信号的目标信号。

在具体实施中，如图2所示，动态放大电路20还可以包括偏置电流镜单元201，偏置电流镜单元201与两个放大单元202连接，用于生成偏置电流，基于生成的偏置电流，产生共模电压和偏置电压，以及根据共模电压和偏置电压，将待检测信号偏置为偏置信号。

两个放大单元，具体用于在差分时钟信号的控制下，根据偏置电压，对偏置信号和共模电压进行交替放大处理，得到尖峰信号和基准信号。

如果待检测信号为差分信号Vip和Vim，则本发明实施例中的偏置信号包括第一偏置信号datap和第二偏置信号datam，如图3所示，为偏置电流镜单元201的电路结构示意图，偏置电流镜单元201可以包括第一放大管M1、第二放大管M2、第一电阻R1、第二电阻R2、第三电阻R3、第一电容C1、第二电容C2和第一电流源DC1，其中：

第一电流源DC1的正极与第一放大管M1的控制端、第一电阻R1的第一端连接，用于输出偏置电压，第一电流源DC1的负极接地；

第一电阻R1的第二端与第二放大管M2的控制端、第二电阻R2的第一端、第三电阻R3的第一端连接，用于输出共模电压；

第一放大管M1的第二端与第二放大管M2的第一端连接；

第二放大管M2的第二端接地；

第一电容C1的第一端用于接收差分信号中的第一信号，第一电容C1的第二端与第二电阻R2的第二端连接，用于输出第一偏置信号datap；

第二电容C2的第一端用于接收差分信号中的第二信号，第二电容C2的第二端与第三电阻R3的第一端连接，用于输出第二偏置信号datam。

具体的，电流镜单元201中的第一电流源DC1可以产生偏置电流，基于该偏置电流，在第一放大管M1的控制端得到偏置电压，在第二放大管M2的控制端得到共模电压，基于共模电压和偏置电压，在第一电容C1的第一端输入差分信号Vip，在第一电容C1的第二端和第二电阻R2的第二端产生第一偏置信号datap，在第二电容C2的第一端输入差分信号Vim，在第二电容C2的第二端和第三电阻R3的第二端产生第二偏置信号datam。

基于图3所示的偏置电流镜单元201的电路结构示意图，如图4所示，本发明实施例中的动态放大电路20可以包括供电单元203、第一放大单元2021和第二放大单元2022；

供电单元203，用于输出供电电压；

第一放大单元2021，用于在差分时钟信号的控制下，根据偏置电压，对第一偏置信号datap和第二偏置信号datam进行放大处理，生成第一尖峰信号，以及对共模信号进行放大处理，生成第一基准信号；

第二放大单元2022，用于在差分时钟信号的控制下，根据偏置电压，对共模信号进行放大处理，生成第二基准信号，以及对第一偏置信号datap和第二偏置信号datam进行放大处理，生成第二尖峰信号；

其中，差分时钟信号中的两个信号为相反的信号。

供电电压用于为第一放大单元2021和第二放大单元2022提供工作电压。

具体的，如图5所示，为供电单元和两个放大单元的电路结构图。

供电单元203包括第二电流源DC2、第四电阻R4和第五电阻R5；

第二电流源DC2的正极与第四电阻R4的第一端、第五电阻R5的第一端连接，第二电流源DC2的负极接地；第四电阻R4的第二端与第一放大单元2021和第二放大单元2022连接，用于输出第一基准信号或第二基准信号；第五电阻R5的第二端与第一放大单元2021和第二放大单元2022连接，用于输出第一尖峰信号或第二尖峰信号；

第一放大单元2021包括第三放大管M3、第四放大管M4、第五放大管M5、第六放大管M6、第一开关K1、第二开关K2、第三开关K3、第四开关K4、第五开关K5、第六开关K6、第七开关K7和第八开关K8；

第三放大管M3的第一端与第一开关K1的一端、第二开关K2的一端连接，第三放大管M3的第二端与第四放大管M4的第一端连接，第三放大管M3的控制端用于接收偏置电压；

第四放大管M4的第二端接地，第四放大管M4的控制端与第三开关K3的一端、第四开关K4的一端连接；

第三开关K3的另一端用于接收第一偏置信号datap，第三开关K3的控制端用于接收差分时钟信号中的一个信号；

第四开关K4的另一端用于接收共模信号，第四开关K4的控制端用于接收差分时钟信号中的另一个信号；

第一开关K1的另一端与第四电阻R4的第二端连接，第一开关K1的控制端用于接收差分时钟信号的一个信号；

第二开关K2的另一端与第五电阻R5的第二端连接，第二开关K2的控制端用于接收差分时钟信号的另一个信号；

第五放大管M5的第一端与第五开关K5的一端、第六开关K6的一端连接，第五放大管M5的第二端与第六放大管M6的第一端连接，第五放大管M5的控制端用于接收偏置电压；

第六放大管M6的第二端接地，第六放大管M6的控制端与第七开关K7的一端、第八开关K8的一端连接；

第七开关K7的另一端用于接收第二偏置信号datam，第七开关K7的控制端用于接收差分时钟信号中的一个信号；

第八开关K8的另一端用于接收共模信号，第八开关K8的控制端用于接收差分时钟信号中的另一个信号；

第五开关K5的另一端与第五电阻R5的第二端连接，第五开关K5的控制端用于接收差分时钟信号的另一个信号；

第六开关K6的另一端与第四电阻R4的第二端连接，第六开关K6的控制端用于接收差分时钟信号的一个信号；

第二放大单元2022包括第七放大管M7、第八放大管M8、第九放大管M9、第十放大管M10、第九开关K9、第十开关K10、第十一开关K11、第十二开关K12、第十三开关K13、第十四开关K14、第十五开关K15和第十六开关K16；

第七放大管M7的第一端与第九开关K9的一端、第十开关K10的一端连接，第七放大管M7的第二端与第八放大管M8的第一端连接，第七放大管M7的控制端用于接收偏置电压；

第八放大管M8的第二端接地，第八放大管M8的控制端与第十一开关K11的一端、第十二开关K12的一端连接；

第十一开关K11的另一端用于接收共模电压，第十一开关K11的控制端用于接收差分时钟信号中的一个信号；

第十二开关K12的另一端用于接收第一偏置信号datap，第十二开关K12的控制端用于接收差分时钟信号中的另一个信号；

第九开关K9的另一端与第五电阻R5的第二端连接，第九开关K9的控制端用于接收差分时钟信号的一个信号；

第十开关K10的另一端与第四电阻R4的第二端连接，第十开关K10的控制端用于接收差分时钟信号的另一个信号；

第九放大管M9的第一端与第十三开关K13的一端、第十四开关K14的一端连接，第九放大管M9的第二端与第十放大管M10的第一端连接，第九放大管M9的控制端用于接收偏置电压；

第十放大管M10的第二端接地，第十放大管M10的控制端与第十五开关K15的一端、第十六开关K16的一端连接；

第十五开关K15的另一端用于接收共模信号，第十五开关K15的控制端用于接收差分时钟信号中的一个信号；

第十六开关K16的另一端用于接收第二偏置信号datam，第十六开关K16的控制端用于接收差分时钟信号中的另一个信号；

第十三开关K13的另一端与第四电阻R4的第二端连接，第十三开关K13的控制端用于接收差分时钟信号的另一个信号；

第十四开关K14的另一端与第五电阻R5的第二端连接，第十四开关K14的控制端用于接收差分时钟信号的一个信号。

下面对图5中的电路的工作原理进行说明。

当clk＝1，clkb＝0时，第一开关K1、第三开关K3、第六开关K6和第七开关K7闭合，第一放大单元2021对差分输入信号进行放大，得到第一尖峰信号，第九开关K9、第十二开关K12、第十四开关K14和第十六开关K16闭合，第二放大单元2022对共模电压进行放大，得到第二基准信号；

当clk＝0，clkb＝1时，第二开关K2、第四开关K4、第五开关K5和第八开关K8闭合，第一放大单元2021对共模电压进行放大，得到第一基准信号，第十开关K10、第十一开关K11、第十三开关K13和第十五开关K15闭合，第二放大单元2022对差分输入信号进行放大，得到第二尖峰信号。

由于第一放大单元既对差分输入信号进行放大得到第一尖峰信号，又对共模电压进行放大得到第一基准信号；第二放大单元既对共模电压进行放大得到第二基准信号，又对差分输入信号进行放大得到第二尖峰信号。两个放大单元交替使用对差分输入信号和共模电压分别进行放大，因此可以减少放大管失配带来的影响。

在一种示例中，动态放大电路还可以包括至多个串联连接的第六电阻R6和多个串联连接的第七电阻R7；

串联连接的多个第六电阻R6串联于第二电流源DC2的正极与第四电阻R4的第一端之间；

串联连接的多个第七电阻R7串联于第二电流源DC2的正极与第五电阻R5的第一端之间。

为了便于理解，下面以3个第六电阻R61、R62、R63和3个第七电阻R71、R72、R73进行举例说明。

如图6所示，在这种电路连接方式下，差分输入信号经过放大后都会在第五电阻R5和与第五电阻R5串联的3个第七电阻R73、R72、R71分别产生4个放大后的基准信号Vref0、Vref3、Vref2、Vref1，共模电压经过放大后会在第四电阻R4和与第四电阻R4串联的3个第六电阻R63、R62、R61分别产生4个放大后的尖峰信号Vpeak0、Vpeak3、Vpeak2、Vpeak1，该电路可以满足不同功率信号的要求。

在上述电路的基础上，本发明实施例提供的信号检测电路还可以包括选择电路，如图7所示。

选择电路，用于在比较电压选择信号Reg_sigdet_hys<1:0>和参考电压选择信号Reg_sigdet_vth<1:0>的控制下，根据动态放大电路输出的多个基准信号和多个尖峰信号进行选择，输出目标基准信号和目标尖峰信号。

如图8所示，由于比较电路还需要一个使能信号的控制才能对目标基准信号和目标尖峰信号进行选择，因此在上述电路的基础上本发明实施例提供的信号检测电路还可以包括分频时钟计数电路，连接在时钟分频电路和比较电路之间。

时钟分频电路，还用于在分频控制信号Reg_sigdet_clkdiv<1:0>的控制下，将时钟信号转换成分频信号；

分频时钟计数电路，用于在计数控制信号的控制下，根据分频信号，输出使能控制信号；

比较电路，还用于在使能控制信号的控制下，将目标基准信号和目标尖峰信号进行比较，根据比较结果输出目标信号。

在具体实施中，时钟分频电路可以包括四级二分频单元、数字复用单元和占空比校正单元：

四级二分频单元，用于根据时钟信号输出二分频信号、四分频信号、八分频信号和十六分频信号；

数字复用单元，用于在分频控制信号的控制下，根据二分频信号、四分频信号、八分频信号和十六分频信号，输出分频信号；

占空比校正单元，用于将所述分频信号转换为所述差分时钟信号。

如图9所示，为四级二分频单元的结构示意图，四级二分频单元包括第一触发器DFF1、第二触发器DFF2、第三触发器DFF3和第四触发器DFF4，第一触发器DFF1的时钟输入端输入时钟信号Clk_in，第一触发器DFF1的D输入端与第一触发器DFF1的

输出端连接，第一触发器DFF1的Q输出端与第二触发器DFF2的时钟输入端连接，用于输出二分频信号Clk_2，第二触发器DFF2的D输入端与第二触发器DFF2的

输出端连接，第二触发器的Q输出端与第三触发器DFF3的时钟输入端连接，用于输出四分频信号Clk_4，第三触发器DFF3的D输入端与第三触发器DFF3的

输出端连接，第三触发器DFF3的Q输出端与第四触发器DFF4的时钟是如端连接，用于输出八分频信号Clk_8，第四触发器DFF4的D输入端与第四触发器DFF4的

输出端连接，第四触发器DFF4的Q输出端用于输出十六分频信号Clk_16。

如图10所示，为数字复用单元的结构示意图，数字复用单元可以包括第一多路选择器101、第二多路选择器102和第三多路选择器103；

第一多路选择器101的第一输入端用于输入二分频信号Clk_2，第一多路选择器101的第二输入端用于输入四分频信号Clk_4，第一多路选择器101的控制端输入分频控制信号Reg_sigdet_clkdiv<0>，第一多路选择器101的输出端与第三多路选择器的第一输入端连接；

第二多路选择器102的第一输入端用于输入八分频信号Clk_8，第二多路选择器102的第二输入端用于输入十六分频信号Clk_16，第二多路选择器102的控制端输入分频控制信号Reg_sigdet_clkdiv<1>，第二多路选择器102的输出端与第三多路选择器的第二输入端连接；

第三多路选择器103的控制端输入分频控制信号Reg_sigdet_clkdiv<1>，第三多路选择器103的输出端与第一反相器INV1的输入端和传输门TG的输入端连接，用于输出分频信号。

具体地，分频控制信号Reg_sigdet_clkdiv<1:0>可以为2位二进制控制信号，可以进行取值，有以下四种情况：

当分频控制信号Reg_sigdet_clkdiv<1:0>＝00时，输出2分频信号；

当分频控制信号Reg_sigdet_clkdiv<1:0>＝01时，输出4分频信号；

当分频控制信号Reg_sigdet_clkdiv<1:0>＝10时，输出8分频信号；

当分频控制信号Reg_sigdet_clkdiv<1:0>＝11时，输出16分频信号。

如图11所示，为占空比校正单元的结构示意图。占空比单元包括第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4、第五反相器INV5和传输门TG。

第一反相器INV1的输入端与传输门TG的输入端连接，用于输入分频信号clk_out，第一反相器INV1的输出端与第二反相器INV2的输入端、第三反相器INV3的输出端、第四反相器INV4的输入端连接；

第二反相器INV2的输出端用于输出差分时钟信号中的一个信号Clk_out；

第三反相器INV3的输入端与传输门TG的输出端、第四反相器INV的输出端、第五反相器INV5的输入端连接；

第五反相器INV5的输出端用于输出差分时钟信号中的另一个信号Clkb_out。

如图12和图13为选择电路的结构图，该选择电路在比较电压的选择信号Reg_sigdet_hys<1:0>的作用下从4个基准信号Vref0、Vref1、Vref2、Vref3中选择一个信号作为目标基准信号Vref_out，并输出；在参考电压的选择信号Reg_sigdet_vth<1:0>的作用下从4个尖峰信号Vpk0、Vpk1、Vpk2、Vpk3中选择一个信号作为目标尖峰信号Vpk_out，并输出。

具体地，基准电压的选择信号Reg_sigdet_hys<1:0>和参考电压的选择信号Reg_sigdet_vth<1:0>都可以为2位二进制信号，可以进行取值。

图12为基准信号选择电路的结构图，基准信号选择电路可以包括模拟多路复用器104；

模拟多路复用器104的第一输入端用于输入Vref0，模拟多路复用器104的第二输入端用于输入Vref1，模拟多路复用器104的第三输入端用于输入Vref2，模拟多路复用器104的第四输入端用于输入Vref3，模拟多路复用器104的第一控制端输入基准信号的选择信号Reg_sigdet_hys<0>，模拟多路复用器104的第二控制端输入基准信号的选择信号Reg_sigdet_hys<1>，模拟多路复用器104的输出端用于输出目标基准信号Vref_out。

图12所示的基准信号的选择信号的具体工作原理如下：

当Reg_sigdet_hys<1:0>＝00时，Vref_out＝Vref0；

当Reg_sigdet_hys<1:0>＝01时，Vref_out＝Vref1；

当Reg_sigdet_hys<1:0>＝10时，Vref_out＝Vref2；

当Reg_sigdet_hys<1:0>＝11时，Vref_out＝Vref3；

图13为尖峰信号的选择电路的结构图，尖峰信号选择电路可以包括模拟多路复用器105；

模拟多路复用器105的第一输入端用于输入Vpk0，模拟多路复用器105的第二输入端用于输入Vpk1，模拟多路复用器105的第三输入端用于输入Vpk2，模拟多路复用器105的第四输入端用于输入Vpk3，模拟多路复用器105的第一控制端输入尖峰信号的选择信号Reg_sigdet_vth<0>，模拟多路复用器105的第二控制端输入尖峰信号的选择信号Reg_sigdet_vth<1>，模拟多路复用器105的输出端用于输出目标尖峰信号Vpk_out。

图13公开的尖峰信号的选择电路的具体工作原理如下：

当Reg_sigdet_vth<1:0>＝00时，Vpk_out＝Vpk0；

当Reg_sigdet_vth<1:0>＝01时，Vpk_out＝Vpk1；

当Reg_sigdet_vth<1:0>＝10时，Vpk_out＝Vpk2；

当Reg_sigdet_vth<1:0>＝11时，Vpk_out＝Vpk3；

如图14所示，为分频时钟计数电路的结构图，分频时钟计数电路可以包括计数器Clk、第五触发器DFF5、第六触发器DFF6、第七触发器DFF7。

计数器Clk的第一输入端用于接收计数控制信号Reg_sigdet_counter<1:0>，计数器Clk的第二输入端与第六触发器DFF6的时钟输入端、第七触发器DFF7的时钟输入端连接，用于接收分频信号，计数器Clk的输出端与第五触发器DFF5的时钟输入端连接，第五触发器DFF5的D输入端用于接收TIEH信号，第五触发器DFF5的Q输出端与第六触发器DFF6的D输入端连接，第六触发器DFF6的Q输出端与第七触发器DFF7的D输入端连接，第七触发器DFF7的Q输出端输出使能信号Clock_out_EN。

这里的TIEH信号可以为高电平，可以为后级电路提供使能有效信号。

计数控制信号Reg_sigdet_counter<1:0>控制计数周期，生成使能信号Com_gating和Clock_out_EN，用于控制比较电路的输出时间。

如图15所示，为比较电路的电路结构图，比较电路可以包括：第一比较器U1、第二比较器U2、第六反相器inv6、第一与门Y1、第二与门Y2、第三与门Y3和RS锁存器。

第一比较器U1的第一输入端用于输入目标尖峰信号Vpk_out，第一比较器的U1第二输入端用于输入目标基准信号Vref_out，第一比较器U1的输出端与第一与门Y1的第一输入端连接，第一与门Y1的第二输入端用于输入使能信号Com_gating，第二比较器U2的第一输入端用于输入目标尖峰信号Vpk_out，第二比较器U2的第二输入端用于输入基准信号Vref0，第二比较器U2的输出端与第六反相器inv6的输入端连接，第六反相器inv6的输出端与第二与门Y2的第一输入端连接，第二与门Y2的第二输入端用于输入使能信号Com_gating，第二与门Y2的输出端与RS锁存器的第二输入端连接，RS锁存器的输出端与第三与门Y3的第一输入端连接，第三与门Y3的第二输入端用于输入使能信号Clock_out_EN,第三与门Y3的输出端用于输出信号Reg_sigdet_flg。

具体实施方式可以为，当两个使能信号Com_gating和Clock_out_EN都为高电平时，输出信号Reg_sigdet_flg为高电平，否则输出低电平。

如图16所示，为比较过程的示意图，具体过程如下：

当目标尖峰信号Vpk_out小于目标基准信号Vref_out，以及目标尖峰信号Vpk_out小于Vref0时，比较结果为低电平；当目标尖峰信号Vpk_out小于目标基准信号Vref_out，以及目标尖峰信号Vpk_out大于Vref0时，比较结果保持上一个状态；当目标尖峰信号Vpk_out大于目标基准信号Vref_out，以及目标尖峰信号Vpk_out大于Vref0时，比较结果为高电平。

基于同一发明构思，本发明实施例还提供了一种传输设备，包括如前所述的所有信号检测电路。该传输设备解决问题的原理与前述检测电路相似，因此该传输设备的实施可以参见前述检测电路的实施，重复之处在此不再赘述。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims

1.一种信号检测电路，其特征在于，包括：

2.如权利要求1所述的电路，其特征在于，所述动态放大电路还包括偏置电流镜单元，其中：

3.如权利要求2所述的电路，其特征在于，所述待检测信号为差分信号，所述偏置信号包括第一偏置信号和第二偏置信号，所述偏置电流镜单元包括第一放大管、第二放大管、第一电阻、第二电阻、第三电阻、第一电容、第二电容和第一电流源，其中：

所述第一放大管的第二端与所述第二放大管的第一端连接；

所述第二放大管的第二端接地；

4.如权利要求3所述的电路，其特征在于，所述动态放大电路包括供电单元、第一放大单元和第二放大单元，其中：

所述供电单元，用于输出供电电压；

其中，所述差分时钟信号中的两个信号为相反的信号。

5.如权利要求4所述的电路，其特征在于，所述供电单元包括第二电流源、第四电阻和第五电阻；

6.如权利要求5所述的电路，其特征在于，所述动态放大电路还包括至多个串联连接的第六电阻和多个串联连接的第七电阻；

7.如权利要求6所述的电路，其特征在于，还包括选择电路；

8.如权利要求7所述的电路，其特征在于，还包括分频时钟计数电路；

9.如权利要求8所述的电路，其特征在于，所述时钟分频电路包括四级二分频单元、数字复用单元和占空比校正单元，其中：

所述数字复用单元，用于在所述分频控制信号的控制下，根据所述二分频信号、所述四分频信号、所述八分频信号和所述十六分频信号，输出所述分频信号；

所述占空比校正单元，用于将所述分频信号转换为所述差分时钟信号。

10.一种传输设备，其特征在于，包括如权利要求1-9任一所述的信号检测电路。