CN116667795B - 一种低压浮动反相放大器及开关电容模数转换器 - Google Patents
一种低压浮动反相放大器及开关电容模数转换器 Download PDFInfo
- Publication number
- CN116667795B CN116667795B CN202310955162.XA CN202310955162A CN116667795B CN 116667795 B CN116667795 B CN 116667795B CN 202310955162 A CN202310955162 A CN 202310955162A CN 116667795 B CN116667795 B CN 116667795B
- Authority
- CN
- China
- Prior art keywords
- bias
- voltage
- self
- inverter
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 86
- 238000004146 energy storage Methods 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 16
- 238000005070 sampling Methods 0.000 claims description 10
- 230000010354 integration Effects 0.000 claims description 8
- 230000003321 amplification Effects 0.000 claims description 5
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 5
- 230000008859 change Effects 0.000 claims description 4
- 238000007599 discharging Methods 0.000 claims description 3
- 101100041125 Arabidopsis thaliana RST1 gene Proteins 0.000 description 5
- 101100443250 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG1 gene Proteins 0.000 description 5
- 101100443251 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG2 gene Proteins 0.000 description 5
- 101100041128 Schizosaccharomyces pombe (strain 972 / ATCC 24843) rst2 gene Proteins 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/42—Modifications of amplifiers to extend the bandwidth
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开了一种低压浮动反相放大器及开关电容模数转换器,属于模拟电路技术领域。低压浮动反相放大器包括并联连接的第一自偏置反相器、第二自偏置反相器和储能电容,第一自偏置反相器和第二自偏置反相器均为时钟控制的自身产生偏置电压的反相器;并联的一端通过复位开关连接电源电压,并联的另一端通过复位开关连接接地电压;第一自偏置反相器的输入端和第二自偏置反相器的输入端均接有输入信号以及通过复位开关连接接地电压;第一自偏置反相器的输出端和第二自偏置反相器的输出端均设置有放大开关;复位开关和放大开关通过时钟控制交替闭合。该低压浮动反相放大器在低成本情况下,实现兼容低于1V供电,降低功耗,提升能量效率。
Description
技术领域
本发明属于模拟电路技术领域,尤其涉及一种低压浮动反相放大器及开关电容模数转换器。
背景技术
物联网应用场景下需要低功耗的传感器芯片以延长电池寿命。为实现低功耗,降低芯片供电电源电压是一种有效方法。如何能实现兼容低于1-V供电的芯片具有重要意义。然而在低于1V供电下,模拟电路设计难度也大大增大。放大器是最基本的模拟电路模块,其应用非常广泛。但是在低于1V供电情况下,复杂的放大器设计无法实现,需要使用简单的结构实现放大器功能。如图1所示,浮动反相放大器作为一款结构简单的动态放大器,拥有众多优点:不需要静态功耗,因此能量效率高;带宽和功耗随工作频率可调;输出共模稳定,不需要额外的共模反馈电路等。但是目前已有的浮动反相放大器无法适应Sub-1V供电场景。
术语解释:
Sub-1V:低于1V
FIA:Floating Inverter Amplifier,浮动反相放大器
LVFIA:Low voltage FIA,低压浮动反相放大器
发明内容
发明目的:本发明所要解决的技术问题是针对现有技术的不足,提供一种低压浮动反相放大器开关电容模数转换器。
为了解决上述技术问题,第一方面公开了一种低压浮动反相放大器,包括:第一自偏置反相器、第二自偏置反相器和储能电容CRES,所述第一自偏置反相器和第二自偏置反相器均为时钟控制的自身能够产生偏置电压的反相器;所述第一自偏置反相器、第二自偏置反相器和储能电容CRES并联连接,并联的一端通过复位开关连接电源电压VDD,并联的另一端通过复位开关连接接地电压VSS。
第一自偏置反相器的输入端和第二自偏置反相器的输入端均接有输入信号以及通过复位开关连接接地电压VSS;第一自偏置反相器的输出端和第二自偏置反相器的输出端均设置有放大开关,用于控制输出信号的输出;所述复位开关和放大开关通过时钟控制交替闭合。
进一步地,所述第一自偏置反相器包括电容偏置PMOS电路和电容偏置NMOS电路,所述电容偏置PMOS电路通过复位开关连接电源电压VDD,电容偏置NMOS电路通过复位开关连接接地电压VSS;电容偏置PMOS电路的一端和电容偏置NMOS电路的一端连接,连接处接有输入电压以及通过复位开关连接接地电压VSS,电容偏置PMOS电路的另一端和电容偏置NMOS电路的另一端通过放大开关连接;所述第二自偏置反相器和第一自偏置反相器镜像设置。
进一步地,所述电容偏置PMOS电路包括第一自动调零电容CC1和PMOS管,所述第一自动调零电容CC1和PMOS管栅极连接,连接处设置有第一充电开关和第一偏置开关,所述第一充电开关连接接地电压VSS,第一偏置开关连接所述PMOS管漏极;所述PMOS管源极与第二自偏置反相器的PMOS管源极连接,连接处分别和储能电容CRES、复位开关连接;第一充电开关和第一偏置开关通过时钟控制交替闭合。
进一步地,所述电容偏置NMOS电路包括第二自动调零电容CC2和NMOS管,所述第二自动调零电容CC2和NMOS管栅极连接,连接处设置有第二充电开关和第二偏置开关,所述第二充电开关连接电源电压VDD,第二偏置开关连接所述NMOS管漏极;所述NMOS管源极与第二自偏置反相器的NMOS管源极连接,连接处分别和储能电容CRES、复位开关连接;第二充电开关和第二偏置开关通过时钟控制交替闭合。
第一自动调零电容CC1和第二自动调零电容CC2连接,连接处接有输入电压以及通过复位开关连接接地电压VSS;所述PMOS管漏极和NMOS管漏极通过放大开关连接。
进一步地,时钟控制时序包括复位阶段ΦRST和放大阶段ΦEN,复位阶段ΦRST包括电容充电阶段Φ1和偏置电压产生阶段Φ2,所有复位开关在复位阶段ΦRST闭合形成通路,放大阶段ΦEN断开;所有充电开关在电容充电阶段Φ1闭合形成通路,其他阶段断开;所有偏置开关在偏置电压产生阶段Φ2闭合形成通路,其他阶段断开;所有放大开关在放大阶段ΦEN闭合形成通路,复位阶段ΦRST断开。
进一步地,偏置电压产生阶段Φ2时,所有自动调零电容放电,通过控制偏置电压产生阶段Φ2高电平时间获得目标偏置电压;PMOS管和NMOS管分别实现自动归零消除失调电压与1/f噪声。
进一步地,偏置电压产生阶段Φ2时,所有自动调零电容放电产生的偏置电压大小,与Φ2高电平时间、自动调零电容大小有关,Φ2高电平时间越长放电越多,偏置电压变化越大;自动调零电容越大放电越慢,偏置电压变化越慢。
第二方面公开了一种开关电容模数转换器,包括上述任一项所述的低压浮动反相放大器。
进一步地,所述开关电容模数转换器为ΣΔ模数转换器,所述ΣΔ模数转换器包括2阶1比特ΣΔ调制器,所述2阶1比特ΣΔ调制器包括第一级积分器、第二级积分器和比较器,所述第一级积分器和第二级积分器均包括所述低压浮动反相放大器。
进一步地,所述2阶1比特ΣΔ调制器包括一对非交叠时钟ΦA和ΦB,所述非交叠时钟ΦA和ΦB用于控制第一级积分器和第二级积分器的采样与积分,同时输入给所述低压浮动反相放大器,作为所述低压浮动反相放大器中的复位与放大时钟;第一级积分器中的低压浮动反相放大器的复位时钟包括子时钟Φ1和Φ2,分别为电容充电相位和偏置电压产生相位;第二级积分器中的低压浮动反相放大器的复位时钟包括子时钟Φ’1和Φ’2,分别为电容充电相位和偏置电压产生相位。
有益效果:低成本情况下,实现兼容低于1V供电下的浮动反相放大器,降低功耗,提升能量效率。具体体现在如下方面。
1)由于本发明采用电容充电+二极管放电的方式,可以根据MOS管的阈值电压,分别对PMOS和NMOS进行自由的偏置,提高灵活性并降低最低供电电压。
2)由于本发明采用PMOS和NMOS分别独立进行自动调零和放电的方式,二者之间不存在电流通路,互不干涉,进一步降低了对供电的需求。
3)采用自动调零技术降低失调和1/f 噪声,且因为自动调零本身就需要自动调零电容与二极管接法的MOS管,本发明利用自动调零电容与二极管接法的MOS管构成放电通路确定偏置电压,无需引入额外的储能电容、浮动电流源电容和MOS管,减少硬件消耗,电路简洁,时序简洁。
所述低压浮动反相放大器可以应用于常见的模拟集成电路里,包括但不限于开关电容模数转换器、比较器等,应用所述低压浮动反相放大器的电路可以工作在更低的供电电压下,实现低功耗。
附图说明
下面结合附图和具体实施方式对本发明做更进一步的具体说明,本发明的上述和/或其他方面的优点将会变得更加清楚。
图1为FIA电路拓扑图及相关工作电压变化示意图。
图2为放大相位放大PMOS管VGS变化示意图。
图3为本申请实施例提出的一种低压浮动反相放大器的电路示意图。
图4为本申请实施例提出的一种低压浮动反相放大器在电容充电阶段Φ1的电路示意图。
图5为本申请实施例提出的一种低压浮动反相放大器在偏置电压产生阶段Φ2的电路示意图。
图6为本申请实施例提出的一种低压浮动反相放大器在放大相位ΦEN的电路示意图。
图7为本申请实施例提出的开关电容模数转换器中2阶1比特ΣΔ调制器电路示意图。
图8为本申请实施例提出的开关电容模数转换器中2阶1比特ΣΔ调制器的后仿频谱图示意图。
具体实施方式
下面将结合附图,对本发明的实施例进行描述。
浮动反相放大器作为一款结构简单的动态放大器,拥有众多优点:不需要静态功耗,因此能量效率高;带宽和功耗随工作频率可调;输出共模稳定,不需要额外的共模反馈电路等。其电路拓扑及工作电压变化如图1所示。
FIA的工作分为两个相位,reset相位与放大相位。在reset相位,CRES被充电,运放输出VOP和VON被置为Vcm(FIA输出共模电压);在放大相位,CRES给右侧放大电路供电,放大电路进行放大,VS+和VS-向Vcm逼近,直至放大管基本截止,放大结束,VS+,VS-和输出均不再变化。
但FIA无法在sub-1V的供电下工作,原因如下:设FIA输入端共模电压为VCM=VDD/2,在放大相位起始时刻,记PMOS管上的栅源电压差为VGS0,随着放大的进行栅源电压逐渐变化,记为VGS,如图2所示。1)若VGS0>|VTHP|,VTHP表示PMOS管阈值电压,随着放大的进行,当VS+<VCM+|VTHP|,VS->VCM-VTHN,放大管截止,因此FIA输出摆幅被限制在|VTHP|+VTHN内,VTHN表示NMOS管阈值电压。2)若VGS0<|VTHP|,在放大相位起始时刻放大管就已经处于截止状态,FIA无法正常工作。而在sub-1V的供电下,VDD/2很难满足大于MOS管阈值电压VTH的要求,因此传统FIA面临着无法工作的困境。
参考文献:[1] X. Tang et al., “An energy-efficient comparator withdynamic floating inverter amplifier,” IEEE J. Solid-State Circuits, vol. 55,no. 4, pp. 1011–1022, Apr. 2020.
传统FIA:由于PMOS和NMOS偏置在相同的偏置电压下,在sub-1V供电下,放大管的栅源电压差Vgs<VTH,放大管截止,因此FIA无法正常工作。
本发明实施例的目的:低成本情况下,实现兼容低于1V供电下的FIA,降低功耗,提升能量效率。
本发明第一实施例提出一种适用于低压供电的LVFIA,图3为LVFIA的电路拓扑图,包括第一自偏置反相器、第二自偏置反相器和储能电容CRES,所述第一自偏置反相器和第二自偏置反相器均为时钟控制的自身能够产生偏置电压的反相器;所述第一自偏置反相器、第二自偏置反相器和储能电容CRES并联连接,并联的一端通过复位开关SRST1连接电源电压VDD,并联的另一端通过复位开关SRST2连接接地电压VSS。
第一自偏置反相器的输入端和第二自偏置反相器的输入端均接有输入信号以及分别通过复位开关SRST3和SRST4连接接地电压VSS;第一自偏置反相器的输出端和第二自偏置反相器的输出端均设置有放大开关SEN1、SEN2,用于控制输出信号的输出;所述复位开关SRST1、SRST2、SRST3、SRST4和放大开关SEN1、SEN2通过时钟控制交替闭合。在具体实现过程中,复位开关SRST1、SRST2、SRST3、SRST4和放大开关SEN1、SEN2均可以使用PMOS、NMOS或CMOS开关;储能电容CRES可以使用MIM电容、MOM电容或MOS电容。
所述第一自偏置反相器包括电容偏置PMOS电路和电容偏置NMOS电路,所述电容偏置PMOS电路通过复位开关SRST1连接电源电压VDD,电容偏置NMOS电路通过复位开关SRST2连接接地电压VSS;电容偏置PMOS电路的一端和电容偏置NMOS电路的一端连接,连接处接有输入电压以及通过复位开关SRST3连接接地电压VSS,电容偏置PMOS电路的另一端和电容偏置NMOS电路的另一端通过放大开关SEN1连接;所述第二自偏置反相器和第一自偏置反相器镜像设置。
所述电容偏置PMOS电路包括第一自动调零电容CC1和PMOS管MP1,所述第一自动调零电容CC1和PMOS管MP1栅极连接,连接处设置有第一充电开关Schg1和第一偏置开关Sbias1,所述第一充电开关Schg1连接接地电压VSS,第一偏置开关Sbias1连接所述PMOS管MP1漏极;所述PMOS管MP1源极与第二自偏置反相器的PMOS管MP2源极连接,连接处分别和储能电容CRES、复位开关SRST1连接;第一充电开关Schg1和第一偏置开关Sbias1通过时钟控制交替闭合。在具体实现过程中,第一充电开关Schg1可以使用NMOS或CMOS开关,第一偏置开关Sbias1可以使用PMOS、NMOS或CMOS开关,第一自动调零电容CC1可以使用MIM电容或MOM电容。
所述电容偏置NMOS电路包括第二自动调零电容CC2和NMOS管MN1,所述第二自动调零电容CC2和NMOS管MN1栅极连接,连接处设置有第二充电开关Schg2和第二偏置开关Sbias2,所述第二充电开关Schg2连接电源电压VDD,第二偏置开关Sbias2连接所述NMOS管MN1漏极;所述NMOS管MN1源极与第二自偏置反相器的NMOS管MN2源极连接,连接处分别和储能电容CRES、复位开关SRST2连接;第二充电开关Schg2和第二偏置开关Sbias2通过时钟控制交替闭合;在具体实现过程中,第二充电开关Schg2可以使用PMOS或CMOS开关,第二偏置开关Sbias2可以使用PMOS、NMOS或CMOS开关,第二自动调零电容CC2可以使用MIM电容或MOM电容。
第一自动调零电容CC1和第二自动调零电容CC2连接,连接处接有输入电压以及通过复位开关SRST3连接接地电压VSS;所述PMOS管MP1漏极和NMOS管MN1漏极通过放大开关SEN1连接。
所述第二自偏置反相器与第一自偏置反相器镜像设置,为了区分,记第二自偏置反相器的电容偏置PMOS电路的自动调零电容为CC3,电容偏置NMOS电路的自动调零电容为CC4,PMOS管MP2漏极和NMOS管MN2漏极通过放大开关SEN2连接。
LVFIA的工作分为两个主要阶段,包括复位(reset)阶段(ΦRST)和放大阶段(ΦEN),其中reset阶段又被分为两个小阶段,由子时钟Φ1和Φ2控制,也称为电容充电阶段Φ1和偏置电压产生阶段Φ2。所有复位开关在复位阶段ΦRST闭合形成通路,放大阶段ΦEN断开;所有充电开关在电容充电阶段Φ1闭合形成通路,其他阶段断开;所有偏置开关在偏置电压产生阶段Φ2闭合形成通路,其他阶段断开;所有放大开关在放大阶段ΦEN闭合形成通路,复位阶段ΦRST断开。
LVFIA在每个相位的工作如下。
1)如图4所示,在电容充电阶段Φ1阶段,
储能电容CRES和所有自动调零电容CC1、CC2、CC3、CC4充电;放大管(PMOS管和NMOS管)的漏极悬空,无电流通路。
2)如图5所示,在偏置电压产生阶段Φ2,
PMOS管和NMOS管均为二极管接法,也是单位增益接法,PMOS和NMOS分别实现自动调零消除失调与1/f噪声。
所有自动调零电容CC1、CC2、CC3、CC4通过图5所示曲线通路分别放电,通过控制Φ2高电平的时间得到目标偏置电压值VBP1、VBP2、VBN1、VBN2。该偏置电压值与放电时间(Φ2高电平时间越长放电越多,偏置电压变化越大)、CC大小(CC越大偏置电压变化越慢,偏置电压变化越慢)有关,与CC在Φ1被充到的初始电压值无关,体现出该偏置电压VBP1、VBP2、VBN1、VBN2生成方式随电源电压(Supply Voltage)变化的鲁棒性。
3)如图6所示,在放大相位ΦEN,
由储能电容CRES给差分电路供电,VBP1、VBP2和VBN1、VBN2为Φ2相位确定的偏置电压值,输入信号VX和VY通过自动调零电容Cc耦合到放大管(PMOS和NMOS管),放大管进行放大。
以上即为LVFIA在一个完整周期内的工作流程。在上述工作过程中,该放大器的最低供电满足大于Vgs即可,可以轻松实现低于1V 供电。
该LVFIA可以应用于常见的模拟集成电路里,包括但不限于开关电容ADC,比较器等,得益于该LVFIA的工作特性,应用该LVFIA的电路可以工作在更低的供电电压下,实现低功耗。
本发明第二实施例提出了一种开关电容模数转换器,包括第一实施例所述的低压浮动反相放大器。所述开关电容模数转换器可以是1阶多比特,或者多阶N比特ΣΔ模数转换器,N ≥ 1。
所述开关电容模数转换器为ΣΔ模数转换器,所述ΣΔ模数转换器包括2阶1比特ΣΔ调制器,其电路拓扑如图7所示。所述2阶1比特ΣΔ调制器包括第一级积分器、第二级积分器和比较器,所述第一级积分器和第二级积分器均包括所述低压浮动反相放大器。
ΦA和ΦB为所述2阶1比特 ΣΔ调制器的一对非交叠时钟,控制积分器的采样与积分,同时输入给LVFIA,作为LVFIA中的RST与EN时钟;Φ1和Φ2输入给第一级积分器中的LVFIA,作为其reset相位的子时钟Φ1和Φ2,分别为电容充电相位和偏置电压产生相位;Φ’1和Φ’2输入给第二级积分器中的LVFIA,作为其reset相位的子时钟Φ1和Φ2,分别为电容充电相位和偏置电压产生相位。
借助于LVFIA的上述特性,该调制器在0.8V供电下实现了全动态结构,带宽与功耗能够随采样频率线性缩放。默认采样频率为1.5MHz,OSR取200,对应输入信号带宽为3.75kHz,该调制器性能主要被热噪声限制,最高能够实现91.82dB的SNDR(Signal toNoise and Distortion Ratio,信号噪声及失真比),14.96bit的ENOB(effective numberof bits,有效位数),91.44dB的SNR(Signal to Noise Ratio,信噪比),99.45dB的SFDR(Spurious free dynamic range,无杂散动态范围),其后仿频谱如图8所示。
最终,该调制器在0.8V供电下的后仿总功耗为25.40μA,实现了176.1dB的FoMSNDR值(FoMSNDR:标志着ΣΔ调制器整体的品质因数)。在最先进的全动态ΣΔ调制器设计中,本申请实现了sub-1V供电下最优的能量效率。
本发明提供了一种低压浮动反相放大器及开关电容模数转换器,具体实现该技术方案的方法和途径很多,以上所述仅是本发明的具体实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。本实施例中未明确的各组成部分均可用现有技术加以实现。
Claims (7)
1.一种低压浮动反相放大器,其特征在于,包括:第一自偏置反相器、第二自偏置反相器和储能电容CRES,所述第一自偏置反相器和第二自偏置反相器均为时钟控制的自身能够产生偏置电压的反相器;所述第一自偏置反相器、第二自偏置反相器和储能电容CRES并联连接,并联的一端通过复位开关连接电源电压VDD,并联的另一端通过复位开关连接接地电压VSS;
第一自偏置反相器的输入端和第二自偏置反相器的输入端均接有输入信号以及通过复位开关连接接地电压VSS;第一自偏置反相器的输出端和第二自偏置反相器的输出端均设置有放大开关,用于控制输出信号的输出;所述复位开关和放大开关通过时钟控制交替闭合;
所述第一自偏置反相器包括电容偏置PMOS电路和电容偏置NMOS电路,所述电容偏置PMOS电路通过复位开关连接电源电压VDD,电容偏置NMOS电路通过复位开关连接接地电压VSS;电容偏置PMOS电路的一端和电容偏置NMOS电路的一端连接,连接处接有输入电压以及通过复位开关连接接地电压VSS,电容偏置PMOS电路的另一端和电容偏置NMOS电路的另一端通过放大开关连接;所述第二自偏置反相器和第一自偏置反相器镜像设置;
所述电容偏置PMOS电路包括第一自动调零电容CC1和PMOS管,所述第一自动调零电容CC1和PMOS管栅极连接,连接处设置有第一充电开关和第一偏置开关,所述第一充电开关连接接地电压VSS,第一偏置开关连接所述PMOS管漏极;所述PMOS管源极与第二自偏置反相器的PMOS管源极连接,连接处分别和储能电容CRES、复位开关连接;第一充电开关和第一偏置开关通过时钟控制交替闭合;
所述电容偏置NMOS电路包括第二自动调零电容CC2和NMOS管,所述第二自动调零电容CC2和NMOS管栅极连接,连接处设置有第二充电开关和第二偏置开关,所述第二充电开关连接电源电压VDD,第二偏置开关连接所述NMOS管漏极;所述NMOS管源极与第二自偏置反相器的NMOS管源极连接,连接处分别和储能电容CRES、复位开关连接;第二充电开关和第二偏置开关通过时钟控制交替闭合;
第一自动调零电容CC1和第二自动调零电容CC2连接,连接处接有输入电压以及通过复位开关连接接地电压VSS;所述PMOS管漏极和NMOS管漏极通过放大开关连接。
2.根据权利要求1所述的一种低压浮动反相放大器,其特征在于,时钟控制时序包括复位阶段ΦRST和放大阶段ΦEN,复位阶段ΦRST包括电容充电阶段Φ1和偏置电压产生阶段Φ2,所有复位开关在复位阶段ΦRST闭合形成通路,放大阶段ΦEN断开;所有充电开关在电容充电阶段Φ1闭合形成通路,其他阶段断开;所有偏置开关在偏置电压产生阶段Φ2闭合形成通路,其他阶段断开;所有放大开关在放大阶段ΦEN闭合形成通路,复位阶段ΦRST断开。
3.根据权利要求2所述的一种低压浮动反相放大器,其特征在于,偏置电压产生阶段Φ2时,所有自动调零电容放电,通过控制偏置电压产生阶段Φ2高电平时间获得目标偏置电压;PMOS管和NMOS管分别实现自动归零消除失调电压与1/f噪声。
4.根据权利要求3所述的一种低压浮动反相放大器,其特征在于,偏置电压产生阶段Φ2时,所有自动调零电容放电产生的偏置电压大小,与Φ2高电平时间和自动调零电容大小有关,Φ2高电平时间越长放电越多,偏置电压变化越大;自动调零电容越大放电越慢,偏置电压变化越慢。
5.一种开关电容模数转换器,其特征在于,包括权利要求1-4任一项所述的低压浮动反相放大器。
6.根据权利要求5所述的一种开关电容模数转换器,其特征在于,所述开关电容模数转换器为ΣΔ模数转换器,所述ΣΔ模数转换器包括2阶1比特ΣΔ调制器,所述2阶1比特ΣΔ调制器包括第一级积分器、第二级积分器和比较器,所述第一级积分器和第二级积分器均包括所述低压浮动反相放大器。
7.根据权利要求6所述的一种开关电容模数转换器,其特征在于,所述2阶1比特ΣΔ调制器包括一对非交叠时钟ΦA和ΦB,所述非交叠时钟ΦA和ΦB用于控制第一级积分器和第二级积分器的采样与积分,同时输入给所述低压浮动反相放大器,作为所述低压浮动反相放大器中的复位与放大时钟;第一级积分器中的低压浮动反相放大器的复位时钟包括子时钟Φ1和Φ2,分别为电容充电相位和偏置电压产生相位;第二级积分器中的低压浮动反相放大器的复位时钟包括子时钟Φ’1和Φ’2,分别为电容充电相位和偏置电压产生相位。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310955162.XA CN116667795B (zh) | 2023-08-01 | 2023-08-01 | 一种低压浮动反相放大器及开关电容模数转换器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310955162.XA CN116667795B (zh) | 2023-08-01 | 2023-08-01 | 一种低压浮动反相放大器及开关电容模数转换器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116667795A CN116667795A (zh) | 2023-08-29 |
CN116667795B true CN116667795B (zh) | 2023-10-03 |
Family
ID=87715772
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310955162.XA Active CN116667795B (zh) | 2023-08-01 | 2023-08-01 | 一种低压浮动反相放大器及开关电容模数转换器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116667795B (zh) |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5748015A (en) * | 1996-07-01 | 1998-05-05 | Sun Microsystems, Inc. | Low voltage single ended dynamic sense amplifier |
CN1691495A (zh) * | 2004-04-21 | 2005-11-02 | 索尼株式会社 | 差分放大器、2级放大器和模拟/数字转换器 |
CN102291103A (zh) * | 2011-07-05 | 2011-12-21 | 浙江大学 | 动态体偏置型c类反相器及其应用 |
CN103631301A (zh) * | 2012-08-24 | 2014-03-12 | 飞思卡尔半导体公司 | 带有浮动电压参考的低压降稳压器 |
CN109245737A (zh) * | 2018-10-22 | 2019-01-18 | 东南大学 | 一种动态体偏置e类功率放大器 |
CN211744432U (zh) * | 2020-05-08 | 2020-10-23 | 成都信息工程大学 | 一种用于流水线adc的全差分放大器 |
CN113315518A (zh) * | 2021-05-06 | 2021-08-27 | 西安交通大学 | 一种基于噪声整形的逐次逼近型模数转换器 |
CN113381711A (zh) * | 2021-05-25 | 2021-09-10 | 杭州微纳核芯电子科技有限公司 | 基于功耗自感知动态电荷域放大器阵列电容传感芯片 |
CN114510112A (zh) * | 2022-01-12 | 2022-05-17 | 电子科技大学 | 一种应用于低功耗全集成低压差线性稳压器的瞬态增强电路 |
CN115421552A (zh) * | 2022-08-26 | 2022-12-02 | 广东工业大学 | 一种基于电容充当浮动电压源的动态偏置低功耗积分器 |
CN115801003A (zh) * | 2023-02-09 | 2023-03-14 | 北京大学 | 一种多步模数转换器及其实现方法 |
CN219250199U (zh) * | 2022-10-28 | 2023-06-27 | 深圳承启生物科技有限公司 | 信号放大装置和信号放大设备 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10284145B2 (en) * | 2016-11-03 | 2019-05-07 | Board Of Regents, The University Of Texas System | Variable gain amplifier utilizing positive feedback and time-domain calibration |
JP2019057759A (ja) * | 2017-09-19 | 2019-04-11 | 株式会社東芝 | 増幅回路、ad変換器、無線通信装置、及びセンサシステム |
US11539336B2 (en) * | 2020-06-06 | 2022-12-27 | Board Of Regents, The University Of Texas System | Floating inverter amplifier device |
-
2023
- 2023-08-01 CN CN202310955162.XA patent/CN116667795B/zh active Active
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5748015A (en) * | 1996-07-01 | 1998-05-05 | Sun Microsystems, Inc. | Low voltage single ended dynamic sense amplifier |
CN1691495A (zh) * | 2004-04-21 | 2005-11-02 | 索尼株式会社 | 差分放大器、2级放大器和模拟/数字转换器 |
CN102291103A (zh) * | 2011-07-05 | 2011-12-21 | 浙江大学 | 动态体偏置型c类反相器及其应用 |
CN103631301A (zh) * | 2012-08-24 | 2014-03-12 | 飞思卡尔半导体公司 | 带有浮动电压参考的低压降稳压器 |
CN109245737A (zh) * | 2018-10-22 | 2019-01-18 | 东南大学 | 一种动态体偏置e类功率放大器 |
CN211744432U (zh) * | 2020-05-08 | 2020-10-23 | 成都信息工程大学 | 一种用于流水线adc的全差分放大器 |
CN113315518A (zh) * | 2021-05-06 | 2021-08-27 | 西安交通大学 | 一种基于噪声整形的逐次逼近型模数转换器 |
CN113381711A (zh) * | 2021-05-25 | 2021-09-10 | 杭州微纳核芯电子科技有限公司 | 基于功耗自感知动态电荷域放大器阵列电容传感芯片 |
CN114510112A (zh) * | 2022-01-12 | 2022-05-17 | 电子科技大学 | 一种应用于低功耗全集成低压差线性稳压器的瞬态增强电路 |
CN115421552A (zh) * | 2022-08-26 | 2022-12-02 | 广东工业大学 | 一种基于电容充当浮动电压源的动态偏置低功耗积分器 |
CN219250199U (zh) * | 2022-10-28 | 2023-06-27 | 深圳承启生物科技有限公司 | 信号放大装置和信号放大设备 |
CN115801003A (zh) * | 2023-02-09 | 2023-03-14 | 北京大学 | 一种多步模数转换器及其实现方法 |
Also Published As
Publication number | Publication date |
---|---|
CN116667795A (zh) | 2023-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Wu et al. | A 1-V 100-MS/s 8-bit CMOS switched-opamp pipelined ADC using loading-free architecture | |
US7136006B2 (en) | Systems and methods for mismatch cancellation in switched capacitor circuits | |
Kuo et al. | A Low-Voltage Fourth-Order Cascade Delta–Sigma Modulator in 0.18-$\mu\hbox {m} $ CMOS | |
TW201334423A (zh) | 具電流不匹配校正功能之以零界交越偵測器為基礎的類比數位轉換器 | |
Hu et al. | A 10-kS/s 625-Hz-bandwidth 65-dB SNDR second-order noise-shaping SAR ADC for biomedical sensor applications | |
CN111262586A (zh) | 一种二阶噪声整形逐次逼近模数转换器 | |
Peluso et al. | A 900 mV 40/spl mu/W switched opamp/spl Delta//spl Sigma/modulator with 77 dB dynamic range | |
Baschirotto | A low-voltage sample-and-hold circuit in standard CMOS technology operating at 40 Ms/s | |
Yang et al. | An 85mW 14-bit 150MS/s pipelined ADC with 71.3 dB peak SNDR in 130nm CMOS | |
CN116667795B (zh) | 一种低压浮动反相放大器及开关电容模数转换器 | |
Li | A kT/C-noise-cancelled noise-shaping SAR ADC with a duty-cycled amplifier | |
CN111585518B (zh) | 适用于噪声整形结构adc的高速低功耗差分动态运算放大器 | |
CN116405032A (zh) | 一种噪声整形逐次逼近型模数转换器及控制方法 | |
CN103051289A (zh) | 低时钟串扰的预放大器、动态比较器及电路 | |
CN108199700B (zh) | 一种高精度的比较器电路 | |
CN111711452A (zh) | 一种有源-无源噪声整形逐次逼近adc | |
Qiao et al. | A 0.25 V 97.8 fJ/c.-s. 86.5 dB SNDR SC ΔΣ modulator in 0.13 µm CMOS | |
Chen et al. | A 3rd-order 1-bit Σ-Δ modulator with a 2-tap FIR filter embedded | |
CN116911235B (zh) | 一种过采样自举开关隔离驱动采样保持电路 | |
Wang et al. | Charge-compensation-based reference technique for switched-capacitor ADCs | |
Wong et al. | Level-Shifting variable current charging technique for high-speed Comparator-Based Switched-Capacitor circuits | |
JP2005260307A (ja) | 演算増幅器およびそれを用いたアナログデジタル変換器 | |
CN114726377A (zh) | 用于adc的开关电容式差分参考电压产生电路及装置 | |
Sung et al. | A comparison of second-order sigma-delta modulator between switched-capacitor and switched-current techniques | |
Choi et al. | A 10 b 25 MS/s 4.8 mW 0.13 µm CMOS ADC with switched‐bias power‐reduction techniques |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |