CN114301466A - 一种基于输入幅度压缩斩波调制的Sigma-Delta调制器 - Google Patents

Abstract

本发明涉及一种基于输入幅度压缩斩波调制的Sigma‑Delta调制器，包括输入幅度压缩斩波调制电路；所述输入幅度压缩斩波调制电路包括幅度压缩斩波开关电容积分器，所述幅度压缩斩波开关电容积分器包括积分电容C_I和并联的x路采样电容支路，所述x路采样电容支路分为两组y路采样电容支路，所述两组y路采样电容支路包括z路共享采样电容支路；所述输入幅度压缩斩波调制电路通过交替导通两组y路采样电容支路，减少采样电容组的随机失配标准偏差，消除采样电容组的系统失配标准偏差；通过将输入信号幅度衰减为y/x比例缩小因子，最大输入信号扩展到接近满量程。有益效果是用于脑电信号测试的模数转换器，精度高、动态范围宽。

Description

一种基于输入幅度压缩斩波调制的Sigma-Delta调制器

【技术领域】

本发明涉及模拟集成电路技术领域，具体涉及一种基于输入幅度压缩斩波调制的Sigma-Delta调制器。

【背景技术】

随着大脑研究的加速，脑机接口(BCI)因其在脑疾病的诊断和治疗以及脑启发应用方面的能力而备受关注。由于其低成本和良好的用户接受度，基于脑电图(EEG)信号的无创BCI相比于侵入式BCI是大多数应用的首选。然而，低频脑电是最弱的生物电位信号(信号频率为0.5-50Hz，信号幅值为1-100mVPP)，不可避免地受到电路噪声以及外部环境干扰的影响，如工频干扰、运动伪影等。

因此，为了放大微弱的EEG信号，模拟前端电路应采用低噪声、高精度、高线性度和宽动态范围。由于模数转换器是模拟前端电路中重要的组成，因此这对模数转换器的噪声、线性度、精度和动态范围等提出了严格的要求，实现具有超高分辨率(高达24位)、宽动态范围(大于120dB)以及低噪声(小于1μVPP)的模数转换器是十分重要的。

在过去的几十年中，用于EEG采集的高性能模数转换器得到了广泛的研究。其中奈奎斯特速率逐次逼近寄存器(SAR)模数转换器是最受欢迎的一种，因为它具有高功率效率和小面积。但是它通常需要额外的数字校准技术来实现高分辨率，且目前最高的信号分辨率也很难做到18位。增量模数转换器(IADC)提供了另一种类似奈奎斯特的转换方式，由于其低延迟、易于复用和简单的数字滤波特性，已被广泛应用于高分辨率应用中。然而，IADC通常用于转换直流信号，从而阻碍了其在需要更高信号带宽的多通道脑电采集中的应用。过采样ΣΔ(Sigma-Delta)模数转换器是另一种广泛采用的架构，可分为连续时间(CT)和离散时间(DT)两类。尽管CTΣΔ模数转换器的固有抗混叠特性降低了功耗，但对工艺、电压和温度变化的敏感性使其在应用于稳健且长期的无创EEG采集中不占有优势。近年来出现了基于压控振荡器(VCO)的模数转换器，由于其固有的噪声整形，它有利于信噪比的提升。然而，噪声是限制其DR的根本问题。考虑到上述所有方面，DTΣΔ模数转换器是在稳健的无创EEG采集应用中实现低噪声、高分辨率和DR的最佳选择。ΣΔ(Sigma-Delta)调制器作为DTΣΔ模数转换器中最关键的模块，它的性能通常决定着整个模数转换器的最终性能。

开关电容积分器在模拟滤波器、模拟数字转换器中有着广泛应用。开关电容电路，使用开关不断切换电容的充电和放电状态，来模拟电阻的作用；等效电阻值，可以由开关频率来设定；开关电容电路本身类似于数字采样系统，必须满足奈奎斯特采样定理，即输入信号中不能包含高于或等于fs/2的频域成分，否则会混叠到0-fs/2的频带。双相非交叠时钟指两个时钟相差180度，高低电平不同时为高也不同时为低。图1是基于开关电容积分器的Sigma-Delta调制器总体结构框架示意图。如附图1所示，基于开关电容积分器的Sigma-Delta调制器包括量化器、反馈数模转换器和至少一级开关电容积分器(包括开关电容积分器对应的控制时序产生电路)；开关电容积分器的输出端连接量化器的输入端，量化器的输出端连接反馈数模转换器的输入端，反馈数模转换器的输出端连接开关电容积分器的输入端。但是现有基于开关电容积分器的Sigma-Delta调制器无法实现超过120dB DR(动态范围Dynamic Range)，且同时在数百赫兹的奈奎斯特带宽内消耗不超过几毫瓦的功率。

本发明基于同相开关电容积分器电路，针对脑电信号测试的模数转换器所存在的问题，对基于开关电容积分器的Sigma-Delta调制器进行了技术改进。

【发明内容】

本发明的目的是，提供一种用于脑电信号测试的模数转换器，精度高、动态范围宽的Sigma-Delta调制器。

为实现上述目的，本发明采取的技术方案是一种基于输入幅度压缩斩波调制的Sigma-Delta调制器，包括量化器、反馈数模转换器和相互串联的至少一级开关电容积分器；输入信号连接第一级开关电容积分器输入端、第n级开关电容积分器的输出端连接量化器的输入端，量化器的输出端连接反馈数模转换器的输入端，反馈数模转换器的输出端连接第一开关电容积分器的输入端；所述第一级开关电容积分器是输入幅度压缩斩波调制电路，所述输入幅度压缩斩波调制电路包括幅度压缩斩波开关电容积分器，所述幅度压缩斩波开关电容积分器包括积分电容C_I和并联的x路采样电容支路，每个采样支路电容值等于1/x的积分电容C_I值，所述x路采样电容支路分为两组y路采样电容支路，所述两组y路采样电容支路包括z路共享采样电容支路，x、y、z为正整数，且x>y>z；所述输入幅度压缩斩波调制电路通过交替导通两组y路采样电容支路，减少采样电容组的随机失配标准偏差，消除采样电容组的系统失配标准偏差；通过将输入信号幅度衰减为y/x比例缩小因子，最大输入信号扩展到接近满量程，提升所述Sigma-Delta调制器动态范围。

优选地，所述x路采样电容支路是采样支路开关Sd_i和采样支路电容C_Si的串联电路，所述幅度压缩斩波开关电容积分器还包括一个采样开关S、x个积分支路开关Id_i、一个积分开关I和一个运输放大器，其中i＝1、2、...、x；输入信号连接x路采样电容支路和积分开关I后送入包含积分电容C_I反馈电路的运算放大器进行积分得到输出信号，采样支路电容C_Si的输入端连接电源电位V_dac、及经过积分支路开关Id_i后连接固定电位V_cm，采样支路电容C_Si的输出端经过采样开关S后连接固定电位V_cm；所述输入幅度压缩斩波调制电路通过Ф_1d时钟信号产生两相非交叠时钟信号Ф_1d1和Ф_1d2控制两组y路采样电容支路的采样支路开关Sd_i交替导通、通过Ф_2d时钟信号控制积分支路开关Id_i、通过Ф₁时钟信号控制采样开关S、通过Ф₂时钟信号控制积分开关I，其中，Ф₁、Ф_1d是采样相时钟信号、Ф₂、Ф_2d是积分相时钟信号。

优选地，上述的一种基于输入幅度压缩斩波调制的Sigma-Delta调制器，Ф_1d和Ф_2d分别为Ф₁和Ф₂的下降沿延迟时钟。

优选地，所述幅度压缩斩波开关电容积分器工作时，首先Ф₁＝Ф_1d＝1、Ф₂＝Ф_2d＝0，所述幅度压缩斩波开关电容积分器进入采样模式，此时采样支路电容C_Si的上极板接共模信号、即固定电位V_cm，下极板接输入信号，输入信号被采样支路电容C_Si采样；当时钟翻转时Ф₁＝Ф_1d＝0、Ф₂＝Ф_2d＝1，所述幅度压缩斩波开关电容积分器进入积分模式，此时采样电容C_S下极板接共模信号、即固定电位V_cm，输入信号由采样支路电容C_Si上极板转移到积分电容C_I上，所述运算放大器在负反馈的作用下闭环增益实现积分并输出。

优选地，上述的一种基于输入幅度压缩斩波调制的Sigma-Delta调制器，两组y路采样电容支路的采样支路电容C_Si采用基于积分电容C_I的共质心对称结构布局。

优选地，上述的一种基于输入幅度压缩斩波调制的Sigma-Delta调制器，x＝8，y＝5，z＝2，即所述幅度压缩斩波开关电容积分器包括八路采样电容支路，第一组采样电容支路是包括采样支路电容C_S1～C_S5的五路采样电容支路，第二组采样电容支路是包括采样支路电容C_S4～C_S8的五路采样电容支路，包括采样支路电容C_S4、C_S5两路采样电容支路是共享采样电容支路；所述输入幅度压缩斩波调制电路通过两相非交叠时钟信号Ф_1d1和Ф_1d2控制八个采样支路电容C_S1～C_S8交替导通，其中在第一采样阶段通过Ф_1d1时钟信号控制采样支路开关Sd₁～Sd₅导通，在第二采样阶段通过Ф_1d2时钟信号控制采样支路开关Sd₄～Sd₈导通。

优选地，上述的一种基于输入幅度压缩斩波调制的Sigma-Delta调制器，在第一采样阶段，所述幅度压缩斩波开关电容积分器积分系数等于5/8(1+δ_r+δ_s)，其中δ_r是采样支路电容C_Si和积分电容C_I之间的随机失配标准偏差、取决于单位电容的面积，δ_s是依赖于采样支路电容C_Si和积分电容C_I布局匹配度的系统失配标准偏差；在第二采样阶段，所述幅度压缩斩波开关电容积分器积分系数等于5/8(1+δ_r+δ_s)，其中随机失配标准偏差δ_r保持不变，但系统失配标准偏差δ_s符号相反；通过采样支路电容C_S1～C_S8交替导通，所述幅度压缩斩波开关电容积分器积分系数将平均为5/8((1+δ_r)/2)，其中随机失配标准偏差δ_r减少、系统失配标准偏差δ_s被消除。

优选地，所述输入幅度压缩斩波调制电路还包括输入幅度压缩斩波调制控制信号产生电路，所述输入幅度压缩斩波调制控制信号产生电路由一个D触发器、一个驱动器、两个与非门和二个反相器组成；通过D触发器对周期为T的Ф_1d时钟信号进行二分频产生逻辑相反周期是2T的Ф_{1d_2P}和Ф_{1d_2N}时钟信号，Ф_{1d_2P}和Ф_{1d_2N}时钟信号分别经过与非门和反相器与经过驱动器的Ф_1d时钟信号进行“与”逻辑输出两相非交叠时钟信号Ф_1d1和Ф_1d2。

优选地，所述幅度压缩斩波开关电容积分器是全差分结构幅度压缩斩波开关电容积分器。

优选地，所述采样支路开关Sd_i、采样开关S、积分支路开关Id_i和积分开关I是CMOS开关。

本发明一种基于输入幅度压缩斩波调制的Sigma-Delta调制器有如下有益效果：提出了一种输入幅度压缩斩波调制技术，通过交替导通电容组将输入幅度衰减固定倍数，减少采样电容组的随机失配，降低电容失配的系数敏感性；并且，因为比例缩小因子的引入，调制器的最大输入可以扩展到接近满量程，提升调制器动态范围的同时而不会导致环路不稳定。

【附图说明】

图1是基于开关电容积分器的Sigma-Delta调制器总体结构框架示意图。

图2是一种基于输入幅度压缩斩波调制的Sigma-Delta调制器总体结构框架示意图。

图3是一种基于输入幅度压缩斩波调制的Sigma-Delta调制器输入幅度压缩斩波调制控制信号产生电路原理示意图。

图4是一种基于输入幅度压缩斩波调制的Sigma-Delta调制器幅度压缩斩波开关电容积分器原理示意图。

图5是一种基于输入幅度压缩斩波调制的Sigma-Delta调制器输入幅度压缩斩波调制电路时序说明示意图。

图6是基于开关电容积分器的Sigma-Delta调制器使用/不使用输入幅度压缩斩波调制电路时测量的信噪失真比(SNDR)与输入幅度的关系图。

附图中涉及的附图标记和组成部分如下所示：1、输入幅度压缩斩波调制控制信号产生电路，2、幅度压缩斩波开关电容积分器。

【具体实施方式】

下面结合实施例并参照附图对本发明作进一步描述。

实施例

本实施例实现一种基于输入幅度压缩斩波调制的Sigma-Delta调制器。

本实施例一种基于输入幅度压缩斩波调制的Sigma-Delta调制器为了解决现有适用于脑电信号测试的模数转换器精度不高、动态范围偏小的技术问题。

本实施例一种基于输入幅度压缩斩波调制的Sigma-Delta调制器通过改变开关电容积分器中采样相和积分相的时序实现在全差分ΣΔ调制器电路中交替导通P和N两路的采样电容组，将ΣΔ调制器的输入幅度扩展到接近满量程，提升ΣΔ调制器动态范围，避免了ΣΔ调制器环路不稳定的问题并且有效的减少采样电容组的随机失配，降低电容失配的系数敏感性。

图2是一种基于输入幅度压缩斩波调制的Sigma-Delta调制器总体结构框架示意图。如附图2所示，本实施例一种基于输入幅度压缩斩波调制的Sigma-Delta调制器，基于扩展输入信号的动态范围、并且环路稳定的输入幅度压缩斩波调制技术，包括量化器、反馈数模转换器和至少一级开关电容积分器；开关电容积分器的输出端连接量化器的输入端，量化器的输出端连接反馈数模转换器的输入端，反馈数模转换器的输出端连接开关电容积分器的输入端，其中第一级开关电容积分器是输入幅度压缩斩波调制电路；所述输入幅度压缩斩波调制电路包括输入幅度压缩斩波调制控制信号产生电路1和幅度压缩斩波开关电容积分器2。

图3是一种基于输入幅度压缩斩波调制的Sigma-Delta调制器输入幅度压缩斩波调制控制信号产生电路原理示意图。如附图3所示，本实施例一种基于输入幅度压缩斩波调制的Sigma-Delta调制器，所述输入幅度压缩斩波调制控制信号产生电路1由D触发器、驱动器、第一与非门、第二与非门、第一反相器和第二反相器组成。电路中的Ф_1d1和Ф_1d2均由采样时钟信号Ф_1d产生，通过D触发器对Ф_1d时钟信号进行二分频产生逻辑相反周期是2T的Ф_{1d_2P}和Ф_{1d_2N}时钟信号，然后分别与Ф_1d时钟信号进行“与”逻辑实现占空比和延迟的调整，最终输出时钟信号Ф_1d1(第一采样阶段采样时钟信号)和Ф_1d2(第二采样阶段采样时钟信号)，用于控制采样电容的交替导通。其中，周期是T的Ф_1d是有延迟的采样相时钟信号，Ф_1d经过D触发器变为周期是2T的信号Ф_{1d_2P}和Ф_{1d_2N}，之后和Ф_1d经过“与”逻辑操作变成占空比为1/4的周期是2T的信号Ф_1d1和Ф_1d2。由于Ф_{1d_2N}和Ф_{1d_2P}是逻辑上面相反的信号，所以Ф_{1d_2N}和Ф_1d经过“与”逻辑操作产生的Ф_1d2相比于Ф_1d1延后了1T个周期，Ф_1d1和Ф_1d2构成两相非交叠时钟，分别用于幅度压缩斩波开关电容积分器交替采样时第一采样阶段采样时钟信号和第二采样阶段采样时钟信号。

图4是一种基于输入幅度压缩斩波调制的Sigma-Delta调制器幅度压缩斩波开关电容积分器原理示意图。如附图4所示，本实施例一种基于输入幅度压缩斩波调制的Sigma-Delta调制器，所述幅度压缩斩波开关电容积分器2采用全差分结构来降低直流失调和谐波等噪声，包括采样和积分的CMOS开关，其中两个Sd开关、两个S开关是采样开关，两个Id开关、两个I开关是积分开关；还包括采样电容以及积分电容，其中两个C_S电容是采样电容、两个C_I电容是积分电容；差分输入信号经过Sd开关、C_S电容和I开关后送入包含C_I电容反馈电路的运算放大器进行积分，输出差分输出信号，C_S电容的输入端连接电源电位V_dac、及经过Id开关后连接固定电位V_cm，C_S电容的输出端经过S开关后连接固定电位V_cm。所述幅度压缩斩波开关电容积分器2通过Ф_1d控制Sd开关、通过Ф_2d控制Id开关、通过Ф₁控制S开关、通过Ф₂控制I开关，其中，Ф₁是采样相时钟信号、Ф₂是积分相时钟信号、Ф_1d和Ф_2d分别为Ф₁和Ф₂的下降沿延迟时钟，这是为了减小电荷泄露造成的采样误差。所述幅度压缩斩波开关电容积分器2工作时，首先Ф₁＝Ф_1d＝1、Ф₂＝Ф_2d＝0，所述幅度压缩斩波开关电容积分器2进入采样模式，此时采样电容C_S的上极板接共模信号、即固定电位V_cm，下极板接输入信号，输入信号被采样电容C_S采样；当时钟翻转时Ф₁＝Ф_1d＝0、Ф₂＝Ф_2d＝1，所述幅度压缩斩波开关电容积分器2进入积分模式，此时采样电容C_S下极板接共模信号、即固定电位V_cm，输入信号由采样电容上极板转移到积分电容上，在负反馈的作用下以一定闭环增益实现积分并输出。

本实施例一种基于输入幅度压缩斩波调制的Sigma-Delta调制器的3位CDAC的反馈电压通过所述量化器和反馈数模转换器接回所述幅度压缩斩波开关电容积分器2输入端、即采样电容的左极板，实现3位CDAC的反馈电压和输入信号共用所述幅度压缩斩波开关电容积分器2采样电容C_S。

图5是一种基于输入幅度压缩斩波调制的Sigma-Delta调制器输入幅度压缩斩波调制电路时序说明示意图。如附图5所示，本实施例一种基于输入幅度压缩斩波调制的Sigma-Delta调制器，考虑到所述幅度压缩斩波开关电容积分器2和反馈数模转换器的系数不匹配，采样电容C_S是可调的，采样电容C_S分为两组(每组5个电容)以消除系数失配。所述幅度压缩斩波开关电容积分器2差分正极P输入电路A_P和B_P两点之间有八条相同的支路、每一条支路包含采样开关Sd₁～Sd₈和采样电容C_S1～C_S8，C_S1～C_S8电容值相等、等于C_I的1/8，第一组包括C_S1～C_S5，第二组包括C_S4～C_S8，其中C_S4、C_S5两组共享；差分负极N输入电路A_N和B_N两点之间的电路和A_P和B_P两点之间的电路一致；通过Ф_C1～Ф_C8控制Sd₁～Sd₈开关，Ф₁是采样相时钟信号，Ф₂是积分相时钟信号，所述幅度压缩斩波开关电容积分器2进入采样模式时，八个采样电容中有且仅有五个采样电容工作；对于差分正极P输入电路和差分负极N输入电路而言，每次差分输入信号采样时，只有一组采样电容连接到差分输入端并存储电荷，C_S4和C_S5在任何时刻都是保持工作。本实施例一种基于输入幅度压缩斩波调制的Sigma-Delta调制器C_S4和C_S5被两组共享而引入斩波调制，交替切换两组(每组5个电容)，以消除系数失配。下面具体阐述，每次输入采样时，一组采样电容连接到输入端并存储电荷。然后在接下来的积分阶段，电荷通过C_I转移到输出端。由于C_S1～C_S8的电容值等于C_I的1/8，积分系数等于5/8(1+δ_r+δ_s)，其中δ_r是C_S和C_I之间的随机失配标准偏差、取决于单位电容的面积，δ_s是依赖于C_S和C_I布局匹配度的系统失配标准偏差、对于两组C_S采用基于C_I的共质心对称结构布局。在随后的采样阶段，在时序的控制下，另一组采样电容接到输入端，存储的电荷以同样的方式转移到输出端。该阶段的积分系数等于5/8(1+δ_r+δ_s)，其中随机失配标准偏差δ_r保持不变，但系统失配标准偏差δ_s符号相反，因为对于两组C_S采用了C_I的共质心布局。因此，通过两个电容器组的交替连接，积分系数将平均为5/8((1+δ_r)/2)左右，其中随机失配标准偏差δ_r减少，而系统失配标准偏差δ_s被一阶消除，以这种方式，降低了对电容失配的系数敏感性。通过输入幅度压缩斩波调制控制信号产生电路1产生的Ф_1d1和Ф_1d2时钟信号来控制8个采样电容的交替导通，其中在第一采样阶段、Ф_C1～Ф_C5信号等于Ф_1d1，在第二采样阶段、Ф_C4～Ф_C8信号等于Ф_1d2。在同一采样阶段，八个采样电容中有且仅有五个采样电容工作。8个电容被共用分别用于采样和反馈电压，同时使用5个采样电容生成5/8的缩放因子来压缩输入信号幅值，使调制器的最大输入可以扩展到接近满量程，有效提升调制器动态范围。

本实施一种基于输入幅度压缩斩波调制的Sigma-Delta调制器输入幅度压缩斩波调制技术，通过交替导通电容组将输入幅度衰减固定倍数，减少采样电容组的随机失配，降低电容失配的系数敏感性；并且，因为比例缩小因子的引入，调制器的最大输入可以扩展到接近满量程，提升调制器动态范围的同时而不会导致环路不稳定。图6是基于开关电容积分器的Sigma-Delta调制器使用/不使用输入幅度压缩斩波调制电路时测量的信噪失真比(SNDR)与输入幅度的关系图。如附图6所示，本实施一种基于输入幅度压缩斩波调制的Sigma-Delta调制器基于输入幅度压缩斩波调制技术的ΣΔ调制器和传统的ΣΔ调制器输入动态范围的对比，ΣΔ调制器的动态范围从99dB提升到了124dB，SD调制器可以支持4.48V_PP(满量程4.5V_PP)的信号输入，SD调制器的动态范围提升了25％。

总之，本实施一种基于输入幅度压缩斩波调制的Sigma-Delta调制器通过输入幅度压缩斩波调制控制信号产生电路1产生交替导通采样电容组的两相非交叠时钟信号；通过该时钟去交替导通所述幅度压缩斩波开关电容积分器2的电容组，每个电容组中包括八个电容，固定时刻只有5个电容导通，形成5/8的系数用来将输入幅度压缩来扩展ΣΔ调制器的动态范围；并且通过两个电容器组的交替连接实现斩波调制，主动平均了开关电容积分器电路的积分系数，减少采样电容组的随机失配，降低电容失配的系数敏感性。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和补充，这些改进和补充也应视为本发明的保护范围。

Claims (10)

1.一种基于输入幅度压缩斩波调制的Sigma-Delta调制器，包括量化器、反馈数模转换器和相互串联的至少一级开关电容积分器；输入信号连接第一级开关电容积分器输入端、第n级开关电容积分器的输出端连接量化器的输入端，量化器的输出端连接反馈数模转换器的输入端，反馈数模转换器的输出端连接第一开关电容积分器的输入端，其特征在于：所述第一级开关电容积分器是输入幅度压缩斩波调制电路，所述输入幅度压缩斩波调制电路包括幅度压缩斩波开关电容积分器，所述幅度压缩斩波开关电容积分器包括积分电容C_I和并联的x路采样电容支路，每个采样支路电容值等于1/x的积分电容C_I值，所述x路采样电容支路分为两组y路采样电容支路，所述两组y路采样电容支路包括z路共享采样电容支路，x、y、z为正整数，且x>y>z；所述输入幅度压缩斩波调制电路通过交替导通两组y路采样电容支路，减少采样电容组的随机失配标准偏差，消除采样电容组的系统失配标准偏差；通过将输入信号幅度衰减为y/x比例缩小因子，最大输入信号扩展到接近满量程，提升所述Sigma-Delta调制器动态范围。

2.根据权利要求1所述的一种基于输入幅度压缩斩波调制的Sigma-Delta调制器，其特征在于：所述x路采样电容支路是采样支路开关Sd_i和采样支路电容C_Si的串联电路，所述幅度压缩斩波开关电容积分器还包括一个采样开关S、x个积分支路开关Id_i、一个积分开关I和一个运输放大器，其中i＝1、2、...、x；输入信号连接x路采样电容支路和积分开关I后送入包含积分电容C_I反馈电路的运算放大器进行积分得到输出信号，采样支路电容C_Si的输入端连接电源电位V_dac、及经过积分支路开关Id_i后连接固定电位V_cm，采样支路电容C_Si的输出端经过采样开关S后连接固定电位V_cm；所述输入幅度压缩斩波调制电路通过Ф_1d时钟信号产生两相非交叠时钟信号Ф_1d1和Ф_1d2控制两组y路采样电容支路的采样支路开关Sd_i交替导通、通过Ф_2d时钟信号控制积分支路开关Id_i、通过Ф₁时钟信号控制采样开关S、通过Ф₂时钟信号控制积分开关I，其中，Ф₁、Ф_1d是采样相时钟信号、Ф₂、Ф_2d是积分相时钟信号。

3.根据权利要求2所述的一种基于输入幅度压缩斩波调制的Sigma-Delta调制器，其特征在于：Ф_1d和Ф_2d分别为Ф₁和Ф₂的下降沿延迟时钟。

4.根据权利要求3所述的一种基于输入幅度压缩斩波调制的Sigma-Delta调制器，其特征在于：所述幅度压缩斩波开关电容积分器工作时，首先Ф₁＝Ф_1d＝1、Ф₂＝Ф_2d＝0，所述幅度压缩斩波开关电容积分器进入采样模式，此时采样支路电容C_Si的上极板接共模信号、即固定电位V_cm，下极板接输入信号，输入信号被采样支路电容C_Si采样；当时钟翻转时Ф₁＝Ф_1d＝0、Ф₂＝Ф_2d＝1，所述幅度压缩斩波开关电容积分器进入积分模式，此时采样电容C_S下极板接共模信号、即固定电位V_cm，输入信号由采样支路电容C_Si上极板转移到积分电容C_I上，所述运算放大器在负反馈的作用下闭环增益实现积分并输出。

5.根据权利要求4所述的一种基于输入幅度压缩斩波调制的Sigma-Delta调制器，其特征在于：两组y路采样电容支路的采样支路电容C_Si采用基于积分电容C_I的共质心对称结构布局。

6.根据权利要求5所述的一种基于输入幅度压缩斩波调制的Sigma-Delta调制器，其特征在于：x＝8，y＝5，z＝2，即所述幅度压缩斩波开关电容积分器包括八路采样电容支路，第一组采样电容支路是包括采样支路电容C_S1～C_S5的五路采样电容支路，第二组采样电容支路是包括采样支路电容C_S4～C_S8的五路采样电容支路，包括采样支路电容C_S4、C_S5两路采样电容支路是共享采样电容支路；所述输入幅度压缩斩波调制电路通过两相非交叠时钟信号Ф_1d1和Ф_1d2控制八个采样支路电容C_S1～C_S8交替导通，其中在第一采样阶段通过Ф_1d1时钟信号控制采样支路开关Sd₁～Sd₅导通，在第二采样阶段通过Ф_1d2时钟信号控制采样支路开关Sd₄～Sd₈导通。

7.根据权利要求6所述的一种基于输入幅度压缩斩波调制的Sigma-Delta调制器，其特征在于：在第一采样阶段，所述幅度压缩斩波开关电容积分器积分系数等于5/8(1+δ_r+δ_s)，其中δ_r是采样支路电容C_Si和积分电容C_I之间的随机失配标准偏差、取决于单位电容的面积，δ_s是依赖于采样支路电容C_Si和积分电容C_I布局匹配度的系统失配标准偏差；在第二采样阶段，所述幅度压缩斩波开关电容积分器积分系数等于5/8(1+δ_r+δ_s)，其中随机失配标准偏差δ_r保持不变，但系统失配标准偏差δ_s符号相反；通过采样支路电容C_S1～C_S8交替导通，所述幅度压缩斩波开关电容积分器积分系数将平均为5/8((1+δ_r)/2)，其中随机失配标准偏差δ_r减少、系统失配标准偏差δ_s被消除。

8.根据权利要求2至权利要求7任一权利要求所述的一种基于输入幅度压缩斩波调制的Sigma-Delta调制器，其特征在于：所述输入幅度压缩斩波调制电路还包括输入幅度压缩斩波调制控制信号产生电路，所述输入幅度压缩斩波调制控制信号产生电路由一个D触发器、一个驱动器、两个与非门和二个反相器组成；通过D触发器对周期为T的Ф_1d时钟信号进行二分频产生逻辑相反周期是2T的Ф_{1d_2P}和Ф_{1d_2N}时钟信号，Ф_{1d_2P}和Ф_{1d_2N}时钟信号分别经过与非门和反相器与经过驱动器的Ф_1d时钟信号进行“与”逻辑输出两相非交叠时钟信号Ф_1d1和Ф_1d2。

9.根据权利要求2至权利要求7任一权利要求所述的一种基于输入幅度压缩斩波调制的Sigma-Delta调制器，其特征在于：所述幅度压缩斩波开关电容积分器是全差分结构幅度压缩斩波开关电容积分器。

10.根据权利要求2至权利要求7任一权利要求所述的一种基于输入幅度压缩斩波调制的Sigma-Delta调制器，其特征在于：所述采样支路开关Sd_i、采样开关S、积分支路开关Id_i和积分开关I是CMOS开关。

Images