JP3495630B2 - 電力増幅器 - Google Patents
電力増幅器Info
- Publication number
- JP3495630B2 JP3495630B2 JP02789799A JP2789799A JP3495630B2 JP 3495630 B2 JP3495630 B2 JP 3495630B2 JP 02789799 A JP02789799 A JP 02789799A JP 2789799 A JP2789799 A JP 2789799A JP 3495630 B2 JP3495630 B2 JP 3495630B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power
- power supply
- transistor
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は定電圧制御回路を備えて
出力電力を制限する電力増幅器に関し、さらに詳細には
電力制限を作用させない通常状態において瞬時パワーが
とれる電力増幅器に関する。 【０００２】 【従来の技術】従来の出力電力制限を選択的に行う電力
増幅器は、例えば図３に示すように構成されている（特
開平１０−１６３７６２号公報参照）。 【０００３】図３に示した電力増幅器は、入力信号を増
幅する電圧増幅段１および電圧増幅段１の出力を電力増
幅する電力増幅段２に電源回路３にて生成した電源電圧
を供給して、入力信号を電圧増幅および電力増幅する。
この電力増幅器では、２系統の電力増幅器に電源回路３
からの出力電圧を供給する場合を例示し、定電圧制御回
路６を介して電源回路３から電圧増幅段１に供給する電
源電圧レベルを制御して出力電力の制限をしている。 【０００４】図３に示す従来の電力増幅器は、電力増幅
段２の出力電圧をダイオードＤ１にて整流し、他の電力
増幅器を構成する電力増幅段の出力電圧をダイオードＤ
２にて整流し、ダイオードＤ１およびＤ２、抵抗Ｒ１、
Ｒ２およびＲ３からなる加算回路５によってそれぞれを
加算する。加算出力は加算回路５と協働して時定数回路
７を形成するコンデンサＣ１にに印加する。 【０００５】上記した従来の電力増幅器において、時定
数回路７の出力電圧レベルが所定値を超えると、すなわ
ち加算回路５の加算出力電圧レベルが時定数回路７の時
定数によって定まる時間を超えて所定値を超えると、超
えている期間中、第１の制御回路を構成するトランジス
タＱ２はオン状態に制御されて、電源回路３から電圧増
幅段１に供給される電源電圧は電圧制御のための直列可
変抵抗素子を形成するトランジスタＱ３を備えた定電圧
制御回路６によってツエナーダイオードＤ３のツエナー
電圧に基づいて制限される。したがって電圧増幅段１か
らはツエナーダイオードＤ３のツエナー電圧を超えるレ
ベルの電圧は出力されることがなくなって、電力増幅段
２の出力電力は制限される。 【０００６】また、電源回路３からの出力電圧が電源源
電圧として供給されている他の電力増幅器においても同
様に、電圧増幅段からの出力電圧レベルが制限されて、
電力増幅器の出力電力が制限される。 【０００７】逆に、時定数回路７からの出力電圧レベル
が所定値を超えないときには、トランジスタＱ２はオフ
状態に制御され、定電圧制御回路６は作用せず出力電力
制限は行われない状態になって、抵抗Ｒ４、コンデンサ
Ｃ２およびトランジスタＱ３はリップルフィルタとして
作用し、低電圧制御回路６を介して電源回路３から電圧
増幅段１に供給される電源電圧のリップルを低減させ
る。電源回路３の出力電圧が電源源電圧として供給され
ている他の電力増幅器の電圧増幅段においても同様であ
る。 【０００８】 【発明が解決しようとする課題】しかしながら、上記し
た従来の電力増幅器では、出力電力制限が行われていな
い状態において、電力増幅器の負荷が瞬時的に重くなっ
たとき、例えば多チャンネル同時出力のようなとき、電
源回路３の電圧Ｖ２がツエナーダイオードＤ３のツエナ
ー電圧近くまで低下し、ツエナーダイオードＤ３のツエ
ナー効果が無くなってくると電圧増幅段１への電源電圧
Ｖ１、すなわちトランジスタＱ３を介した出力電圧Ｖ１
は、Ｖ１＝Ｖ２−（ｒ４×ｉ４＋Ｑ３ＶＢＥ）となっ
て、（ｒ４×ｉ４＋Ｑ３ＶＢＥ）の損失が発生し、電源
電圧Ｖ１の低下によって瞬時パワ−が出ないという問題
点があった。ここで、（ｒ４は抵抗Ｒ４の抵抗値、ｉ４
は抵抗Ｒ４に流れる電流値、Ｑ３ＶＢＥはトランジスタ
Ｑ３のベ−ス・エミッタ間の電圧である。 【０００９】本発明は出力電力制限が行われていない状
態において、瞬時的に負荷が重くなったときに瞬時パワ
−が取り出せる電力増幅器を提供することを目的とす
る。 【００１０】 【課題を解決するための手段】本発明の電力増幅器は、
電圧増幅段と、電圧増幅段の出力を電力増幅する電力増
幅段と、電源回路と、電源回路の出力電圧を予め定めた
一定電圧に直列可変抵抗素子の抵抗値を制御して電圧増
幅段に電源電圧として供給する定電圧制御回路と、電力
増幅段の出力電圧に基づき定電圧制御回路を動作、また
は非動作状態に選択的に制御する第１の制御回路とを備
えた電力増幅器において、第１の制御回路により定電圧
制御回路を非動作状態に制御している期間中、直列可変
抵抗素子を短絡する第２の制御回路を設けたことを特徴
とする。 【００１１】本発明の電力増幅器は、第１の制御回路に
より定電圧制御回路が非動作状態に制御されている期間
中、第２の制御回路によって直列可変抵抗素子が短絡さ
れるため、出力電力制限が行われていない状態におい
て、瞬時的に負荷が重くなったときに瞬時パワ−が取り
出せなくなるようなことはなくなって、瞬時パワーが制
限されてしまうことはなくなる。 【００１２】 【発明の実施の形態】以下、本発明にかかる電力増幅器
を実施の形態によって説明する。 【００１３】図１は本発明の実施の一形態にかかる電力
増幅器の構成を示す回路図であり、図３に示した従来の
電力増幅器における構成要素と同一の構成要素には同一
の符号を付して示す。 【００１４】本発明の実施の一形態にかかる電力増幅器
は、入力信号を増幅する電圧増幅段１および電圧増幅段
１の出力を電力増幅する電力増幅段２に電源回路３にて
生成した電源電圧を供給して、入力信号を電圧増幅およ
び電力増幅する。本実施の一形態にかかる電力増幅器で
は、２系統の電力増幅器に電源回路３からの出力電圧を
供給する場合を例示し、電源回路３から電圧増幅段１に
供給する電源電圧レベルを制御して電力増幅器の出力電
力を制限する。 【００１５】電力増幅段２の出力電圧はダイオードＤ１
に供給して整流し、図示しない他の系統の電力増幅器の
出力電圧もダイオードＤ２に供給して整流し、ダイオー
ドＤ１およびダイオードＤ２によって得られた２つの電
力増幅器の整流出力電圧をダイオードＤ１およびＤ２、
抵抗Ｒ１、Ｒ２およびＲ３からなる加算回路５によって
加算する。抵抗Ｒ２にはコンデンサＣ１を並列に接続
し、加算回路５とコンデンサＣ１とによって構成される
時定数回路７に加算回路５の出力を印加する。 【００１６】電源回路３から電圧増幅段１への電源電圧
は電源回路３からの出力電圧を定電圧制御回路６１を介
して供給する。 【００１７】定電圧制御回路６１は、時定数回路７の出
力電圧がベースに印加されてオン・オフ制御される第１
の制御回路を形成するトランジスタＱ２によって定電圧
制御動作と非制御動作とに選択的に制御される。 【００１８】定電圧制御回路６１は、電圧増幅段１およ
び他の電力増幅器の電圧増幅段に供給する電源電圧レベ
ルを制御する直列可変抵抗素子を形成するトランジスタ
Ｑ３と、トランジスタＱ３のコレクタとベースとの間に
接続されてトランジスタＱ３にバイアス電圧を与える抵
抗Ｒ４と、抵抗Ｒ４とトランジスタＱ２のコレクタとの
間に接続されてトランジスタＱ２のオン・オフによって
抵抗Ｒ４を介して選択的に通電されて振幅制限電圧を規
定するツエナーダイオードＤ３と、トランジスタＱ３の
ベースとアースとの間に接続されてトランジスタＱ２が
オフ中、抵抗Ｒ４と協働してリップルフィルタを構成す
るコンデンサＣ２とを備えている。 【００１９】本発明の実施の一形態にかかる電力増幅器
には、トランジスタＱ２のオフにより定電圧制御回路を
非動作状態に制御している期間中、トランジスタＱ３を
短絡する第２の制御回路６２を備えている。 【００２０】第２の制御回路６２は、抵抗Ｒ７を介して
電源回路３の出力電圧Ｖ２がコレクタに印加され、かつ
時定数回路７からの出力電圧がベースに印加されてオン
・オフ制御されるトランジスタＱ６と、トランジスタＱ
６のコレクタ電圧がベースに印加されてトランジスタＱ
６のオン・オフを検出するトランジスタＱ５と、トラン
ジスタＱ５のコレクタ電圧、すなわちトランジスタＱ６
のオン・オフに基づいて選択的にトランジスタＱ３のコ
レクタ・エミッタ間を短絡して電源回路３からの出力電
圧を直接電圧増幅段１に電源電圧として供給させるトラ
ンジスタＱ４とからなる。ここで、抵抗Ｒ５および抵抗
Ｒ６はトランジスタＱ６のコレクタ抵抗である。 【００２１】以下、本発明の実施の一形態にかかる電力
増幅器の作用を説明する。 【００２２】時定数回路７の出力電圧レベルが所定値を
超えると、すなわち加算回路５の加算出力電圧レベルが
時定数回路７の時定数によって定まる時間にわたって所
定値を超えると、超えている期間中、トランジスタＱ２
およびＱ６はオン状態に制御される。トランジスタＱ６
のオンによってトランジスタＱ５はオフ状態に制御さ
れ、トランジスタＱ４はオフ状態に制御される。 【００２３】この結果、トランジスタＱ２がオン状態に
制御されたことによって、電源回路３から電圧増幅段１
に供給される電源電圧Ｖ１は定電圧制御回路６１によっ
てツエナーダイオードＤ３のツエナー電圧に制限され
る。この状態で電源電圧Ｖ１は、図２においてトランジ
スタＱ６オンの区間で示す電圧Ｖ１である。したがっ
て、電圧増幅段１からはツエナーダイオードＤ３のツエ
ナー電圧を超えるレベルの電圧は出力されることがなく
なって、電力増幅段２の出力電力は制限される。 【００２４】また、電源回路３から出力電圧が電源源電
圧として供給されている他の電力増幅器においても同様
に、電圧増幅段からの出力電圧レベルが制限されて、電
力増幅器の出力電力が制限される。 【００２５】逆に、時定数回路７からの出力電圧レベル
が所定値を超えないときには、トランジスタＱ２および
Ｑ６はオフ状態に制御される。トランジスタＱ６がオフ
状態に制御されたことによってトランジスタＱ５はオン
状態に制御される。トランジスタＱ５がオン態に制御さ
れたことによってトランジスタＱ４はオン状態に制御さ
れてトランジスタＱ３のコレクタ・エミッタ間はトラン
ジスタＱ４によって短絡される。トランジスタＱ４のオ
ンにおいてそのオン抵抗は少なくトランジスタＱ４のコ
レクタ・エミッタ間の電圧降下が無視できて、電源回路
３の出力電圧Ｖ２は電圧増幅段１に対して電源電圧とし
て供給されることになる。 【００２６】この状態で電源電圧Ｖ１は、図２において
トランジスタＱ６オフの区間で実線にて示す電圧Ｖ１で
あって、ほぼ電源回路３の出力電圧Ｖ２に等しい。図２
においてトランジスタＱ６オフの区間で一点鎖線にて示
す電源電圧Ｖ１はトランジスタＱ４によってトランジス
タＱ３が短絡されない従来の場合の電圧Ｖ１＝Ｖ２−
（ｒ４×ｉ４＋Ｑ３ＶＢＥ）であって、（ｒ４×ｉ４＋
Ｑ３ＶＢＥ）だけ低下している。 【００２７】本発明の実施の一形態にかかる電力増幅器
によれば、出力電力制限が行われていない状態におい
て、電力増幅器の負荷が瞬時に重くなったような場合で
も瞬時パワーが取れることになる。また、この場合に抵
抗Ｒ４、コンデンサＣ２はリップルフィルタとして作用
し、電源回路３から電圧増幅段１に供給される電源電圧
のリップルを低減させる。電源回路３の出力電圧が電源
源電圧として供給されている他の電力増幅器の電圧増幅
段においても同様である。 【００２８】なお、以上の説明した本発明の実施の一形
態にかかる電力増幅器において、２系統の電力増幅器に
電源回路３からの出力電圧を供給する場合を例示した
が、３系統以上の電力増幅器に電源回路３からの出力電
圧を供給する場合も同様に、ダイオードＤ１と抵抗Ｒ１
に対応する回路を追加して、電力増幅段の出力電圧を整
流し、加算することによって対応することができる。 【００２９】 【発明の効果】以上説明したように、本発明の電力増幅
器によれば、出力電力制限が行われていない状態におい
て、瞬時的に負荷が重くなったときに瞬時パワ−が取り
出せるという効果が得られる。
出力電力を制限する電力増幅器に関し、さらに詳細には
電力制限を作用させない通常状態において瞬時パワーが
とれる電力増幅器に関する。 【０００２】 【従来の技術】従来の出力電力制限を選択的に行う電力
増幅器は、例えば図３に示すように構成されている（特
開平１０−１６３７６２号公報参照）。 【０００３】図３に示した電力増幅器は、入力信号を増
幅する電圧増幅段１および電圧増幅段１の出力を電力増
幅する電力増幅段２に電源回路３にて生成した電源電圧
を供給して、入力信号を電圧増幅および電力増幅する。
この電力増幅器では、２系統の電力増幅器に電源回路３
からの出力電圧を供給する場合を例示し、定電圧制御回
路６を介して電源回路３から電圧増幅段１に供給する電
源電圧レベルを制御して出力電力の制限をしている。 【０００４】図３に示す従来の電力増幅器は、電力増幅
段２の出力電圧をダイオードＤ１にて整流し、他の電力
増幅器を構成する電力増幅段の出力電圧をダイオードＤ
２にて整流し、ダイオードＤ１およびＤ２、抵抗Ｒ１、
Ｒ２およびＲ３からなる加算回路５によってそれぞれを
加算する。加算出力は加算回路５と協働して時定数回路
７を形成するコンデンサＣ１にに印加する。 【０００５】上記した従来の電力増幅器において、時定
数回路７の出力電圧レベルが所定値を超えると、すなわ
ち加算回路５の加算出力電圧レベルが時定数回路７の時
定数によって定まる時間を超えて所定値を超えると、超
えている期間中、第１の制御回路を構成するトランジス
タＱ２はオン状態に制御されて、電源回路３から電圧増
幅段１に供給される電源電圧は電圧制御のための直列可
変抵抗素子を形成するトランジスタＱ３を備えた定電圧
制御回路６によってツエナーダイオードＤ３のツエナー
電圧に基づいて制限される。したがって電圧増幅段１か
らはツエナーダイオードＤ３のツエナー電圧を超えるレ
ベルの電圧は出力されることがなくなって、電力増幅段
２の出力電力は制限される。 【０００６】また、電源回路３からの出力電圧が電源源
電圧として供給されている他の電力増幅器においても同
様に、電圧増幅段からの出力電圧レベルが制限されて、
電力増幅器の出力電力が制限される。 【０００７】逆に、時定数回路７からの出力電圧レベル
が所定値を超えないときには、トランジスタＱ２はオフ
状態に制御され、定電圧制御回路６は作用せず出力電力
制限は行われない状態になって、抵抗Ｒ４、コンデンサ
Ｃ２およびトランジスタＱ３はリップルフィルタとして
作用し、低電圧制御回路６を介して電源回路３から電圧
増幅段１に供給される電源電圧のリップルを低減させ
る。電源回路３の出力電圧が電源源電圧として供給され
ている他の電力増幅器の電圧増幅段においても同様であ
る。 【０００８】 【発明が解決しようとする課題】しかしながら、上記し
た従来の電力増幅器では、出力電力制限が行われていな
い状態において、電力増幅器の負荷が瞬時的に重くなっ
たとき、例えば多チャンネル同時出力のようなとき、電
源回路３の電圧Ｖ２がツエナーダイオードＤ３のツエナ
ー電圧近くまで低下し、ツエナーダイオードＤ３のツエ
ナー効果が無くなってくると電圧増幅段１への電源電圧
Ｖ１、すなわちトランジスタＱ３を介した出力電圧Ｖ１
は、Ｖ１＝Ｖ２−（ｒ４×ｉ４＋Ｑ３ＶＢＥ）となっ
て、（ｒ４×ｉ４＋Ｑ３ＶＢＥ）の損失が発生し、電源
電圧Ｖ１の低下によって瞬時パワ−が出ないという問題
点があった。ここで、（ｒ４は抵抗Ｒ４の抵抗値、ｉ４
は抵抗Ｒ４に流れる電流値、Ｑ３ＶＢＥはトランジスタ
Ｑ３のベ−ス・エミッタ間の電圧である。 【０００９】本発明は出力電力制限が行われていない状
態において、瞬時的に負荷が重くなったときに瞬時パワ
−が取り出せる電力増幅器を提供することを目的とす
る。 【００１０】 【課題を解決するための手段】本発明の電力増幅器は、
電圧増幅段と、電圧増幅段の出力を電力増幅する電力増
幅段と、電源回路と、電源回路の出力電圧を予め定めた
一定電圧に直列可変抵抗素子の抵抗値を制御して電圧増
幅段に電源電圧として供給する定電圧制御回路と、電力
増幅段の出力電圧に基づき定電圧制御回路を動作、また
は非動作状態に選択的に制御する第１の制御回路とを備
えた電力増幅器において、第１の制御回路により定電圧
制御回路を非動作状態に制御している期間中、直列可変
抵抗素子を短絡する第２の制御回路を設けたことを特徴
とする。 【００１１】本発明の電力増幅器は、第１の制御回路に
より定電圧制御回路が非動作状態に制御されている期間
中、第２の制御回路によって直列可変抵抗素子が短絡さ
れるため、出力電力制限が行われていない状態におい
て、瞬時的に負荷が重くなったときに瞬時パワ−が取り
出せなくなるようなことはなくなって、瞬時パワーが制
限されてしまうことはなくなる。 【００１２】 【発明の実施の形態】以下、本発明にかかる電力増幅器
を実施の形態によって説明する。 【００１３】図１は本発明の実施の一形態にかかる電力
増幅器の構成を示す回路図であり、図３に示した従来の
電力増幅器における構成要素と同一の構成要素には同一
の符号を付して示す。 【００１４】本発明の実施の一形態にかかる電力増幅器
は、入力信号を増幅する電圧増幅段１および電圧増幅段
１の出力を電力増幅する電力増幅段２に電源回路３にて
生成した電源電圧を供給して、入力信号を電圧増幅およ
び電力増幅する。本実施の一形態にかかる電力増幅器で
は、２系統の電力増幅器に電源回路３からの出力電圧を
供給する場合を例示し、電源回路３から電圧増幅段１に
供給する電源電圧レベルを制御して電力増幅器の出力電
力を制限する。 【００１５】電力増幅段２の出力電圧はダイオードＤ１
に供給して整流し、図示しない他の系統の電力増幅器の
出力電圧もダイオードＤ２に供給して整流し、ダイオー
ドＤ１およびダイオードＤ２によって得られた２つの電
力増幅器の整流出力電圧をダイオードＤ１およびＤ２、
抵抗Ｒ１、Ｒ２およびＲ３からなる加算回路５によって
加算する。抵抗Ｒ２にはコンデンサＣ１を並列に接続
し、加算回路５とコンデンサＣ１とによって構成される
時定数回路７に加算回路５の出力を印加する。 【００１６】電源回路３から電圧増幅段１への電源電圧
は電源回路３からの出力電圧を定電圧制御回路６１を介
して供給する。 【００１７】定電圧制御回路６１は、時定数回路７の出
力電圧がベースに印加されてオン・オフ制御される第１
の制御回路を形成するトランジスタＱ２によって定電圧
制御動作と非制御動作とに選択的に制御される。 【００１８】定電圧制御回路６１は、電圧増幅段１およ
び他の電力増幅器の電圧増幅段に供給する電源電圧レベ
ルを制御する直列可変抵抗素子を形成するトランジスタ
Ｑ３と、トランジスタＱ３のコレクタとベースとの間に
接続されてトランジスタＱ３にバイアス電圧を与える抵
抗Ｒ４と、抵抗Ｒ４とトランジスタＱ２のコレクタとの
間に接続されてトランジスタＱ２のオン・オフによって
抵抗Ｒ４を介して選択的に通電されて振幅制限電圧を規
定するツエナーダイオードＤ３と、トランジスタＱ３の
ベースとアースとの間に接続されてトランジスタＱ２が
オフ中、抵抗Ｒ４と協働してリップルフィルタを構成す
るコンデンサＣ２とを備えている。 【００１９】本発明の実施の一形態にかかる電力増幅器
には、トランジスタＱ２のオフにより定電圧制御回路を
非動作状態に制御している期間中、トランジスタＱ３を
短絡する第２の制御回路６２を備えている。 【００２０】第２の制御回路６２は、抵抗Ｒ７を介して
電源回路３の出力電圧Ｖ２がコレクタに印加され、かつ
時定数回路７からの出力電圧がベースに印加されてオン
・オフ制御されるトランジスタＱ６と、トランジスタＱ
６のコレクタ電圧がベースに印加されてトランジスタＱ
６のオン・オフを検出するトランジスタＱ５と、トラン
ジスタＱ５のコレクタ電圧、すなわちトランジスタＱ６
のオン・オフに基づいて選択的にトランジスタＱ３のコ
レクタ・エミッタ間を短絡して電源回路３からの出力電
圧を直接電圧増幅段１に電源電圧として供給させるトラ
ンジスタＱ４とからなる。ここで、抵抗Ｒ５および抵抗
Ｒ６はトランジスタＱ６のコレクタ抵抗である。 【００２１】以下、本発明の実施の一形態にかかる電力
増幅器の作用を説明する。 【００２２】時定数回路７の出力電圧レベルが所定値を
超えると、すなわち加算回路５の加算出力電圧レベルが
時定数回路７の時定数によって定まる時間にわたって所
定値を超えると、超えている期間中、トランジスタＱ２
およびＱ６はオン状態に制御される。トランジスタＱ６
のオンによってトランジスタＱ５はオフ状態に制御さ
れ、トランジスタＱ４はオフ状態に制御される。 【００２３】この結果、トランジスタＱ２がオン状態に
制御されたことによって、電源回路３から電圧増幅段１
に供給される電源電圧Ｖ１は定電圧制御回路６１によっ
てツエナーダイオードＤ３のツエナー電圧に制限され
る。この状態で電源電圧Ｖ１は、図２においてトランジ
スタＱ６オンの区間で示す電圧Ｖ１である。したがっ
て、電圧増幅段１からはツエナーダイオードＤ３のツエ
ナー電圧を超えるレベルの電圧は出力されることがなく
なって、電力増幅段２の出力電力は制限される。 【００２４】また、電源回路３から出力電圧が電源源電
圧として供給されている他の電力増幅器においても同様
に、電圧増幅段からの出力電圧レベルが制限されて、電
力増幅器の出力電力が制限される。 【００２５】逆に、時定数回路７からの出力電圧レベル
が所定値を超えないときには、トランジスタＱ２および
Ｑ６はオフ状態に制御される。トランジスタＱ６がオフ
状態に制御されたことによってトランジスタＱ５はオン
状態に制御される。トランジスタＱ５がオン態に制御さ
れたことによってトランジスタＱ４はオン状態に制御さ
れてトランジスタＱ３のコレクタ・エミッタ間はトラン
ジスタＱ４によって短絡される。トランジスタＱ４のオ
ンにおいてそのオン抵抗は少なくトランジスタＱ４のコ
レクタ・エミッタ間の電圧降下が無視できて、電源回路
３の出力電圧Ｖ２は電圧増幅段１に対して電源電圧とし
て供給されることになる。 【００２６】この状態で電源電圧Ｖ１は、図２において
トランジスタＱ６オフの区間で実線にて示す電圧Ｖ１で
あって、ほぼ電源回路３の出力電圧Ｖ２に等しい。図２
においてトランジスタＱ６オフの区間で一点鎖線にて示
す電源電圧Ｖ１はトランジスタＱ４によってトランジス
タＱ３が短絡されない従来の場合の電圧Ｖ１＝Ｖ２−
（ｒ４×ｉ４＋Ｑ３ＶＢＥ）であって、（ｒ４×ｉ４＋
Ｑ３ＶＢＥ）だけ低下している。 【００２７】本発明の実施の一形態にかかる電力増幅器
によれば、出力電力制限が行われていない状態におい
て、電力増幅器の負荷が瞬時に重くなったような場合で
も瞬時パワーが取れることになる。また、この場合に抵
抗Ｒ４、コンデンサＣ２はリップルフィルタとして作用
し、電源回路３から電圧増幅段１に供給される電源電圧
のリップルを低減させる。電源回路３の出力電圧が電源
源電圧として供給されている他の電力増幅器の電圧増幅
段においても同様である。 【００２８】なお、以上の説明した本発明の実施の一形
態にかかる電力増幅器において、２系統の電力増幅器に
電源回路３からの出力電圧を供給する場合を例示した
が、３系統以上の電力増幅器に電源回路３からの出力電
圧を供給する場合も同様に、ダイオードＤ１と抵抗Ｒ１
に対応する回路を追加して、電力増幅段の出力電圧を整
流し、加算することによって対応することができる。 【００２９】 【発明の効果】以上説明したように、本発明の電力増幅
器によれば、出力電力制限が行われていない状態におい
て、瞬時的に負荷が重くなったときに瞬時パワ−が取り
出せるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施の一形態にかかる電力増幅器の構
成を示すブロック図である。 【図２】本発明の実施の一形態にかかる電力増幅器の作
用の説明に供する模式図である。 【図３】従来の電力増幅器の構成を示すブロック図であ
る。 【符号の説明】 １ 電圧増幅段 ２ 電力増幅段 ３ 電源回路 ５ 加算回路 ７ 時定数回路 Ｑ２ 第１の制御回路を構成するトランジスタ ６１ 定電圧制御回路 ６２ 第２の制御回路
成を示すブロック図である。 【図２】本発明の実施の一形態にかかる電力増幅器の作
用の説明に供する模式図である。 【図３】従来の電力増幅器の構成を示すブロック図であ
る。 【符号の説明】 １ 電圧増幅段 ２ 電力増幅段 ３ 電源回路 ５ 加算回路 ７ 時定数回路 Ｑ２ 第１の制御回路を構成するトランジスタ ６１ 定電圧制御回路 ６２ 第２の制御回路
Claims (1)
- (57)【特許請求の範囲】 【請求項１】電圧増幅段と、電圧増幅段の出力を電力増
幅する電力増幅段と、電源回路と、電源回路の出力電圧
を予め定めた一定電圧に直列可変抵抗素子の抵抗値を制
御して電圧増幅段に電源電圧として供給する定電圧制御
回路と、電力増幅段の出力電圧に基づき定電圧制御回路
を動作、または非動作状態に選択的に制御する第１の制
御回路とを備えた電力増幅器において、第１の制御回路
により定電圧制御回路を非動作状態に制御している期間
中、直列可変抵抗素子を短絡する第２の制御回路を設け
たことを特徴とする電力増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02789799A JP3495630B2 (ja) | 1999-02-04 | 1999-02-04 | 電力増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02789799A JP3495630B2 (ja) | 1999-02-04 | 1999-02-04 | 電力増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000228614A JP2000228614A (ja) | 2000-08-15 |
| JP3495630B2 true JP3495630B2 (ja) | 2004-02-09 |
Family
ID=12233689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02789799A Expired - Fee Related JP3495630B2 (ja) | 1999-02-04 | 1999-02-04 | 電力増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3495630B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5466598B2 (ja) * | 2010-08-23 | 2014-04-09 | 三菱電機株式会社 | 半導体装置 |
-
1999
- 1999-02-04 JP JP02789799A patent/JP3495630B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000228614A (ja) | 2000-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004214793A (ja) | 増幅回路 | |
| JP2004520754A (ja) | オンデマンド型の電源ブーストを持つ増幅器システム | |
| US7205834B2 (en) | Power amplifier | |
| EP0468760B1 (en) | Amplifier having two operating modes | |
| US4471322A (en) | Power amplifier | |
| JPH04111506A (ja) | 増幅回路 | |
| JP3495630B2 (ja) | 電力増幅器 | |
| JPS58162115A (ja) | 自動利得制御増幅回路および補聴器 | |
| JPS6212751B2 (ja) | ||
| US4368436A (en) | Overload protection device for power output circuits | |
| JP3359248B2 (ja) | 電力増幅器の出力電力制限回路 | |
| JP4375025B2 (ja) | 出力回路およびオペアンプ | |
| JPS6123689B2 (ja) | ||
| JP2594258B2 (ja) | 混成電力増幅装置 | |
| JPH03870Y2 (ja) | ||
| JP2661546B2 (ja) | 定電圧電源回路 | |
| JP4351770B2 (ja) | 電源装置 | |
| JP4020859B2 (ja) | スイッチング電源 | |
| JPS59108408A (ja) | 増幅器 | |
| JP3469639B2 (ja) | 増幅回路 | |
| JP3376764B2 (ja) | モータ制御装置 | |
| JPH0720728Y2 (ja) | リップル除去回路 | |
| JPS6117620Y2 (ja) | ||
| JPH0452655B2 (ja) | ||
| JP2732677B2 (ja) | メモリバックアップ用電圧検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |