JPH0720728Y2 - リップル除去回路 - Google Patents
リップル除去回路Info
- Publication number
- JPH0720728Y2 JPH0720728Y2 JP1989134162U JP13416289U JPH0720728Y2 JP H0720728 Y2 JPH0720728 Y2 JP H0720728Y2 JP 1989134162 U JP1989134162 U JP 1989134162U JP 13416289 U JP13416289 U JP 13416289U JP H0720728 Y2 JPH0720728 Y2 JP H0720728Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- ripple
- power supply
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Power Conversion In General (AREA)
- Amplifiers (AREA)
Description
【考案の詳細な説明】 （イ）産業上の利用分野 本考案は、リップル除去回路に関するものである。
（ロ）従来の技術 第２図は、従来のリップル除去回路を示す回路図であ
る。
る。
第２図において、トランジスタQ1,Q2は差動増幅器を構
成し、トランジスタQ2のベースには、抵抗R3を介して基
準電源Ｅの電圧が印加される。トランジスタQ3,Q4は電
流ミラー回路を構成し、トランジスタQ3のコレクタ・エ
ミッタ路には、前記トランジスタQ1,Q2のコモン電流が
流れる。トランジスタQ7及びコンデンサC1はローパスフ
ィルタを構成する。つまり、電源電圧VCCに重畳したリ
ップルは、トランジスタQ7のコレクタ・エミッタ間のイ
ンピーダンスによって除去され、電圧VOとして取り出さ
れることになる。抵抗R1,R2は、電圧V0とアースとの間
に直列接続されており、電圧VOに応じて抵抗R1,R2の接
続点に現れる分圧値がトランジスタQ1のベースに印加さ
れる。トランジスタQ5,Q6,Q10及び発振防止コンデンサC
2は、負帰還回路を構成しており、トランジスタQ1,Q2の
ベース電位がバランスする様に作用する。
成し、トランジスタQ2のベースには、抵抗R3を介して基
準電源Ｅの電圧が印加される。トランジスタQ3,Q4は電
流ミラー回路を構成し、トランジスタQ3のコレクタ・エ
ミッタ路には、前記トランジスタQ1,Q2のコモン電流が
流れる。トランジスタQ7及びコンデンサC1はローパスフ
ィルタを構成する。つまり、電源電圧VCCに重畳したリ
ップルは、トランジスタQ7のコレクタ・エミッタ間のイ
ンピーダンスによって除去され、電圧VOとして取り出さ
れることになる。抵抗R1,R2は、電圧V0とアースとの間
に直列接続されており、電圧VOに応じて抵抗R1,R2の接
続点に現れる分圧値がトランジスタQ1のベースに印加さ
れる。トランジスタQ5,Q6,Q10及び発振防止コンデンサC
2は、負帰還回路を構成しており、トランジスタQ1,Q2の
ベース電位がバランスする様に作用する。
そして、電源電圧VCCが安定状態の場合、トランジスタQ
7のコレクタ・エミッタ間電圧は0.35ボルト程度とな
り、これより、電源電圧VCCに重畳したリップルは、ト
ランジスタQ7のコレクタ・エミッタ間のインピーダンス
によって除去され、リップルのない電圧VOとして出力さ
れる。従って、負荷RLは、該負荷RLの両端に現れる前記
電圧VOによって正常駆動されることになる。
7のコレクタ・エミッタ間電圧は0.35ボルト程度とな
り、これより、電源電圧VCCに重畳したリップルは、ト
ランジスタQ7のコレクタ・エミッタ間のインピーダンス
によって除去され、リップルのない電圧VOとして出力さ
れる。従って、負荷RLは、該負荷RLの両端に現れる前記
電圧VOによって正常駆動されることになる。
上述した如く、第２図回路は、電源電圧VCCのリップル
を除去できる為、携帯用ヘッドフォンステレオ等のプリ
アンプのバイアスに使用される。
を除去できる為、携帯用ヘッドフォンステレオ等のプリ
アンプのバイアスに使用される。
（ハ）考案が解決しようとする課題 しかしながら、第２図回路を携帯用ヘッドフォンステレ
オ等に使用した場合において、例えば、ラジオ受信状態
からテープ再生状態とすると、テープ走行用の機構が駆
動される為、第２図回路の電源電圧VCCは一瞬過負荷状
態となり、電源電圧VCCが一瞬落ち込んでしまうことに
なる。一方、電源電圧VCCが一瞬落ち込んでも、テープ
を正常走行させる必要がある為、トランジスタQ7には一
定のコレクタ電流が要求される。従って、電源電圧VCC
が一瞬落ち込むと、トランジスタQ7のコレクタ・エミッ
タ間電圧が小さくなり、即ち該トランジスタQ7のコレク
タ・エミッタ間のインピーダンスが低くなって該トラン
ジスタQ7が飽和状態となり、これより、電源電圧VCCの
リップルが電圧VOに現れてしまうことになる。この結
果、電源電圧VCCのリップルがプリアンプに影響し、該
プリアンプの後段のパワーアンプから異音が発生してし
まう問題点があった。
オ等に使用した場合において、例えば、ラジオ受信状態
からテープ再生状態とすると、テープ走行用の機構が駆
動される為、第２図回路の電源電圧VCCは一瞬過負荷状
態となり、電源電圧VCCが一瞬落ち込んでしまうことに
なる。一方、電源電圧VCCが一瞬落ち込んでも、テープ
を正常走行させる必要がある為、トランジスタQ7には一
定のコレクタ電流が要求される。従って、電源電圧VCC
が一瞬落ち込むと、トランジスタQ7のコレクタ・エミッ
タ間電圧が小さくなり、即ち該トランジスタQ7のコレク
タ・エミッタ間のインピーダンスが低くなって該トラン
ジスタQ7が飽和状態となり、これより、電源電圧VCCの
リップルが電圧VOに現れてしまうことになる。この結
果、電源電圧VCCのリップルがプリアンプに影響し、該
プリアンプの後段のパワーアンプから異音が発生してし
まう問題点があった。
そこで、本考案は、電源電圧VCCが落ち込んでも、電源
電圧VCCのリップルを除去できるリップル除去回路を提
供することを目的とする。
電圧VCCのリップルを除去できるリップル除去回路を提
供することを目的とする。
（ニ）課題を解決するための手段 本考案は、前記問題点を解決する為に成されたものであ
り、その特徴とするところは、エミッタコレクタが各々
電源及び負荷の間に接続され、前記電源の電圧に重畳し
たリップルを除去するリップル除去トランジスタと、一
方の入力に基準電圧が印加され、他方の入力に前記リッ
プル除去トランジスタの出力電圧が印加される差動増幅
器と、前記リップル除去トランジスタのベースと前記差
動増幅器の出力との間に接続され、該差動増幅器の両入
力への印加電圧を同一とするための負帰還回路と、前記
リップル除去トランジスタのエミッタベース間に接続さ
れた第１抵抗と、前記リップル除去トランジスタのベー
スに接続された第２抵抗と、エミッタベースが前記第１
及び第２抵抗から成る直列体の両端と接続された第１ト
ランジスタと、コレクタエミッタが前記差動増幅器の一
方の入力及び接地の間に接続され、前記第１トランジス
タがオンした時にオンすることにより、前記差動増幅器
の一方の入力電圧を制御する第２トランジスタと、を備
え、前記電源の電圧が安定状態の時、前記第１及び第２
トランジスタをオフし、前記電源が下降した時、前記リ
ップル除去トランジスタのベース電流の増加に伴い前記
第１及び第２抵抗の両端電圧を増加させて前記第１及び
第２トランジスタをオンすることにより、前記差動増幅
器の一方の入力の基準電圧を下降させ、前記リップル除
去トランジスタのコレクタエミッタ間電圧が小さくなる
のを防止した点である。
り、その特徴とするところは、エミッタコレクタが各々
電源及び負荷の間に接続され、前記電源の電圧に重畳し
たリップルを除去するリップル除去トランジスタと、一
方の入力に基準電圧が印加され、他方の入力に前記リッ
プル除去トランジスタの出力電圧が印加される差動増幅
器と、前記リップル除去トランジスタのベースと前記差
動増幅器の出力との間に接続され、該差動増幅器の両入
力への印加電圧を同一とするための負帰還回路と、前記
リップル除去トランジスタのエミッタベース間に接続さ
れた第１抵抗と、前記リップル除去トランジスタのベー
スに接続された第２抵抗と、エミッタベースが前記第１
及び第２抵抗から成る直列体の両端と接続された第１ト
ランジスタと、コレクタエミッタが前記差動増幅器の一
方の入力及び接地の間に接続され、前記第１トランジス
タがオンした時にオンすることにより、前記差動増幅器
の一方の入力電圧を制御する第２トランジスタと、を備
え、前記電源の電圧が安定状態の時、前記第１及び第２
トランジスタをオフし、前記電源が下降した時、前記リ
ップル除去トランジスタのベース電流の増加に伴い前記
第１及び第２抵抗の両端電圧を増加させて前記第１及び
第２トランジスタをオンすることにより、前記差動増幅
器の一方の入力の基準電圧を下降させ、前記リップル除
去トランジスタのコレクタエミッタ間電圧が小さくなる
のを防止した点である。
（ホ）作用 本考案によれば、電源の電圧が下降した場合でも、リッ
プル除去トランジスタの出力路のインピーダンスを一定
とすることができる為、従来においてリップル除去トラ
ンジスタの出力路のインピーダンスが小さくなるが故
に、リップル除去トランジスタを通過していた電源の電
圧に重畳したリップル成分については、リップル除去ト
ランジスタから出力されるのを防止できる。
プル除去トランジスタの出力路のインピーダンスを一定
とすることができる為、従来においてリップル除去トラ
ンジスタの出力路のインピーダンスが小さくなるが故
に、リップル除去トランジスタを通過していた電源の電
圧に重畳したリップル成分については、リップル除去ト
ランジスタから出力されるのを防止できる。
（ヘ）実施例 本考案の詳細を図面に従って具体的に説明する。
第１図は、第２図の問題点を解決するために考案された
本考案回路である。
本考案回路である。
第１図において、電源電圧VCCが下降すると、リップル
除去トランジスタQ7のコレクタ・エミッタ間電圧が小さ
くなろうとし、即ちトランジスタQ7のコレクタ・エミッ
タ間のインピーダンスが低くなろうとする。ここで、一
般に、トランジスタの飽和領域において、コレクタ・エ
ミッタ間電圧VCEとコレクタ電流ICとは、コレクタ・エ
ミッタ間電圧VCEが小となると、コレクタ電流ICも小と
なる関係にある。ところが、トランジスタQ7において
は、コレクタ・エミッタ間電圧が小となっても、コレク
タ電流を一定にしなければならない。つまり、トランジ
スタQ7においては、電源電圧VCCの下降に伴って電流増
幅率も下降する為、コレクタ電流を一定とするには、ベ
ース電流が増加せざるを得ないことになる。そこで、ト
ランジスタQ7のベース電流の増加分に基づいて、トラン
ジスタQ2のベースに印加される基準電圧を下降させれ
ば、トランジスタQ1のベース電位も下降し、この結果、
トランジスタQ7のコレクタ・エミッタ間電圧を一定とで
き、即ち該トランジスタQ7のコレクタ・エミッタ間のイ
ンピーダンスを一定とでき、これより、電源電圧VCCが
下降しても、電源電圧VCCのリップルが電圧VOに現れる
のを防止できることになる。
除去トランジスタQ7のコレクタ・エミッタ間電圧が小さ
くなろうとし、即ちトランジスタQ7のコレクタ・エミッ
タ間のインピーダンスが低くなろうとする。ここで、一
般に、トランジスタの飽和領域において、コレクタ・エ
ミッタ間電圧VCEとコレクタ電流ICとは、コレクタ・エ
ミッタ間電圧VCEが小となると、コレクタ電流ICも小と
なる関係にある。ところが、トランジスタQ7において
は、コレクタ・エミッタ間電圧が小となっても、コレク
タ電流を一定にしなければならない。つまり、トランジ
スタQ7においては、電源電圧VCCの下降に伴って電流増
幅率も下降する為、コレクタ電流を一定とするには、ベ
ース電流が増加せざるを得ないことになる。そこで、ト
ランジスタQ7のベース電流の増加分に基づいて、トラン
ジスタQ2のベースに印加される基準電圧を下降させれ
ば、トランジスタQ1のベース電位も下降し、この結果、
トランジスタQ7のコレクタ・エミッタ間電圧を一定とで
き、即ち該トランジスタQ7のコレクタ・エミッタ間のイ
ンピーダンスを一定とでき、これより、電源電圧VCCが
下降しても、電源電圧VCCのリップルが電圧VOに現れる
のを防止できることになる。
第１図回路は、上述を実現するための回路であり、第２
図回路に対して、ショットキーバリアダイオードＤ、抵
抗R4,R5、トランジスタQ8,Q9を付加した構成である。つ
まり、電源電圧VCCが下降した時、トランジスタQ7のベ
ース電流の増加分に基づいて、トランジスタQ8,Q9をオ
ンし、トランジスタQ2のベース電位を下降させるもので
ある。
図回路に対して、ショットキーバリアダイオードＤ、抵
抗R4,R5、トランジスタQ8,Q9を付加した構成である。つ
まり、電源電圧VCCが下降した時、トランジスタQ7のベ
ース電流の増加分に基づいて、トランジスタQ8,Q9をオ
ンし、トランジスタQ2のベース電位を下降させるもので
ある。
抵抗R4を流れる電流I4は、 I4＝（VBE7−VD）/R4＝（0.65−0.35）/R4＝0.3/R4 …
（１） VBE7:トランジスタQ7のベース・エミッタ間電圧 VD:ダイオードＤの順方向電圧 となり、抵抗R5を流れる電流I5は、 I5＝I4＋IB …（２） IB:トランジスタQ7のベース電流 となる。ここで、トランジスタQ8をオンするには、該ト
ランジスタQ8のベース・エミッタ間電圧VBE8を0.65ボル
ト以上としなければならない。トランジスタQ8のベース
・エミッタ間電圧 VBE8は、 VBE8＝I4R4＋I5R5＝R5（0.3/R4＋IO/hFE7）＋0.3 …
（３） IO:トランジスタQ7のコレクタ電流 hFE7:トランジスタQ7の電流増幅率 となる。従って、（３）式より、IOを一定とする条件の
下で、抵抗R5及び電流増幅率hFE7を選定することによ
り、トランジスタQ8をオンすることができる。
（１） VBE7:トランジスタQ7のベース・エミッタ間電圧 VD:ダイオードＤの順方向電圧 となり、抵抗R5を流れる電流I5は、 I5＝I4＋IB …（２） IB:トランジスタQ7のベース電流 となる。ここで、トランジスタQ8をオンするには、該ト
ランジスタQ8のベース・エミッタ間電圧VBE8を0.65ボル
ト以上としなければならない。トランジスタQ8のベース
・エミッタ間電圧 VBE8は、 VBE8＝I4R4＋I5R5＝R5（0.3/R4＋IO/hFE7）＋0.3 …
（３） IO:トランジスタQ7のコレクタ電流 hFE7:トランジスタQ7の電流増幅率 となる。従って、（３）式より、IOを一定とする条件の
下で、抵抗R5及び電流増幅率hFE7を選定することによ
り、トランジスタQ8をオンすることができる。
また、トランジスタQ8のコレクタ電流IC8及びエミッタ
電流IE8が略等しいとすると、トランジスタQ9のコレク
タ電流IC9は、 hFE9:トランジスタQ9の電流増幅率 IS:トランジスタQ8の飽和電流 q:電荷 VBE8:トランジスタQ8のベース・エミッタ間電圧 k:ボルツマン定数 T:絶対温度 となり、トランジスタQ9のコレクタ電圧VC9は となる。従って、電圧VOは、 となり、 だけ、 電圧VOを下降できることがわかる。
電流IE8が略等しいとすると、トランジスタQ9のコレク
タ電流IC9は、 hFE9:トランジスタQ9の電流増幅率 IS:トランジスタQ8の飽和電流 q:電荷 VBE8:トランジスタQ8のベース・エミッタ間電圧 k:ボルツマン定数 T:絶対温度 となり、トランジスタQ9のコレクタ電圧VC9は となる。従って、電圧VOは、 となり、 だけ、 電圧VOを下降できることがわかる。
以上より、電源電圧VCCが下降しても、電圧VOを負帰還
によって下降できる為、リップル除去トランジスタQ7の
コレクタ・エミッタ間のインピーダンスを一定とするこ
とができ、これより、電源電圧VCCのリップルが電圧VO
に現れるのを防止できる。
によって下降できる為、リップル除去トランジスタQ7の
コレクタ・エミッタ間のインピーダンスを一定とするこ
とができ、これより、電源電圧VCCのリップルが電圧VO
に現れるのを防止できる。
言い換えれば、電源電圧VCCが下降した時、リップル除
去トランジスタQ7のコレクタ・エミッタ間電圧が一定と
なるように作用する為、従来においてリップル除去トラ
ンジスタQ7のコレクタ・エミッタ間のインピーダンスが
小さい状態となるが故に、電圧VO側に現れていた電源電
圧VCCのリップル成分については、前記電圧VO側に現れ
るのを防止できる。
去トランジスタQ7のコレクタ・エミッタ間電圧が一定と
なるように作用する為、従来においてリップル除去トラ
ンジスタQ7のコレクタ・エミッタ間のインピーダンスが
小さい状態となるが故に、電圧VO側に現れていた電源電
圧VCCのリップル成分については、前記電圧VO側に現れ
るのを防止できる。
特に、第１図回路を携帯用ヘッドフォンステレオ等に使
用すれば、例え、電源電圧VCCが下降しても、電源電圧V
CCのリップルはプリアンプに影響せず、パワーアンプか
ら異音は発生しなくなる。
用すれば、例え、電源電圧VCCが下降しても、電源電圧V
CCのリップルはプリアンプに影響せず、パワーアンプか
ら異音は発生しなくなる。
尚、第１図回路のコンデンサＣ及び負荷RLを除く構成
は、IC化することが可能である。
は、IC化することが可能である。
（ト）考案の効果 本考案によれば、電源の電圧が下降した場合でも、リッ
プル除去トランジスタの出力路のインピーダンスを一定
とすることができる為、従来においてリップル除去トラ
ンジスタの出力路のインピーダンスが小さくなるが故
に、リップル除去トランジスタを通過していた電源の電
圧に重畳したリップル成分については、リップル除去ト
ランジスタから出力されるのを防止できる利点が得られ
る。
プル除去トランジスタの出力路のインピーダンスを一定
とすることができる為、従来においてリップル除去トラ
ンジスタの出力路のインピーダンスが小さくなるが故
に、リップル除去トランジスタを通過していた電源の電
圧に重畳したリップル成分については、リップル除去ト
ランジスタから出力されるのを防止できる利点が得られ
る。
第１図は本考案回路を示す回路図、第２図は従来回路を
示す回路図である。 Q1,Q2,Q5,Q6,Q10……トランジスタ、Q7……リップル除
去トランジスタ、Ｅ……基準電源、C1……コンデンサ、
RL……負荷。
示す回路図である。 Q1,Q2,Q5,Q6,Q10……トランジスタ、Q7……リップル除
去トランジスタ、Ｅ……基準電源、C1……コンデンサ、
RL……負荷。
Claims (1)
- 【請求項１】エミッタコレクタが各々電源及び負荷の間
に接続され、前記電源の電圧に重畳したリップルを除去
するリップル除去トランジスタと、 一方の入力に基準電圧が印加され、他方の入力に前記リ
ップル除去トランジスタの出力電圧が印加される差動増
幅器と、 前記リップル除去トランジスタのベースと前記差動増幅
器の出力との間に接続され、該差動増幅器の両入力への
印加電圧を同一とするための負帰還回路と、 前記リップル除去トランジスタのエミッタベース間に接
続された第１抵抗と、 前記リップル除去トランジスタのベースに接続された第
２抵抗と、 エミッタベースが前記第１及び第２抵抗から成る直列体
の両端と接続された第１トランジスタと、 コレクタエミッタが前記差動増幅器の一方の入力及び接
地の間に接続され、前記第１トランジスタがオンした時
にオンすることにより、前記差動増幅器の一方の入力電
圧を制御する第２トランジスタと、を備え、 前記電源の電圧が安定状態の時、前記第１及び第２トラ
ンジスタをオフし、前記電源が下降した時、前記リップ
ル除去トランジスタのベース電流の増加に伴い前記第１
及び第２抵抗の両端電圧を増加させて前記第１及び第２
トランジスタをオンすることにより、前記差動増幅器の
一方の入力の基準電圧を下降させ、前記リップル除去ト
ランジスタのコレクタエミッタ間電圧が小さくなるのを
防止したことを特徴とするリップル除去回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989134162U JPH0720728Y2 (ja) | 1989-11-17 | 1989-11-17 | リップル除去回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1989134162U JPH0720728Y2 (ja) | 1989-11-17 | 1989-11-17 | リップル除去回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0374013U JPH0374013U (ja) | 1991-07-25 |
| JPH0720728Y2 true JPH0720728Y2 (ja) | 1995-05-15 |
Family
ID=31681520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1989134162U Expired - Lifetime JPH0720728Y2 (ja) | 1989-11-17 | 1989-11-17 | リップル除去回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0720728Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54129732U (ja) * | 1978-03-02 | 1979-09-08 |
-
1989
- 1989-11-17 JP JP1989134162U patent/JPH0720728Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0374013U (ja) | 1991-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4327319A (en) | Active power supply ripple filter | |
| JPH04111506A (ja) | 増幅回路 | |
| JPH0720728Y2 (ja) | リップル除去回路 | |
| JPH0546263A (ja) | 直流安定化電源回路 | |
| JP2860058B2 (ja) | 安定化電源回路 | |
| US5973565A (en) | DC bias feedback circuit for MESFET bias stability | |
| JPS6123689B2 (ja) | ||
| JPH0526363B2 (ja) | ||
| JP2702271B2 (ja) | 電源回路 | |
| JPH0689117A (ja) | 定電圧電源回路 | |
| JP2988155B2 (ja) | 定電圧電源回路 | |
| JPS6133483B2 (ja) | ||
| JP3469639B2 (ja) | 増幅回路 | |
| JPS6115619Y2 (ja) | ||
| JPH0535611Y2 (ja) | ||
| JPH079449Y2 (ja) | 増幅器 | |
| JPS6252489B2 (ja) | ||
| JPS6228885B2 (ja) | ||
| JPH0810973Y2 (ja) | 全波整流回路 | |
| JPH0520009Y2 (ja) | ||
| JPH0753297Y2 (ja) | 差動増幅回路 | |
| JPS6211525B2 (ja) | ||
| JPS6110336Y2 (ja) | ||
| JPH0724807Y2 (ja) | 直流増幅回路 | |
| JPS6314489Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |