JPH0535611Y2 - - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は電圧源／電流測定または電流源／電圧
測定として動作する複合制御増幅器に係り、特に
該増幅器中に使用される制御用誤差増幅器中の電
圧・電流変換回路に関する。

〔従来技術及びその問題点〕

第１図は本出願人が以前に出願した特開昭58年
第121812号に示されている複合制御増幅器のブロ
ツク図である。複合制御増幅器は被制御増幅器４
を制御する制御用誤差増幅器１，２，３と、入力
電圧V₁，出力電圧V₀の関係がV₀＝−（R₁／R₂）・
V₁となるように、供試素子（例えばトランジス
タ）７に生じた電圧を検出し、制御用誤差増幅器
１に帰還する電圧増幅器５と、入力電圧V₂，V₃
に応じた電流を供試素子７に生じせしめたるため
に、電流測定用抵抗器R₉の両端電位差（V_M）を
検出し、制御用誤差増幅器２，３に帰還する差動
増幅器６とにより構成されている。複数個の制御
用誤差増幅器１，２，３の入力部に印加される信
号によつて制御用誤差増幅器のうちの一つが選択
され、選択された制御用誤差増幅器によつて被制
御増幅器４が制御され、所望の出力信号が得られ
る。

前述特開昭58年第121812号に示されているよう
に、制御用誤差増幅器１は第２図のように増幅器
８と電圧・電流変換回路１０より構成される。９
は飽和防止電流帰還回路であり、制御用誤差増幅
器１が選択されていないときに、増幅器８が飽和
するのを防止する回路であり、増幅器８の出力電
圧V₈は理想状態において約±1.2Vに制限される
（ダイオードD₁〜D₄により）。

電圧・電流変換回路１０は出力電圧V₈を電流I₁
に変換して被制御増幅器４に与えるものである。
ツエナダイオードD₅，D₆の特性が一致している
ならば、V₈＝０のとき電流I_c1I_c2の一部はD₅D₆を
通じて０ボルトに流れ、他はQ₁Q₂に流れ込む。
これは全てQ₂Q₁に吸収されるので、I₁＝０であ
る。そしてV₈が例えば正方向に増加するにつれ
て矢印方向の電流I₁が増加する。このような状態
が制御用誤差増幅器１が選択されている状態（制
御状態）である。V₈がある値に達すると、I_c1＝
I₁となり、その後はI₁は一定となる。さらにV₈が
増加すると飽和防止電流帰還回路９が動作し、
V₈は一定電圧に制限される。このような状態が
制限用誤差増幅器１が選択されていない状態（被
制御状態）であり、このときの供試素子７の全電
流（和電流）は他の制限用誤差増幅器２または３
によつて制御される。ここで制御用誤差増幅器の
うちのどの制御用誤差増幅器によつて制御される
かは電圧設定用電圧V₁、電流設定用電圧V₂，
V₃、測定時の電流検出電圧V_Mによつて自動的に
決められる。そしてV_Mの値に応じてこれらの制
御用誤差増幅器は制御状態から被制御状態（また
はこの逆）に自動的に切換わることになる。

しかしながら前述電圧・電流変換回路は次のよ
うな欠点を有する。(1)ツエナダイオードD₅，D₆
の特性にバラツキがあるため、I₁＝０のときV₈＝
０とならない。したがつて被制御時の電圧を高く
しなければならない（第２図では約±1.2ボル
ト）。したがつて制御、被制御時のV₈の電圧差が
大となり、制御用誤差増幅器が切換わるときに出
力V₀に大きなスパイクノイズが発生する。

(2)ツエナノイズを軽減するためのコンデンサ
C₅，C₆を接続すると、制御用誤差増幅器が切換
わるときに、充放電のための遅れが生じ、出力ス
パイクの原因となる。(3)制御用誤差増幅器が切換
わるときの競合制御を避けるために、ある制御用
誤差増幅器の出力電流をカツトすることが行なわ
れるが（電流ループカツト）（特開昭58年第
314507号に開示されている）、回路構成上そのル
ープカツトが複雑になる。

〔考案の目的〕

本考案は上述した電圧・電流変換回路における
欠点を除去し、出力におけるスパイクを抑制した
回路を提供することである。

〔考案の概要〕

本考案による電圧・電流変換回路はツエナダイ
オードを含まず、差動増幅器で構成され、そのバ
イアス電流は一組の抵抗器で作られ、さらに基準
電圧は０ボルトにされる。そして制御用誤差増幅
器の出力信号が電圧・電流変換回路に直接印加さ
れる。

〔考案の実施例〕

第３図は本考案による複合制御増幅器中で使用
される電圧・電流変換回路のブロツク図である。
トランジスタQ₃，Q₄により差動増幅器が構成さ
れ、トランジスタQ₆，Q₇、抵抗器R₆，R₇で電流
源（電流I₆）が形成される。したがつて平衡時に
おける動作電流（トランジスタQ₅のコレクタ電
流）は2I₆となる。差動対の他方のトランジスタ
Q₄のベースは基準電位（０ボルト）に設定され
る。そして増幅器８（第２図参照）の出力信号が
直接、一方のトランジスタQ₃のベースに印加さ
れる。なお、トランジスタQ₅，Q₈のベース電位
は共通に抵抗器R₉，R₁₀の分圧比で与えられるの
で、差動動作するQ₃，Q₄の動作電流と、Q₈のコ
コレクタに接続される電流源はマツチングのとれ
た関係になる。即ち、温度変化等によりI₆が増減
しても、同時にQ₅のコレクタ電流も増減し、ト
ランジスタQ₅のコレクタ電流が平衡時には常時
2I₆となるように制御される。即ち、Q₅，Q₈は同
一のバイアス源を持ち、例えば温度変化等により
Q₈のコレクタ電流が増加すればI₆が増加するが、
一方Q₅のコレクタ電流も増加するので、I₀は変化
しないように制御される。本回路は次のように動
作する。

増幅器８が制御下にあるとき、その出力電圧
V₈は０ボルトを中心として正または負に変化す
る。

I₃，I₄は次式で表わされる。

I₃＝I₆＋g_n・V₈、I₄＝I₆−g_n・V₈（g_n：相互コ
ンダクタンス） I₀＝I₆−I₄＝I₆−（I₆−g_n・V₈）＝g_n・V₈ なお、V₈＝０ボルトのとき、I₃＝I₄＝I₆であり、
I₀＝０である。

また、複数個の制御用誤差増幅器の競合制御を
避けるための電流ループカツトをするためには、
スイツチＳを設け、電圧・電流変換回路の動作を
不能にすればよい。

〔考案の効果〕

以上説明したことより明らかなように、(1)差動
対（Q₃，Q₄）基準電位（Q₄のベース電位）は共
通電位（０ボルト）であるので、出力電圧V₈は
０ボルトを中心として動作可能となる。即ち、I₀
＝０とするためのV₈がバラツク要素はない。し
たがつて、制御用誤差増幅器の非制御時における
電圧V₈の値を低くすることができる。例えば第
２図においては、電流帰還回路９において、ダイ
オードを２個使用したが（D₁とD₃およびD₂と
D₄）、これを１個のみにすることができる。そし
て、制御用誤差増幅器の制御、非制御時の電圧差
が小さくなるから出力スパイクを抑制することが
できる。(2)ツエナダイオード、ノイズ軽減用コン
デンサを使用しないので、ツエナノイズの除去、
出力スパイクの抑制を行なうことができる。(3)バ
イアス源が共通の一組の抵抗器で与えられるの
で、スイツチを付加するだけで、簡単に電流ルー
プカツトを行なうことができる。

【図面の簡単な説明】

第１図は従来の複合制御増幅器のブロツク図、
第２図は第１図に示した制御用誤差増幅器の詳細
ブロツク図、第３図は本考案による複合制御増幅
器中で使用される電圧・電流変換回路のブロツク
図である。 １，２，３……制御用誤差増幅器、７……供試
素子、９……飽和防止電流帰還回路、１０……電
圧・電流変換回路。

Claims (1)

【実用新案登録請求の範囲】
1. 複数個の制御用誤差増幅器と、前記制御用誤差
   増幅器の各々の出力部に接続された複数個の電
   圧・電流変換回路と、前記複数個の電圧・電流変
   換回路の出力を共通入力とする被制御増幅器とを
   含む複合制御増幅器において、前記電圧・電流変
   換回路を差動増幅器で構成し、差動トランジスタ
   のうち一方のトランジスタに前記制御用誤差増幅
   器の出力を直接印加すると共に、他方のトランジ
   スタの基準電位を０ボルトに設定し、前記両トラ
   ンジスタと前記他方のトランジスタに接続される
   電流源とに対するバイアス手段を共通にしたこと
   を特徴とする複合制御増幅器。