JPH0616574B2 - 制御電圧印加回路 - Google Patents
制御電圧印加回路Info
- Publication number
- JPH0616574B2 JPH0616574B2 JP800785A JP800785A JPH0616574B2 JP H0616574 B2 JPH0616574 B2 JP H0616574B2 JP 800785 A JP800785 A JP 800785A JP 800785 A JP800785 A JP 800785A JP H0616574 B2 JPH0616574 B2 JP H0616574B2
- Authority
- JP
- Japan
- Prior art keywords
- control voltage
- voltage
- circuit
- control
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、任意に発生させた外部制御電圧を被制御回路
に与えるための制御電圧印加回路に関し、例えば音響装
置の音量コントローラ等に用いられるものである。
に与えるための制御電圧印加回路に関し、例えば音響装
置の音量コントローラ等に用いられるものである。
〔従来の技術〕 音響装置の音量コントローラとして、第３図又は第４図
のような回路が用いられている。第３図では、ＩＣ化さ
れた電圧制御増巾回路１の基準電圧端子Ｔ２から得られ
る基準電圧Ｖｒを可変抵抗ＶＲ１で分圧して回路１の制
御電圧端子Ｔ１に印加し、音量つまみでもってこの可変
抵抗ＶＲ１を調整して出力の信号電圧を可変している。
のような回路が用いられている。第３図では、ＩＣ化さ
れた電圧制御増巾回路１の基準電圧端子Ｔ２から得られ
る基準電圧Ｖｒを可変抵抗ＶＲ１で分圧して回路１の制
御電圧端子Ｔ１に印加し、音量つまみでもってこの可変
抵抗ＶＲ１を調整して出力の信号電圧を可変している。
なお電圧制御増巾回路１は例えば周知のダブルバランス
形差動アンプであって、基準電圧Ｖｒと制御電圧Ｖｃと
の差に比例したゲインが発生するようになっている。そ
して基準電圧Ｖｒは上述のように端子Ｔ２にも導出さ
れ、制御電圧Ｖｃの生成にも利用される。
形差動アンプであって、基準電圧Ｖｒと制御電圧Ｖｃと
の差に比例したゲインが発生するようになっている。そ
して基準電圧Ｖｒは上述のように端子Ｔ２にも導出さ
れ、制御電圧Ｖｃの生成にも利用される。
この構成では、電圧制御増巾回路１のＩＣごとに基準電
圧Ｖｒがばらつくので、この回路を利用した音響装置ご
とに、音量つまみの指示と実際の音量との関係がばらつ
く。また制御電圧Ｖｃの可変範囲はＶｒ＋０Ｖ〜−２７
０ｍＶのように非常に狭く、音量調整がクリティカルで
ある。
圧Ｖｒがばらつくので、この回路を利用した音響装置ご
とに、音量つまみの指示と実際の音量との関係がばらつ
く。また制御電圧Ｖｃの可変範囲はＶｒ＋０Ｖ〜−２７
０ｍＶのように非常に狭く、音量調整がクリティカルで
ある。
更に、可変抵抗を用いずに、例えばアップ／ダウンキー
をマイクロコピュータに接続して、音量制御情報を数値
データで発生させて、それをＤ／Ａコンバータ等で制御
電圧に変換してから増巾回路１に与えるには、第４図の
ように構成しなければならない。
をマイクロコピュータに接続して、音量制御情報を数値
データで発生させて、それをＤ／Ａコンバータ等で制御
電圧に変換してから増巾回路１に与えるには、第４図の
ように構成しなければならない。
第４図では、マイクロコンピュータ等の出力をＤ／Ａ変
換して得られるような外部制御電圧Ｅｃを、トランジス
タＱ１及び抵抗Ｒ１のバッファー回路（エミッタホロ
ワ）を介して制御端子Ｔ１に与えている。制御電圧は抵
抗Ｒ２及び可変抵抗ＶＲ２で分圧されているからＱ１の
ベースに与えられるので、制御電圧Ｅｃの可変範囲は比
較的大きい。
換して得られるような外部制御電圧Ｅｃを、トランジス
タＱ１及び抵抗Ｒ１のバッファー回路（エミッタホロ
ワ）を介して制御端子Ｔ１に与えている。制御電圧は抵
抗Ｒ２及び可変抵抗ＶＲ２で分圧されているからＱ１の
ベースに与えられるので、制御電圧Ｅｃの可変範囲は比
較的大きい。
ところが第４図の構成では、第３図と異なり制御電圧Ｖ
ｃは基準電圧Ｖｒと無関係に発生されるので、個々のＩ
ＣにおけるＶｒのばらつきが制御電圧Ｖｃに反映される
ことがなく、Ｖｒ又はＶｃの一方の変動又はばらつきが
直接的に増巾回路１のゲイン変動に影響する。従って可
変抵抗ＶＲ２のような調整部品を必要とする。また外部
制御電圧Ｅｃを規制する外部基準電圧の変化が音量に与
える影響が大で、その調整がクリティカルである。
ｃは基準電圧Ｖｒと無関係に発生されるので、個々のＩ
ＣにおけるＶｒのばらつきが制御電圧Ｖｃに反映される
ことがなく、Ｖｒ又はＶｃの一方の変動又はばらつきが
直接的に増巾回路１のゲイン変動に影響する。従って可
変抵抗ＶＲ２のような調整部品を必要とする。また外部
制御電圧Ｅｃを規制する外部基準電圧の変化が音量に与
える影響が大で、その調整がクリティカルである。
更に、トランジスタＱ１が介在しているので、ＶBEの温
度特性によって音量が変動する欠点がある。
度特性によって音量が変動する欠点がある。
本発明は上述の問題にかんがみ、電圧制御増巾回路から
導出された内部基準電圧Ｖｒに関連させた外部制御電圧
Ｅｃを端子Ｔ１に与えて、制御電圧の可変範囲を大にし
且つ個々の回路のばらつきを低減し得るようにし、更に
温度ドリフトの影響を軽減することを目的とする。
導出された内部基準電圧Ｖｒに関連させた外部制御電圧
Ｅｃを端子Ｔ１に与えて、制御電圧の可変範囲を大にし
且つ個々の回路のばらつきを低減し得るようにし、更に
温度ドリフトの影響を軽減することを目的とする。
本発明に係る制御電圧印加回路は、基準電圧（Ｖｒ）と
制御電圧（Ｖｃ）との差に応じた動作を行う被制御回路
（例えば電圧制御増巾回路１）に制御電圧を与える回路
であって、上記被制御回路から導出された上記基準電圧
（Ｖｒ）を上記制御電圧の入力端子に与える直列結合さ
れた２つのエミッタホロワ回路（８，９）を備えてい
る。これらのエミッタホロワ回路（８，９）の一方はＮ
ＰＮトランジスタ（Ｑ２）、他方はＰＮＰトランジスタ
（Ｑ３）で構成されている。そして後段のトランジスタ
のベースに外部制御電圧（Ｅｃ）を与えることにより、
被制御回路の制御を行うようしている。
制御電圧（Ｖｃ）との差に応じた動作を行う被制御回路
（例えば電圧制御増巾回路１）に制御電圧を与える回路
であって、上記被制御回路から導出された上記基準電圧
（Ｖｒ）を上記制御電圧の入力端子に与える直列結合さ
れた２つのエミッタホロワ回路（８，９）を備えてい
る。これらのエミッタホロワ回路（８，９）の一方はＮ
ＰＮトランジスタ（Ｑ２）、他方はＰＮＰトランジスタ
（Ｑ３）で構成されている。そして後段のトランジスタ
のベースに外部制御電圧（Ｅｃ）を与えることにより、
被制御回路の制御を行うようしている。
相補特性のトランジスタによりＶBEがキャンセルから、
基準電圧Ｖｒと等しい制御電圧Ｖｃを与えることがで
き、両者の差が零となって被制御回路の個々に生ずる基
準電圧のばらつきが制御出力に影響しなくなると共に、
制御電圧の温度ドリフトも軽減される。また外部制御電
圧の変化巾が基準電圧Ｖｒによって規制されることがな
く、任意の可変巾を設定することが可能となる。
基準電圧Ｖｒと等しい制御電圧Ｖｃを与えることがで
き、両者の差が零となって被制御回路の個々に生ずる基
準電圧のばらつきが制御出力に影響しなくなると共に、
制御電圧の温度ドリフトも軽減される。また外部制御電
圧の変化巾が基準電圧Ｖｒによって規制されることがな
く、任意の可変巾を設定することが可能となる。
第１図は本発明を適用したＴＶ受像機の音量調整回路の
回路図であって、その電圧制御増巾回路１は第２図のよ
うな構成にてＩＣ化されている。第２図に示すように、
電圧制御増巾回路１は、トランジスタＱ４，Ｑ５及びＱ
６，Ｑ７から成る差動アンプ１０，１１をトランジスタ
Ｑ８，Ｑ９及び電流源Ｉ１から成る差動アンプ１２の負
荷とした周知のダブルバランス形の可変利得回路であ
る。差動アンプ１２の一方の入力には電流Ｉ２及びツエ
ナーダイオードＺから成る基準電圧Ｖｒを与え、他方の
入力（端子Ｔ１）には制御電圧Ｖｃを与え、両者の差に
応じた負荷電流を一対の差動アンプ１０，１１に流して
gm可変による利得回路を行っている。なお基準電圧Ｖｒ
は端子Ｔ２に導出されている。
回路図であって、その電圧制御増巾回路１は第２図のよ
うな構成にてＩＣ化されている。第２図に示すように、
電圧制御増巾回路１は、トランジスタＱ４，Ｑ５及びＱ
６，Ｑ７から成る差動アンプ１０，１１をトランジスタ
Ｑ８，Ｑ９及び電流源Ｉ１から成る差動アンプ１２の負
荷とした周知のダブルバランス形の可変利得回路であ
る。差動アンプ１２の一方の入力には電流Ｉ２及びツエ
ナーダイオードＺから成る基準電圧Ｖｒを与え、他方の
入力（端子Ｔ１）には制御電圧Ｖｃを与え、両者の差に
応じた負荷電流を一対の差動アンプ１０，１１に流して
gm可変による利得回路を行っている。なお基準電圧Ｖｒ
は端子Ｔ２に導出されている。
第１図に示すよに、端子Ｔ２の基準電圧Ｖｒは、抵抗Ｒ
３を介してＮＰＮトランジスタＱ２及び抵抗Ｒ４のエミ
ッタホロワ８に導出され、その出力が更に抵抗Ｒ５，Ｒ
７を介してＰＮＰトランジスタＱ３及び抵抗Ｒ８のエミ
ッタホロワ９に与えられ、その出力が制御電圧Ｖｃとし
て増巾回路１の制御電圧端子Ｔ１に供給されている。ト
ランジスタＱ２及びＱ３のベース電流を無視すれば、夫
々のＶBEのキャンセルにより、Ｖｃ＝Ｖｒとなる。即
ち、第２図の差動アンプ１２はバランスし、内部基準電
圧ＶｒのＩＣ個々のばらつきは増巾利得に影響しなくな
る。また制御電圧Ｖｃの温度ドリフトもＶBEのキャンセ
ルによって無くなる。
３を介してＮＰＮトランジスタＱ２及び抵抗Ｒ４のエミ
ッタホロワ８に導出され、その出力が更に抵抗Ｒ５，Ｒ
７を介してＰＮＰトランジスタＱ３及び抵抗Ｒ８のエミ
ッタホロワ９に与えられ、その出力が制御電圧Ｖｃとし
て増巾回路１の制御電圧端子Ｔ１に供給されている。ト
ランジスタＱ２及びＱ３のベース電流を無視すれば、夫
々のＶBEのキャンセルにより、Ｖｃ＝Ｖｒとなる。即
ち、第２図の差動アンプ１２はバランスし、内部基準電
圧ＶｒのＩＣ個々のばらつきは増巾利得に影響しなくな
る。また制御電圧Ｖｃの温度ドリフトもＶBEのキャンセ
ルによって無くなる。
この状態で、外部制御電圧Ｅｃを抵抗Ｒ６を介して抵抗
Ｒ５，Ｒ７の結合点に与えることにより、トランジスタ
Ｑ３のベース電圧を制御して、Ｅｃに従った利得制御を
行うことができる。
Ｒ５，Ｒ７の結合点に与えることにより、トランジスタ
Ｑ３のベース電圧を制御して、Ｅｃに従った利得制御を
行うことができる。
なお発生する制御電圧ＶｃのＥｃに対応した変化分（可
変巾）は、抵抗Ｒ５，Ｒ６の分圧比で定まり、ほぼ（Ｖ
ｃ−Ｅｃ）Ｒ６／（Ｒ５＋Ｒ６）である。従って抵抗Ｒ
５，Ｒ６の分圧比を調整することにより、外部制御電圧
Ｅｃの可変巾の設定は自由にできる。
変巾）は、抵抗Ｒ５，Ｒ６の分圧比で定まり、ほぼ（Ｖ
ｃ−Ｅｃ）Ｒ６／（Ｒ５＋Ｒ６）である。従って抵抗Ｒ
５，Ｒ６の分圧比を調整することにより、外部制御電圧
Ｅｃの可変巾の設定は自由にできる。
外部制御電圧Ｅｃは既述の如く、マイクロコンピュータ
等から発生された音響調整用ディジタル信号をＤ／Ａ変
換器で電圧信号に変換したものでよい。また第１図に示
すようにＥｃとして上記ディジタル値に対応したＰＷＭ
信号を与え、トランジスタＱ３のエミッタと接地との間
に結合されたコンデンサＣによってＰＷＭ信号を積分し
てＤＣの制御電圧Ｅｃを形成してもよい。
等から発生された音響調整用ディジタル信号をＤ／Ａ変
換器で電圧信号に変換したものでよい。また第１図に示
すようにＥｃとして上記ディジタル値に対応したＰＷＭ
信号を与え、トランジスタＱ３のエミッタと接地との間
に結合されたコンデンサＣによってＰＷＭ信号を積分し
てＤＣの制御電圧Ｅｃを形成してもよい。
本発明は上述の如く、ＮＰＮ、ＰＮＰの相補トランジス
タから成る２つの直列エミッタホロワ回路を介して基準
電圧を制御電圧入力に与えるようにしたから、各トラン
ジスタのＶBEをキャンセルして基準電圧とほぼ等しい制
御電圧（ＤＣ分）が与えられ、回路個々の基準電圧のば
らつきによって生じる制御量への影響を無くすことがで
きる。また制御電圧に温度パラメータが入らないので、
安定な制御が可能となる。また後段トランジスタのベー
スに外部制御電圧を与えるようにしたから、基準電圧に
規制されない任意の可変巾の外部制御電圧を与えること
ができ、外部制御入力対制御出力の入出力感度を自由に
設定することが可能となる。このため外部制御電圧とし
てマイクロコンピュータ出力のＤ／Ａ変換電圧などを用
いることも可能となる。
タから成る２つの直列エミッタホロワ回路を介して基準
電圧を制御電圧入力に与えるようにしたから、各トラン
ジスタのＶBEをキャンセルして基準電圧とほぼ等しい制
御電圧（ＤＣ分）が与えられ、回路個々の基準電圧のば
らつきによって生じる制御量への影響を無くすことがで
きる。また制御電圧に温度パラメータが入らないので、
安定な制御が可能となる。また後段トランジスタのベー
スに外部制御電圧を与えるようにしたから、基準電圧に
規制されない任意の可変巾の外部制御電圧を与えること
ができ、外部制御入力対制御出力の入出力感度を自由に
設定することが可能となる。このため外部制御電圧とし
てマイクロコンピュータ出力のＤ／Ａ変換電圧などを用
いることも可能となる。
第１図は本発明の制御電圧印加回路を実施した音量制御
回路の回路図、第２図は第１図の電圧制御増巾回路の一
例を示す回路図である。 第３図及び第４図は従来の音量制御回路の構成を示す回
路図である。 なお図面に用いられた符号において、 １……電圧制御増巾回路 ８，９……エミッタホロワ Ｔ１……制御電圧端子 Ｔ２……基準電圧端子 Ｖｃ……制御電圧 Ｖｒ……基準電圧 Ｑ２……ＮＰＮトランジスタ Ｑ３……ＰＮＰトランジスタ Ｅｃ……外部制御電圧 である。
回路の回路図、第２図は第１図の電圧制御増巾回路の一
例を示す回路図である。 第３図及び第４図は従来の音量制御回路の構成を示す回
路図である。 なお図面に用いられた符号において、 １……電圧制御増巾回路 ８，９……エミッタホロワ Ｔ１……制御電圧端子 Ｔ２……基準電圧端子 Ｖｃ……制御電圧 Ｖｒ……基準電圧 Ｑ２……ＮＰＮトランジスタ Ｑ３……ＰＮＰトランジスタ Ｅｃ……外部制御電圧 である。
Claims (1)
- 【請求項１】基準電圧と制御電圧との差に応じた動作を
行う被制御回路に制御電圧を与える回路であって、上記
被制御回路から導出された上記基準電圧を上記制御電圧
の入力端子に与える直列結合された２つのエミッタホロ
ワ回路を備え、これらのエミッタホロワ回路の一方はＮ
ＰＮトランジスタ、他方はＰＮＰトランジスタで構成さ
れ、後段のトランジスタのベースに外部制御電圧を与え
るようにした制御電圧印加回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP800785A JPH0616574B2 (ja) | 1985-01-19 | 1985-01-19 | 制御電圧印加回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP800785A JPH0616574B2 (ja) | 1985-01-19 | 1985-01-19 | 制御電圧印加回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61167210A JPS61167210A (ja) | 1986-07-28 |
| JPH0616574B2 true JPH0616574B2 (ja) | 1994-03-02 |
Family
ID=11681294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP800785A Expired - Fee Related JPH0616574B2 (ja) | 1985-01-19 | 1985-01-19 | 制御電圧印加回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0616574B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2571406Y2 (ja) * | 1990-09-25 | 1998-05-18 | 松下電器産業株式会社 | 利得調整装置 |
-
1985
- 1985-01-19 JP JP800785A patent/JPH0616574B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61167210A (ja) | 1986-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04351109A (ja) | 複合差動増幅器 | |
| JPS6142965B2 (ja) | ||
| US4498053A (en) | Current amplifier | |
| JPH0227806A (ja) | 相互コンダクタンス回路 | |
| JPH08237054A (ja) | 利得可変回路 | |
| KR930002040B1 (ko) | 증폭기 | |
| US4369410A (en) | Monolithically integrable transistor amplifier having gain control means | |
| US4791385A (en) | Voltage controlled amplifier for symmetrical electrical signals | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| US4757275A (en) | Wideband closed loop amplifier | |
| JPH0616574B2 (ja) | 制御電圧印加回路 | |
| EP0051362B1 (en) | Electronic gain control circuit | |
| JPH0346581Y2 (ja) | ||
| JPH04223603A (ja) | 演算増幅器 | |
| JPS6051806B2 (ja) | 可聴周波増幅器 | |
| JPS631768B2 (ja) | ||
| JPS6213844B2 (ja) | ||
| JPH03190308A (ja) | トランスコンダクタンス増幅器 | |
| JPH0760981B2 (ja) | 電圧−電流変換回路 | |
| JP2661303B2 (ja) | 変調回路 | |
| JPH067377Y2 (ja) | 電流源装置 | |
| JP2722769B2 (ja) | 利得制御回路 | |
| JPH0513051Y2 (ja) | ||
| JP3043044B2 (ja) | Ｄ／ａ変換回路 | |
| JPH066612Y2 (ja) | 可変利得回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |