JPH04223603A - 演算増幅器 - Google Patents

演算増幅器

Info

Publication number
JPH04223603A
JPH04223603A JP3059195A JP5919591A JPH04223603A JP H04223603 A JPH04223603 A JP H04223603A JP 3059195 A JP3059195 A JP 3059195A JP 5919591 A JP5919591 A JP 5919591A JP H04223603 A JPH04223603 A JP H04223603A
Authority
JP
Japan
Prior art keywords
output
transistor
output circuit
circuit
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3059195A
Other languages
English (en)
Inventor
Gregory J Manlove
グレゴリー・ジェイ・マンラブ
Jeffrey J Marrah
ジェフリー・ジェイ・マラー
Richard A Kennedy
リチャード・エイ・ケネディー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Delco Electronics LLC
Original Assignee
Delco Electronics LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Delco Electronics LLC filed Critical Delco Electronics LLC
Publication of JPH04223603A publication Critical patent/JPH04223603A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/26Push-pull amplifiers; Phase-splitters therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、例えば、集積回路の形
態に縮小されている形式の増幅器に関する。
【0002】
【従来の技術】演算増幅器は、その動作の多能性と予測
可能性から、アナログとデジタル回路に使用する場合非
常に有用なビルディングブロック方式の装置である。安
定性は、一般に、利得の変動が回路の性能に影響を与え
ないように、この種類の増幅器には外部のフィードバッ
クにより付与されている。演算増幅器の利得の動的調節
は、容易には得られない。しかし、演算増幅器の出力信
号の便利で連続的制御(減衰または増幅)を行うことが
望ましいとされ、安定した回路による動作の安定性を維
持する回路の用途がある。例えば、一つの用途では、切
換えられたコンデンサ回路の実効抵抗は、コンデンサの
充電に使用される電圧レベルを変化して制御される。演
算増幅器の出力を制御して減衰する一つの既知の方法は
、増幅器の出力電圧を電流に変換するバイポーラ回路を
使用し、電流が負荷抵抗器へ印加された制御電圧の関数
として流れるギルバート電池を利用することである。 ギルバート電池は、題名“アナログ集積回路の分析と設
計”、パウル・アール・グレイとロバート・ジー・メイ
ヤー著、第2版、593頁、1984年、ジョーン・ウ
ィリイとサンズ社の図書に記載されている。しかし、こ
のような装置には、電流変換器への所要のバイポーラ電
圧と対数差動制御電圧の必要性との固有の歪の問題など
の重大な技術的複雑性がある。
【0003】
【課題を解決するための手段】本発明は、改良された増
幅器を提供しようとするものである。従って、本発明は
、一つの面から、請求項1に定義したような増幅器を提
供する。
【0004】増幅器は、入力信号を受信し、その増幅さ
れた信号を少なくともとも一つの独立した各出力回路へ
送る単一の差動入力回路を有する。一定のバイアスは、
動作変数を差動信号入力回路と少なくとも二つの独立し
た出力回路とに付与する。ほかの独立した出力回路へ印
加された可変バイアスは、調節可能な信号利得を形成す
る。
【0005】このようにして、バイアス制御の可変信号
電圧が、演算増幅器により誘起される。演算増幅器の利
得の安定性は、フィードバック経路を一定バイアスされ
た出力段階と入力段階との間に設けることにより確実に
なり、可変バイアスの出力段の利得により、バイアス制
御可変電圧を誘起する。
【0006】一つの実施例では、少なくとも一つの出力
回路の動作は、印加された制御電圧の関数として調節可
能である。
【0007】もう一つの実施例では、一つの出力回路と
差動入力回路との間のフィードバック構成要素は、演算
増幅器の安定した動作を維持し、ほかの出力回路の動作
は、外部の制御により調節される。
【0008】好適な実施例において、可変的に減衰する
集積回路演算増幅器は、少なくとも一つの入力及び第1
と第2の出力とを有する単一の差動入力回路と、一対の
独立した出力回路とより構成されている。入力信号は、
差動入力回路において増幅され、第1と第2の出力の間
の差動信号は、各出力回路へ並行に送られる。差動入力
回路と一つの出力回路と利得は、固定バイアス源により
決定された固定値に維持される。ほかの出力回路の利得
は、連続的に調節可能な制御電圧により制御される。一
定出力段階の出力は、演算増幅器の安定性が確実になる
ように、差動入力回路へフィードバックされ、ほかの出
力回路の利得は、調節可能な制御電圧に応答して変化し
、可変的に減衰する。
【0009】実施例は、第1と第2の入力と第1と第2
の出力とを有する差動入力回路と、第1と第2の入力と
一つの出力とをそれぞれ有する第1と第2の出力回路と
より構成されている増幅器より成っている。増幅器の第
1と第2の入力端子は、差動入力回路の第1と第2の入
力へそれぞれ接続されている。第1と第2の出力回路の
出力は、増幅器の第1と第2の出力端子へそれぞれ接続
されている。差動入力回路の第1と第2の出力は、第1
出力回路の第1と第2の入力へそれぞれ接続されている
。差動入力回路の第1と第2の出力は、第2の出力回路
の第1と第2の入力へそれぞれ接続されている。差動入
力回路と第1の出力回路は、それぞれ、固定バイアス源
へ接続されるように使用されている固定バイアス端子を
備えている。第2の出力回路は、可変バイアス装置へ接
続するように使用されている可変バイアス端子を有して
いる。
【0010】本発明の実施例は、付属図面に関し、図示
により以降に説明されている。
【0011】
【実施例】図1に関し、増幅器100は、差動入力回路
103、第1の出力回路104、第2の出力回路106
、固定バイアス源108、可変バイアス源110、第1
と第2の負荷インピーダンス112と114、フィード
バック要素150とより構成されている。
【0012】増幅器100の第1入力端子101は、差
動入力回路103の第1入力へ接続され、入力信号PO
Sへ接続されて示されている。増幅器100の第2入力
端子102は、差動入力回路103の入力に接続され、
入力信号NEGへ接続して示されている。
【0013】増幅器100は、第1の出力回路104の
出力と、負荷インピーダンスの第1端子と、フィードバ
ック要素150の第1端子とへ接続されている増幅器1
00の第1出力端子116に第1出力信号VOUT1を
発生する。増幅器100は、第2の出力回路116の出
力と負荷インピーダンス116の第1端子とへ接続され
ている増幅器100の第2出力端子118に第2出力信
号VOUT2を発生する。
【0014】差動入力回路103と、第1と第2の出力
回路104と106との第1電源端子は、電源Vddと
端子160とへ接続している。負荷インピーダンス11
2と114との第2端子は、固定バイアス源108の第
1電源端子と、端子145とへ接続されている。可変バ
イアス源110の入力は、可変電源VC(矢印が貫通し
ているVCとして図示)と端子120へ接続されている
【0015】差動入力回路103の第1の出力端子は、
端子130を経て第1と第2の出力回路の104と10
6との第1入力へ接続している。差動入力回路103の
第2出力端子は、端子133を経て第1と第2の出力回
路104と106との第2入力へ接続されている。固定
バイアス源108の出力は、端子122を経て第1の出
力回路104と差動入力回路103との電源入力へ接続
されている。可変バイアス源110の出力は、端子12
3を経て第2出力回路106の電源入力へ接続されてい
る。フィードバック要素150の第2端子は端子102
へ接続されている。
【0016】差動入力回路103は、入力信号POSと
NEGとを端子101と102とからそれぞれ受信し、
信号NEGとPOSとの間の差に相当する増幅された信
号を形成する。増幅された差動信号は出力端子130と
133とに現われる。端子130と133とからの増幅
された信号が、第1の出力回路104と第2の出力回路
106とに送られる。信号VOUT1が第1の出力回路
104に発生して、端子116と端子145との間の負
荷インピーダンス112に現われる。端子145は、A
.C.接地として有効である。ほかの出力信号VOUT
2は、第2の出力回路106から得られ、端子118と
端子145との間の負荷インピーダンス114に現われ
る。
【0017】出力回路104と106は、それぞれ、互
いに独立して、バイアス源108または110から印加
されたバイアス電圧に応答して、それぞれ動作する。信
号VOUT1とVOUT2は、信号POSとNEGとの
差に相当する増幅された信号である。固定バイアス源1
08により制御された出力回路104からの信号VOU
T1の大きさは、可変バイアス源110により制御され
た出力回路106からの信号VOUT2の大きさとは無
関係である。
【0018】固定バイアス源108の出力は、バイアス
制御電圧を差動入力回路103と第1の出力回路104
とへ印加される。出力回路104の利得は、固定バイア
ス源108により決定された所定のレベルに維持される
。第2の出力回路106の利得を制御する可変(調節可
能)バイアス源110は、電源VCからの制御電圧を受
信する。制御電圧VCは、第2の出力回路106の利得
が調節可能に連続的に調節される。
【0019】第2の出力回路106と実質的に同一であ
る別の出力回路が追加されて、分離した調節可能な電源
からのそれぞれ制御可能な複数の出力信号を発生するこ
とが出来ることは、理解されるものである。
【0020】図1の増幅回路100において、フィード
バック要素150が、増幅器100を安定するように、
一定バイアスされた第1出力回路104の出力端子11
6と入力端子102との間に接続されて示されている。 ほかの演算増幅器のフィードバック構成も使用出来る。
【0021】第2の出力回路は、利得が調節可能である
調節可能バイアス源110を経て電圧VCにより制御さ
れる。この場合、バイアス制御された可変電圧が、利得
安定化演算増幅器により誘起する。
【0022】上述のように、第2の出力回路106に類
似した別個の可変バイアス制御出力回路は、出力回路1
04のような一つの固定バイアス制御回路が使用された
限り、増幅器100に追加することが出来る。
【0023】第1出力回路104の出力と差動入力回路
との間にフィードバック路を追加すると、利得の安定性
がさらに確実になる。
【0024】図2に関し、図1の演算増幅器100とし
て使用される回路200の実施例の回路が示されている
。図1の各ブロックは、相当する二点鎖線の矩形として
図2に示されている。図2の各回路は、必要な機能を行
うために、一体に接続されたトランジスタと抵抗器より
構成されている。
【0025】固定バイアス源108は、抵抗器204と
209とn−p−nバイポーラトランジスタ205とよ
り成っている。可変バイアス源110は、抵抗器281
と289とn−p−nバイポーラトランジスタ285と
より成っている。差動入力増幅器103は、Pチャネル
電界効果トランジスタ220,222,225,230
、nチャネル電界効果トランジスタ238と240、n
−p−nバイポーラトランジスタ207,232,23
4、及び抵抗器290とより成っている。第1の出力回
路104は、Pチャネル電界効果トランジスタ244と
245、n−p−nバイポーラトランジスタ251,2
52,255、及び抵抗器260とより成っている。 第2の出力回路106は、Pチャネル電界効果トランジ
スタ265と269、n−p−nバイポーラトランジス
タ272,275,277、及び抵抗器280とより成
っている。
【0026】図示の実施例において、すべての電界効果
トランジスタ(FET)は、一般に酸化金属半導体トラ
ンジスタ(MOSFET)である。好適な実施例では、
ゲートとして一般に使用される金属は、多結晶硅素であ
る。負荷インピーダンス112と114は、抵抗器11
2と114としてそれぞれ示され、フィードバック15
0は抵抗器150aとして示されている。
【0027】抵抗体204の第1端子と抵抗器112と
114の第1端子は、端子145を経て、正の出力電圧
Vdd/2を有する電源に接続している。トランジスタ
220,222,244,265,269のソースは、
端子160を経て、正の出力電圧Vddを有する電源に
接続されている。抵抗体209,260,280,28
9,290の第1端子とトランジスタ238と240の
ソースとは、端子161を経て、電圧Vss(一般に接
地)を有する基準電源に接続されている。入力端子10
1は、トランジスタ230のゲートへ接続されている。 入力端子102は、トランジスタ225のゲートとフィ
ードバック抵抗器150aの第1端子へ接続している。 出力端子116は、抵抗器112の第2端子、トランジ
スタ252のコレクタ、トランジスタ245のドレイン
、及びフィードバック抵抗器150aの第2端子と接続
している。出力端子118は、抵抗端子114の第2端
子、トランジスタ272のコレクタ、及びトランジスタ
265のドレインとへ接続している。
【0028】抵抗器204の第2端子は、端子122を
経て、トランジスタ205のコレクタとベース、及びト
ランジスタ207と251とのベースとへ接続されてい
る。トランジスタ205のエミッタは、端子304を経
て、抵抗体209の第2端子へ接続されている。
【0029】抵抗器281の第1端子は、端子120と
可変出力電圧VC(矢印が貫通しているVCとして図示
)を有する電源とへ接続されている。抵抗器281の第
2端子は、トランジスタ285のベースとコレクタ、及
び端子123を経てトランジスタ277のベースとへ接
続されている。トランジスタ285のエミッタは、端子
306を経て、抵抗器289の第2端子へ接続している
【0030】トランジスタ244と245のゲートは、
端子308を経て、トランジスタ244のドレインとト
ランジスタ255のコレクタとへ接続されている。トラ
ンジスタ252と255のエミッタは、端子310を経
てトランジスタ251のコレクタへ接続されている。ト
ランジスタ251のエミッタは、端子312を経て抵抗
器260の第2端子へ接続されている。トランジスタ2
32,255,275のベースは端子130で結合して
接続され、トランジスタ232のコレクタとトランジス
タ225のドレインとへ接続されている。トランジスタ
234,252,272のベースは端子133で結合し
て接続し、トランジスタ234のコレクタとトランジス
タ230のドレインとへ接続されている。
【0031】トランジスタ265のゲートは、トランジ
スタ269のゲートと、端子314を経てトランジスタ
269のドレインとトランジスタ275のコレクタとへ
接続されている。トランジスタ272と275のエミッ
タは、端子3316を経てトランジスタ277のコレク
タへ接続されている。トランジスタ277のエミッタは
、端子318経て抵抗体280の第2端子へ接続されて
いる。
【0032】トランジスタ220のドレインとゲートは
、トランジスタ207のコレクタと、端子320を経て
トランジスタ222のゲートとへそれぞれ接続されてい
る。トランジスタ207のエミッタは、端子322を経
て抵抗器290の第2端子へ接続されている。トランジ
スタ222のドレインは、端子324を経てトランジス
タ225と230のソースへ接続されている。トランジ
スタ234のエミッタは、端子326を経てトランジス
タ240のドレインへ接続されている。トランジスタ2
32のエミッタは、トランジスタ238のゲートとドレ
イン、トランジスタ240のゲート、及び端子328と
へ接続されている。
【0033】図2の増幅器200の固定バイアス源10
8は、Vdd/2(端子145)とVss(DC接地、
端子161)との間に接続した分圧器より構成されてい
る。端子145へ印加されたプリセット電圧Vdd/2
により、所定の電流が、抵抗器204、ダイオード接続
のトランジスタ205、及び抵抗器209とに流れる。 電圧Vdd/2に比例したプリセット電圧が、トランジ
スタ205の共通に接続したベースとコレクタ(端子1
22)に誘起する。このプリセット電圧は、図2の増幅
器200の差動入力回路103の、ソースが接続された
トランジスタ225と230向のバイアス源(すなわち
、トランジスタ207)と、図2の増幅器200の第1
の入力回路104の、エミッタが接続したトランジスタ
252と255向のエミッタ・バイアス源とへ印加され
る。端子145にプリセット電圧Vdd/2により、図
2の増幅器の差動入力回路103と第1の出力回路10
4との部分の利得は一定である。
【0034】図2の増幅器の可変バイアス源110は、
制御電圧端子120とVss(一般にDC接地)との間
に接続した分圧器より成っている。端子120へ印加さ
れた調節可能な制御電圧VCは、抵抗器281、ダイオ
ード接続のトランジスタ285、及び抵抗器289とを
流れる電流を制御する。調節可能な制御電圧VCは、ト
ランジスタ285の相互に接続したベースとコレクタ(
端子123)に誘起する。この調節可能な電圧は、エミ
ッタ接続のトランジスタ272と275より成る図2の
増幅器の出力回路106のバイアス源へ印加される。 調節可能な電圧VCにより、図2の増幅器の第2出力回
路の部分の利得は、制御電圧VCに応答して連続的に調
節される。
【0035】図2の増幅器の差動入力回路の部分では、
入力信号POSとNEGが、トランジスタ230と22
5のゲートへそれぞれ送られる。トランジスタ225と
230は、信号NEGとPOSとの間の差を増幅する一
組の接続したソースとして動作する。トランジスタ22
5と230のソース向けの電流は、ソース・バイアス・
トランジスタ207と、電流が等分に接続したトランジ
スタ220と222とを経由して、固定バイアス源10
8のトランジスタ205のベースから、ソース接続のト
ランジスタ225と230へ流れる。トランジスタ20
7のベースの電圧は、トランジスタのコレクタとベース
との電圧により制御される。トランジスタ207のコレ
クタ−ベース間の経路が、トランジスタ220のソース
−ドレイン間の経路と直列に接続されているので、トラ
ンジスタ220を流れるドレイン電流とトランジスタ2
22から端子324へ流れる電流とは、端子145の電
圧Vdd/2により一定に維持される。従って、端子3
24からトランジスタ225と230の共通接続のソー
スへ送られる電流は、事前に決定される。
【0036】ダイオード接続のトランジスタ232は2
34及び電流が等分に接続したトランジスタ238と2
40は、トランジスタ225と230のドレインに対し
能動的負荷を形成する。トランジスタ225のドレイン
は、ダイオード接続のトランジスタ232のコレクタ−
エミッタ間の経路を経由して、トランジスタ238のド
レインとエミッタとへ接続しており、トランジスタ23
0のドレインは、ダイオード接続のトランジスタ234
のコレクタ−エミッタ間の経路を経て、トランジスタ2
40のドレインへ接続されている。図2に示す増幅器2
00の入力回路103の差動信号出力が、トランジスタ
225と230との間に送られる。図2の増幅器の入力
回路103の利得は、n−p−nソース・バイアス・ト
ランジスタ207のベース電圧により順番に制御される
ソース・バイアス電流により決定される。このベース電
圧は固定されているので、図2の入力回路103の利得
は、一定値に事前に設定される。
【0037】図2に示す増幅器200の第1出力回路1
04において、n−p−nトランジスタのベースはトラ
ンジスタ230のドレインへ接続して、トランジスタ2
55のベースはトランジスタ225のドレインへ接続し
ている。これのベースは、差動出力信号を入力回路トラ
ンジスタ225と230から受信する。n−p−nトラ
ンジスタ252と250のエミッタは端子310で結合
され、トランジスタ257と節点310とVssとの間
に接続された抵抗器260とより構成されているバイア
ス源へ接続している。トランジスタ251のベースは、
図2の固定バイアス源108のトランジスタ205のベ
ースに接続されている。従って、トランジスタ251の
コレクターエミッタ間の経路を通る電流は、端子145
の固定電圧Vdd/2により制御される。第1の出力回
路104の利得は、それによって、入力回路103の利
得であるように回路バイアスに関して固定される。
【0038】n−p−nトランジスタ252と255の
負荷回路は、電流が等分に接続したトランジスタ244
と245より成っており、そのソースは、端子160と
、端子145とn−p−nトランジスタ252のコレク
タとの間に接続された負荷抵抗器112とから一定DC
電圧Vddを受信する。トランジスタは、また、トラン
ジスタ245のドレインと抵抗器112とに接続したコ
レクタを有する。トランジスタ255は、トランジスタ
244と245のゲートと、端子308を経てトランジ
スタ244のドレインとへ接続したコレクタを有する。 トランジスタ252と255のベースへ接続した入力回
路103の、ダイオード接続のn−p−nトランジスタ
232と234は、トランジスタ251と277の飽和
を防止するのを助ける。
【0039】動作状態において、図2の第1出力回路1
04のトランジスタ252と255は、各ベースへ印加
された差動電圧を、負荷抵抗器112を流れ、端子11
6にそこで端末となっている出力電圧VOUT1を発生
する。トランジスタ252と255のベースの電圧が平
衡している場合(すなわち、同一)、負荷トランジスタ
245を流れるドレイン電流は、n−p−nトランジス
タ252のコレクタ電流と同じである。結果として、電
流は抵抗体112を流れず、端子116における電圧V
OUT1は、端子145における電圧、すなわち、Vd
d/2と同じである。
【0040】n−p−nトランジスタ252と255と
のベース間に生成する差動電圧によって、抵抗器112
を流れる最終的電流が発生する。次に、零でない出力電
圧VOUT1が、端子145のAC接地に関連して、端
子116に生成する。
【0041】フィードバック要素150は利得を固定し
て、図2の演算増幅器の利得安定性を確実にする。しか
し、他の用途では、フィードバック要素は使用されず、
安定性は、外部のフィードバック要素により確実になる
【0042】図2の増幅器の第2の出力回路106にお
いて、トランジスタ272のベースは、トランジスタ2
30のドレインへ接続しており、トランジスタ275の
ベースは、トランジスタ225のドレインへ接続してい
る。このようにして、入力回路トランジスタ225と2
30からの差動出力信号は、第2の出力回路106へ送
られる。n−p−nトランジスタ272と275のエミ
ッタは、結合して、端子316に設定されたバイアス源
へ接続されている。このバイアス源は、n−p−nトラ
ンジスタ277の直列に接続したコレクタとエミッタと
の経路と、端子316とVss(DC接地)との間に接
続された抵抗器280とより構成している。n−p−n
トランジスタ277のベースは、図2の可変バイアス回
路110のトランジスタ285のベースへ接続している
。従って、n−p−nトランジスタ277のコレクタ−
エミッタ路を流れる電流は、端子120の可変電圧VC
により制御される。第2出力回路の利得は、これによっ
て、制御電圧VCに応答して調節される。
【0043】トランジスタ272と275の負荷回路は
、ドレインが一定DC電圧Vddを受信し、電流が等分
に接続したトランジスタ265と269と、電圧Vdd
/2搬送端子145とトランジスタ272のコレクタと
の間に接続した負荷抵抗114とより成っている。トラ
ンジスタ272は、トランジスタ265のドレインと抵
抗器114とに接続されたコレクタを有しており、トラ
ンジスタ275は、トランジスタ269のドレインとゲ
ートと、トランジスタ265のゲートとに接続されたコ
レクタを有している。
【0044】図2の増幅器の第2の出力回路の動作は、
第1出力回路104について説明した動作と類似してい
る。図2の第2の出力回路部分のトランジスタ272と
275は、各ベースの間に印加された差動電圧を、抵抗
体114を流れて端子118に出力信号VOUT2を形
成する出力電流に変換する。トランジスタ272と27
5のベース電圧が平衡している場合、負荷トランジスタ
265のドレイン電流は、トランジスタ272のコレク
タ電流に等しい。その結果、電流は抵抗器114を流れ
ず、端子118の電圧VOUT2は、端子145の電圧
、つまりVdd/2に等しい。トランジスタ272と2
75の間に生成する差動電圧によって、最終的電流が抵
抗器114に流れる。次に、零でない出力電圧VOUT
2が端子118に生成する。
【0045】図2の回路の調節可能な(可変)電圧VC
は、調節可能なバイアス源110により受電され、外部
動作変数に応答して際限なく調節可能である。調節可能
な電圧VCにより、第2の出力回路106のトランジス
タ277のベースに印加された電圧は、第2の出力回路
106の利得が制御電圧VCの値にもとずいて変化する
ように、変化する。トランジスタ277により発生した
エミッタ・バイアス電流は、最小値零から、図2の増幅
器の第1の出力回路104のバイアス・トランジスタ2
51のコレクタ電流に等しい最大値まで変化する。その
結果、エミッタ接続のトランジスタ272と275がn
−p−nバイアストランジスタ277により制御される
第2出力回路106の利得は、零と、バイアス・トラン
ジスタ251により制御される第1の出力回路104の
事前設定された利得との間に調節可能である。
【0046】図示の実施例において、Vdd=+8V,
Vdd/2=OV、抵抗器112,114,150,2
04,209,260,280,281,289,29
0は、それぞれ、50K,50K,100K,36K,
1.8K,450,450,1.8K,1.8Kオーム
である。
【図面の簡単な説明】
【図1】多重出力演算増幅器の実施例の構成図である。
【図2】図1の演算増幅器の説明回路図である。
【符号の説明】
103  差動入力回路 104  第1の出力回路 106  第2の出力回路 108  固定バイアス源 110  可変バイアス源

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】  一つ以上の信号を受信する入力(10
    1,102)と、前記入力へ接続され、差動信号を生成
    する一つ以上の入力信号に応答する差動部(225〜2
    34)と一つ以上の受信された信号の大きさを制御する
    第1のバイアス手段(207,220,222,290
    )とより成る入力回路(103)と、それぞれが入力回
    路(103)に接続され、出力信号を生成する差動信号
    に応答する出力手段と出力信号の大きさを制御する第2
    のバイアス手段(251,260,277,280)と
    より成る二つ以上の出力回路(104,106)と、前
    記バイアス手段を一定値に設定するように入力回路の第
    1のバイアス手段と最初の出力回路の第2のバイアス手
    段とへ接続された固定バイアス源(108)と、調節可
    能な制御信号を発生する制御手段(VC,120)と、
    制御手段とほかの一つ以上の出力回路(106)の第2
    のバイアス手段との間に接続され、そしてほかの一つ以
    上の出力回路の第2バイアス手段を制御信号により決定
    された値に設定する制御信号(VC)に応答する少なく
    とも一つの調節可能なバイアス源(110)とより構成
    されていることを特徴とする増幅器。
  2. 【請求項2】  差動部(225〜234)が差動増幅
    器(225〜234)を含むことを特徴とする請求項1
    に記載の増幅器。
  3. 【請求項3】  増幅器の利得を安定するように、第1
    出力回路の出力手段と、第1出力回路の出力信号の少な
    くとも一つの部分を入力へフィードバックする該入力と
    の間に接続されたフィードバック手段(150)とより
    構成されていることを特徴とする請求項1または請求項
    2に記載の増幅器。
  4. 【請求項4】  前記フィードバック手段(150)が
    抵抗であることを特徴とする請求項3に記載の増幅器。
  5. 【請求項5】  フィードバック手段が抵抗(150)
    であることを特徴とする請求項4に記載の増幅器。
  6. 【請求項6】  出力回路または各ほかの出力回路(1
    06)の出力信号の大きさが、第1出力回路の出力信号
    から独立していることを特徴とする前記の請求項のいず
    れかに記載の増幅器。
  7. 【請求項7】  各出力回路の出力に接続された第1負
    荷抵抗体(112,114)より成ることを特徴とする
    すべての前記の請求項のいずれかに記載の増幅器。
  8. 【請求項8】  入力手段(101,103)が二つの
    信号を受信するように設置され、差動部(225〜23
    4)が、二つの信号の分離しているひとつの信号へ接続
    するように適合されたゲートをそれぞれ有する第1と第
    2の差動的に接続した電界効果形トランジスタ(225
    ,230)より成っていることを特徴とするすべての前
    記の請求項のいずれたに記載の増幅器。
  9. 【請求項9】  二つの出力回路(104,106)を
    含み、第1の出力回路(104)は、第1と第2の電界
    効果形トランジスタの各出力に接続されたベースをそれ
    ぞれを有する第1の対のエミッタ結合のバイポーラトラ
    ンジスタ(252,255)を含み、他方の出力回路(
    106)は、第1と第2の電界効果形トランジスタの各
    出力へ接続されたベースをそれぞれ有するエミッタ接続
    の第2の対のバイポーラトランジスタ(272,275
    )を含んでいることを特徴とする請求項8に記載の増幅
    器。
  10. 【請求項10】  第1の出力回路(104)がバイポ
    ーラトランジスタ(251)と第1の抵抗器(260)
    とを含む第1の実質的な定電流源(251,260)を
    含み、前記トランジスタは第1の対のトランジスタ(2
    52,255)のエミッタに接続されたコレクタ、第1
    抵抗器(260)に結合されたエミッタ、及び固定バイ
    アス源(108)へ接続されたベースとを有し、第2出
    力回路(106)はバイポーラトランジスタ(277)
    と第2抵抗器(280)を含む第2の実質的な定電流源
    (277,280)を含み、前記バイポーラトランジス
    タは、第2の対のトランジスタ(272,275)のエ
    ミッタに結合されたコレクタ、第2抵抗器(280)へ
    接続されたエミッタ、及び可変バイアス源(110)へ
    結合されたベースとを有することを特徴とする請求項9
    に記載の増幅器。
  11. 【請求項11】  固定バイアス源(108)が第1と
    第2の固定バイアス源の抵抗器(204,209)と固
    定バイアス源のバイポーラトランジスタ(205)とを
    含み、前記の第1の固定バイアス源の抵抗器(204)
    は、固定バイアス源のトランジスタ(205)と第1の
    出力回路(104)のバイポーラトランジスタ(251
    )のベース端子とへ接続され、可変バイアス源(110
    )は第1と第2の固定バイアス源の抵抗器(281,2
    89)と可変バイアス源のバイポーラトランジスタ(2
    85)とを含み、前記の第1の可変バイアス源の抵抗体
    (281)は可変バイアス源のトランジスタ(285)
    のベース端子と他方の出力回路(106)のバイポーラ
    トランジスタ(277)のベース端子とへ接続されてい
    ることを特徴とする請求項10に記載の増幅器。
  12. 【請求項12】  電界効果形トランジスタがPチャネ
    ル電界効果形トランジスタであり、バイポーラトランジ
    スタがn−p−nトランジスタであることを特徴とする
    請求項11に記載の増幅器。
  13. 【請求項13】  Pチャネル電界効果形トランジスタ
    が金属酸化物半導体Pチャネル電界効果形トランジスタ
    であることを特徴とする請求項12に記載の増幅器。
JP3059195A 1990-03-22 1991-03-22 演算増幅器 Pending JPH04223603A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US497289 1990-03-22
US07/497,289 US5028882A (en) 1990-03-22 1990-03-22 Multiple output operational amplifier

Publications (1)

Publication Number Publication Date
JPH04223603A true JPH04223603A (ja) 1992-08-13

Family

ID=23976239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3059195A Pending JPH04223603A (ja) 1990-03-22 1991-03-22 演算増幅器

Country Status (3)

Country Link
US (1) US5028882A (ja)
EP (1) EP0448143A3 (ja)
JP (1) JPH04223603A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5168243A (en) * 1991-02-06 1992-12-01 Linear Technology Corporation Integrated high gain amplifier
WO1994017590A1 (en) * 1993-01-27 1994-08-04 Micro Linear Corporation Circuit technique that sets transconductance
US5777514A (en) * 1996-09-27 1998-07-07 Micro Linear Corporation Differential to single ended conversion technique for an operational amplifier having low input offset voltage, high speed and high gain
US6107887A (en) * 1998-10-02 2000-08-22 Micro Linear Corporation Differential to single-ended video cable driver having BICMOS current-mode operational amplifier
US7282996B2 (en) * 2005-04-14 2007-10-16 Micron Technology, Inc. Electronic amplifier with signal gain dependent bias
JP2009094595A (ja) * 2007-10-04 2009-04-30 Fujitsu Microelectronics Ltd 差動増幅回路
US20110176694A1 (en) * 2010-01-13 2011-07-21 Schurr Thomas H Multi-port combiner for an audio amplifier

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4991354A (ja) * 1972-12-29 1974-08-31
JPS5013029A (ja) * 1973-04-11 1975-02-10

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5564412A (en) * 1978-11-09 1980-05-15 Toshiba Corp Frequency characteristic regulator
US4464633A (en) * 1982-03-31 1984-08-07 Rca Corporation Amplifier incorporating gain distribution control for cascaded amplifying stages
JPS5922413A (ja) * 1982-07-28 1984-02-04 Mitsubishi Electric Corp 可変利得増幅回路
JP2926591B2 (ja) * 1989-01-25 1999-07-28 株式会社日立製作所 差動トランジスタ回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4991354A (ja) * 1972-12-29 1974-08-31
JPS5013029A (ja) * 1973-04-11 1975-02-10

Also Published As

Publication number Publication date
EP0448143A2 (en) 1991-09-25
EP0448143A3 (en) 1992-04-01
US5028882A (en) 1991-07-02

Similar Documents

Publication Publication Date Title
US6049251A (en) Wide-dynamic-range variable-gain amplifier
US5668468A (en) Common mode stabilizing circuit and method
US5343164A (en) Operational amplifier circuit with slew rate enhancement
US4586000A (en) Transformerless current balanced amplifier
US5150076A (en) Emitter-grounded amplifier circuit with bias circuit
KR20020035324A (ko) 차동 증폭기
US3042875A (en) D.c.-a.c. transistor amplifier
US6362682B2 (en) Common-mode feedback circuit and method
US5682119A (en) Variable gain circuit
US5166636A (en) Dynamic biasing for class a amplifier
US4801893A (en) Forward transimpedance amplifier
JPH04223603A (ja) 演算増幅器
US5162751A (en) Amplifier arrangement
US4757275A (en) Wideband closed loop amplifier
US4442409A (en) Push-pull non-complementary transistor amplifier
US4369410A (en) Monolithically integrable transistor amplifier having gain control means
JPH04307804A (ja) 単位利得最終段
US3936731A (en) Amplifier with fast recovery after input signal overswing
US5327099A (en) Differential stage that provides minimal offset between inputs
JPH0626287B2 (ja) 増幅装置
JPS631768B2 (ja)
JPH07142941A (ja) 増幅器出力段
US3430154A (en) Circuit for stabilizing the dc output voltage of a gain controlled amplifier stage in a direct coupled integrated circuit signal translating system
JPH0712128B2 (ja) 増幅器
US5170134A (en) Fast buffer