JPH04223603A

JPH04223603A - 演算増幅器

Info

Publication number: JPH04223603A
Application number: JP3059195A
Authority: JP
Inventors: Gregory J Manlove; グレゴリー・ジェイ・マンラブ; Jeffrey J Marrah; ジェフリー・ジェイ・マラー; Richard A Kennedy; リチャード・エイ・ケネディー
Original assignee: Delco Electronics LLC
Current assignee: Delco Electronics LLC
Priority date: 1990-03-22
Filing date: 1991-03-22
Publication date: 1992-08-13
Also published as: EP0448143A2; US5028882A; EP0448143A3

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば、集積回路の形
態に縮小されている形式の増幅器に関する。

【０００２】

【従来の技術】演算増幅器は、その動作の多能性と予測
可能性から、アナログとデジタル回路に使用する場合非
常に有用なビルディングブロック方式の装置である。安
定性は、一般に、利得の変動が回路の性能に影響を与え
ないように、この種類の増幅器には外部のフィードバッ
クにより付与されている。演算増幅器の利得の動的調節
は、容易には得られない。しかし、演算増幅器の出力信
号の便利で連続的制御（減衰または増幅）を行うことが
望ましいとされ、安定した回路による動作の安定性を維
持する回路の用途がある。例えば、一つの用途では、切
換えられたコンデンサ回路の実効抵抗は、コンデンサの
充電に使用される電圧レベルを変化して制御される。演
算増幅器の出力を制御して減衰する一つの既知の方法は
、増幅器の出力電圧を電流に変換するバイポーラ回路を
使用し、電流が負荷抵抗器へ印加された制御電圧の関数
として流れるギルバート電池を利用することである。ギルバート電池は、題名“アナログ集積回路の分析と設
計”、パウル・アール・グレイとロバート・ジー・メイ
ヤー著、第２版、５９３頁、１９８４年、ジョーン・ウ
ィリイとサンズ社の図書に記載されている。しかし、こ
のような装置には、電流変換器への所要のバイポーラ電
圧と対数差動制御電圧の必要性との固有の歪の問題など
の重大な技術的複雑性がある。

【０００３】

【課題を解決するための手段】本発明は、改良された増
幅器を提供しようとするものである。従って、本発明は
、一つの面から、請求項１に定義したような増幅器を提
供する。

【０００４】増幅器は、入力信号を受信し、その増幅さ
れた信号を少なくともとも一つの独立した各出力回路へ
送る単一の差動入力回路を有する。一定のバイアスは、
動作変数を差動信号入力回路と少なくとも二つの独立し
た出力回路とに付与する。ほかの独立した出力回路へ印
加された可変バイアスは、調節可能な信号利得を形成す
る。

【０００５】このようにして、バイアス制御の可変信号
電圧が、演算増幅器により誘起される。演算増幅器の利
得の安定性は、フィードバック経路を一定バイアスされ
た出力段階と入力段階との間に設けることにより確実に
なり、可変バイアスの出力段の利得により、バイアス制
御可変電圧を誘起する。

【０００６】一つの実施例では、少なくとも一つの出力
回路の動作は、印加された制御電圧の関数として調節可
能である。

【０００７】もう一つの実施例では、一つの出力回路と
差動入力回路との間のフィードバック構成要素は、演算
増幅器の安定した動作を維持し、ほかの出力回路の動作
は、外部の制御により調節される。

【０００８】好適な実施例において、可変的に減衰する
集積回路演算増幅器は、少なくとも一つの入力及び第１
と第２の出力とを有する単一の差動入力回路と、一対の
独立した出力回路とより構成されている。入力信号は、
差動入力回路において増幅され、第１と第２の出力の間
の差動信号は、各出力回路へ並行に送られる。差動入力
回路と一つの出力回路と利得は、固定バイアス源により
決定された固定値に維持される。ほかの出力回路の利得
は、連続的に調節可能な制御電圧により制御される。一
定出力段階の出力は、演算増幅器の安定性が確実になる
ように、差動入力回路へフィードバックされ、ほかの出
力回路の利得は、調節可能な制御電圧に応答して変化し
、可変的に減衰する。

【０００９】実施例は、第１と第２の入力と第１と第２
の出力とを有する差動入力回路と、第１と第２の入力と
一つの出力とをそれぞれ有する第１と第２の出力回路と
より構成されている増幅器より成っている。増幅器の第
１と第２の入力端子は、差動入力回路の第１と第２の入
力へそれぞれ接続されている。第１と第２の出力回路の
出力は、増幅器の第１と第２の出力端子へそれぞれ接続
されている。差動入力回路の第１と第２の出力は、第１
出力回路の第１と第２の入力へそれぞれ接続されている
。差動入力回路の第１と第２の出力は、第２の出力回路
の第１と第２の入力へそれぞれ接続されている。差動入
力回路と第１の出力回路は、それぞれ、固定バイアス源
へ接続されるように使用されている固定バイアス端子を
備えている。第２の出力回路は、可変バイアス装置へ接
続するように使用されている可変バイアス端子を有して
いる。

【００１０】本発明の実施例は、付属図面に関し、図示
により以降に説明されている。

【００１１】

【実施例】図１に関し、増幅器１００は、差動入力回路
１０３、第１の出力回路１０４、第２の出力回路１０６
、固定バイアス源１０８、可変バイアス源１１０、第１
と第２の負荷インピーダンス１１２と１１４、フィード
バック要素１５０とより構成されている。

【００１２】増幅器１００の第１入力端子１０１は、差
動入力回路１０３の第１入力へ接続され、入力信号ＰＯ
Ｓへ接続されて示されている。増幅器１００の第２入力
端子１０２は、差動入力回路１０３の入力に接続され、
入力信号ＮＥＧへ接続して示されている。

【００１３】増幅器１００は、第１の出力回路１０４の
出力と、負荷インピーダンスの第１端子と、フィードバ
ック要素１５０の第１端子とへ接続されている増幅器１
００の第１出力端子１１６に第１出力信号ＶＯＵＴ１を
発生する。増幅器１００は、第２の出力回路１１６の出
力と負荷インピーダンス１１６の第１端子とへ接続され
ている増幅器１００の第２出力端子１１８に第２出力信
号ＶＯＵＴ２を発生する。

【００１４】差動入力回路１０３と、第１と第２の出力
回路１０４と１０６との第１電源端子は、電源Ｖｄｄと
端子１６０とへ接続している。負荷インピーダンス１１
２と１１４との第２端子は、固定バイアス源１０８の第
１電源端子と、端子１４５とへ接続されている。可変バ
イアス源１１０の入力は、可変電源ＶＣ（矢印が貫通し
ているＶＣとして図示）と端子１２０へ接続されている
。

【００１５】差動入力回路１０３の第１の出力端子は、
端子１３０を経て第１と第２の出力回路の１０４と１０
６との第１入力へ接続している。差動入力回路１０３の
第２出力端子は、端子１３３を経て第１と第２の出力回
路１０４と１０６との第２入力へ接続されている。固定
バイアス源１０８の出力は、端子１２２を経て第１の出
力回路１０４と差動入力回路１０３との電源入力へ接続
されている。可変バイアス源１１０の出力は、端子１２
３を経て第２出力回路１０６の電源入力へ接続されてい
る。フィードバック要素１５０の第２端子は端子１０２
へ接続されている。

【００１６】差動入力回路１０３は、入力信号ＰＯＳと
ＮＥＧとを端子１０１と１０２とからそれぞれ受信し、
信号ＮＥＧとＰＯＳとの間の差に相当する増幅された信
号を形成する。増幅された差動信号は出力端子１３０と
１３３とに現われる。端子１３０と１３３とからの増幅
された信号が、第１の出力回路１０４と第２の出力回路
１０６とに送られる。信号ＶＯＵＴ１が第１の出力回路
１０４に発生して、端子１１６と端子１４５との間の負
荷インピーダンス１１２に現われる。端子１４５は、Ａ
．Ｃ．接地として有効である。ほかの出力信号ＶＯＵＴ
２は、第２の出力回路１０６から得られ、端子１１８と
端子１４５との間の負荷インピーダンス１１４に現われ
る。

【００１７】出力回路１０４と１０６は、それぞれ、互
いに独立して、バイアス源１０８または１１０から印加
されたバイアス電圧に応答して、それぞれ動作する。信
号ＶＯＵＴ１とＶＯＵＴ２は、信号ＰＯＳとＮＥＧとの
差に相当する増幅された信号である。固定バイアス源１
０８により制御された出力回路１０４からの信号ＶＯＵ
Ｔ１の大きさは、可変バイアス源１１０により制御され
た出力回路１０６からの信号ＶＯＵＴ２の大きさとは無
関係である。

【００１８】固定バイアス源１０８の出力は、バイアス
制御電圧を差動入力回路１０３と第１の出力回路１０４
とへ印加される。出力回路１０４の利得は、固定バイア
ス源１０８により決定された所定のレベルに維持される
。第２の出力回路１０６の利得を制御する可変（調節可
能）バイアス源１１０は、電源ＶＣからの制御電圧を受
信する。制御電圧ＶＣは、第２の出力回路１０６の利得
が調節可能に連続的に調節される。

【００１９】第２の出力回路１０６と実質的に同一であ
る別の出力回路が追加されて、分離した調節可能な電源
からのそれぞれ制御可能な複数の出力信号を発生するこ
とが出来ることは、理解されるものである。

【００２０】図１の増幅回路１００において、フィード
バック要素１５０が、増幅器１００を安定するように、
一定バイアスされた第１出力回路１０４の出力端子１１
６と入力端子１０２との間に接続されて示されている。ほかの演算増幅器のフィードバック構成も使用出来る。

【００２１】第２の出力回路は、利得が調節可能である
調節可能バイアス源１１０を経て電圧ＶＣにより制御さ
れる。この場合、バイアス制御された可変電圧が、利得
安定化演算増幅器により誘起する。

【００２２】上述のように、第２の出力回路１０６に類
似した別個の可変バイアス制御出力回路は、出力回路１
０４のような一つの固定バイアス制御回路が使用された
限り、増幅器１００に追加することが出来る。

【００２３】第１出力回路１０４の出力と差動入力回路
との間にフィードバック路を追加すると、利得の安定性
がさらに確実になる。

【００２４】図２に関し、図１の演算増幅器１００とし
て使用される回路２００の実施例の回路が示されている
。図１の各ブロックは、相当する二点鎖線の矩形として
図２に示されている。図２の各回路は、必要な機能を行
うために、一体に接続されたトランジスタと抵抗器より
構成されている。

【００２５】固定バイアス源１０８は、抵抗器２０４と
２０９とｎ−ｐ−ｎバイポーラトランジスタ２０５とよ
り成っている。可変バイアス源１１０は、抵抗器２８１
と２８９とｎ−ｐ−ｎバイポーラトランジスタ２８５と
より成っている。差動入力増幅器１０３は、Ｐチャネル
電界効果トランジスタ２２０，２２２，２２５，２３０
、ｎチャネル電界効果トランジスタ２３８と２４０、ｎ
−ｐ−ｎバイポーラトランジスタ２０７，２３２，２３
４、及び抵抗器２９０とより成っている。第１の出力回
路１０４は、Ｐチャネル電界効果トランジスタ２４４と
２４５、ｎ−ｐ−ｎバイポーラトランジスタ２５１，２
５２，２５５、及び抵抗器２６０とより成っている。第２の出力回路１０６は、Ｐチャネル電界効果トランジ
スタ２６５と２６９、ｎ−ｐ−ｎバイポーラトランジス
タ２７２，２７５，２７７、及び抵抗器２８０とより成
っている。

【００２６】図示の実施例において、すべての電界効果
トランジスタ（ＦＥＴ）は、一般に酸化金属半導体トラ
ンジスタ（ＭＯＳＦＥＴ）である。好適な実施例では、
ゲートとして一般に使用される金属は、多結晶硅素であ
る。負荷インピーダンス１１２と１１４は、抵抗器１１
２と１１４としてそれぞれ示され、フィードバック１５
０は抵抗器１５０ａとして示されている。

【００２７】抵抗体２０４の第１端子と抵抗器１１２と
１１４の第１端子は、端子１４５を経て、正の出力電圧
Ｖｄｄ／２を有する電源に接続している。トランジスタ
２２０，２２２，２４４，２６５，２６９のソースは、
端子１６０を経て、正の出力電圧Ｖｄｄを有する電源に
接続されている。抵抗体２０９，２６０，２８０，２８
９，２９０の第１端子とトランジスタ２３８と２４０の
ソースとは、端子１６１を経て、電圧Ｖｓｓ（一般に接
地）を有する基準電源に接続されている。入力端子１０
１は、トランジスタ２３０のゲートへ接続されている。入力端子１０２は、トランジスタ２２５のゲートとフィ
ードバック抵抗器１５０ａの第１端子へ接続している。出力端子１１６は、抵抗器１１２の第２端子、トランジ
スタ２５２のコレクタ、トランジスタ２４５のドレイン
、及びフィードバック抵抗器１５０ａの第２端子と接続
している。出力端子１１８は、抵抗端子１１４の第２端
子、トランジスタ２７２のコレクタ、及びトランジスタ
２６５のドレインとへ接続している。

【００２８】抵抗器２０４の第２端子は、端子１２２を
経て、トランジスタ２０５のコレクタとベース、及びト
ランジスタ２０７と２５１とのベースとへ接続されてい
る。トランジスタ２０５のエミッタは、端子３０４を経
て、抵抗体２０９の第２端子へ接続されている。

【００２９】抵抗器２８１の第１端子は、端子１２０と
可変出力電圧ＶＣ（矢印が貫通しているＶＣとして図示
）を有する電源とへ接続されている。抵抗器２８１の第
２端子は、トランジスタ２８５のベースとコレクタ、及
び端子１２３を経てトランジスタ２７７のベースとへ接
続されている。トランジスタ２８５のエミッタは、端子
３０６を経て、抵抗器２８９の第２端子へ接続している
。

【００３０】トランジスタ２４４と２４５のゲートは、
端子３０８を経て、トランジスタ２４４のドレインとト
ランジスタ２５５のコレクタとへ接続されている。トラ
ンジスタ２５２と２５５のエミッタは、端子３１０を経
てトランジスタ２５１のコレクタへ接続されている。ト
ランジスタ２５１のエミッタは、端子３１２を経て抵抗
器２６０の第２端子へ接続されている。トランジスタ２
３２，２５５，２７５のベースは端子１３０で結合して
接続され、トランジスタ２３２のコレクタとトランジス
タ２２５のドレインとへ接続されている。トランジスタ
２３４，２５２，２７２のベースは端子１３３で結合し
て接続し、トランジスタ２３４のコレクタとトランジス
タ２３０のドレインとへ接続されている。

【００３１】トランジスタ２６５のゲートは、トランジ
スタ２６９のゲートと、端子３１４を経てトランジスタ
２６９のドレインとトランジスタ２７５のコレクタとへ
接続されている。トランジスタ２７２と２７５のエミッ
タは、端子３３１６を経てトランジスタ２７７のコレク
タへ接続されている。トランジスタ２７７のエミッタは
、端子３１８経て抵抗体２８０の第２端子へ接続されて
いる。

【００３２】トランジスタ２２０のドレインとゲートは
、トランジスタ２０７のコレクタと、端子３２０を経て
トランジスタ２２２のゲートとへそれぞれ接続されてい
る。トランジスタ２０７のエミッタは、端子３２２を経
て抵抗器２９０の第２端子へ接続されている。トランジ
スタ２２２のドレインは、端子３２４を経てトランジス
タ２２５と２３０のソースへ接続されている。トランジ
スタ２３４のエミッタは、端子３２６を経てトランジス
タ２４０のドレインへ接続されている。トランジスタ２
３２のエミッタは、トランジスタ２３８のゲートとドレ
イン、トランジスタ２４０のゲート、及び端子３２８と
へ接続されている。

【００３３】図２の増幅器２００の固定バイアス源１０
８は、Ｖｄｄ／２（端子１４５）とＶｓｓ（ＤＣ接地、
端子１６１）との間に接続した分圧器より構成されてい
る。端子１４５へ印加されたプリセット電圧Ｖｄｄ／２
により、所定の電流が、抵抗器２０４、ダイオード接続
のトランジスタ２０５、及び抵抗器２０９とに流れる。電圧Ｖｄｄ／２に比例したプリセット電圧が、トランジ
スタ２０５の共通に接続したベースとコレクタ（端子１
２２）に誘起する。このプリセット電圧は、図２の増幅
器２００の差動入力回路１０３の、ソースが接続された
トランジスタ２２５と２３０向のバイアス源（すなわち
、トランジスタ２０７）と、図２の増幅器２００の第１
の入力回路１０４の、エミッタが接続したトランジスタ
２５２と２５５向のエミッタ・バイアス源とへ印加され
る。端子１４５にプリセット電圧Ｖｄｄ／２により、図
２の増幅器の差動入力回路１０３と第１の出力回路１０
４との部分の利得は一定である。

【００３４】図２の増幅器の可変バイアス源１１０は、
制御電圧端子１２０とＶｓｓ（一般にＤＣ接地）との間
に接続した分圧器より成っている。端子１２０へ印加さ
れた調節可能な制御電圧ＶＣは、抵抗器２８１、ダイオ
ード接続のトランジスタ２８５、及び抵抗器２８９とを
流れる電流を制御する。調節可能な制御電圧ＶＣは、ト
ランジスタ２８５の相互に接続したベースとコレクタ（
端子１２３）に誘起する。この調節可能な電圧は、エミ
ッタ接続のトランジスタ２７２と２７５より成る図２の
増幅器の出力回路１０６のバイアス源へ印加される。調節可能な電圧ＶＣにより、図２の増幅器の第２出力回
路の部分の利得は、制御電圧ＶＣに応答して連続的に調
節される。

【００３５】図２の増幅器の差動入力回路の部分では、
入力信号ＰＯＳとＮＥＧが、トランジスタ２３０と２２
５のゲートへそれぞれ送られる。トランジスタ２２５と
２３０は、信号ＮＥＧとＰＯＳとの間の差を増幅する一
組の接続したソースとして動作する。トランジスタ２２
５と２３０のソース向けの電流は、ソース・バイアス・
トランジスタ２０７と、電流が等分に接続したトランジ
スタ２２０と２２２とを経由して、固定バイアス源１０
８のトランジスタ２０５のベースから、ソース接続のト
ランジスタ２２５と２３０へ流れる。トランジスタ２０
７のベースの電圧は、トランジスタのコレクタとベース
との電圧により制御される。トランジスタ２０７のコレ
クタ−ベース間の経路が、トランジスタ２２０のソース
−ドレイン間の経路と直列に接続されているので、トラ
ンジスタ２２０を流れるドレイン電流とトランジスタ２
２２から端子３２４へ流れる電流とは、端子１４５の電
圧Ｖｄｄ／２により一定に維持される。従って、端子３
２４からトランジスタ２２５と２３０の共通接続のソー
スへ送られる電流は、事前に決定される。

【００３６】ダイオード接続のトランジスタ２３２は２
３４及び電流が等分に接続したトランジスタ２３８と２
４０は、トランジスタ２２５と２３０のドレインに対し
能動的負荷を形成する。トランジスタ２２５のドレイン
は、ダイオード接続のトランジスタ２３２のコレクタ−
エミッタ間の経路を経由して、トランジスタ２３８のド
レインとエミッタとへ接続しており、トランジスタ２３
０のドレインは、ダイオード接続のトランジスタ２３４
のコレクタ−エミッタ間の経路を経て、トランジスタ２
４０のドレインへ接続されている。図２に示す増幅器２
００の入力回路１０３の差動信号出力が、トランジスタ
２２５と２３０との間に送られる。図２の増幅器の入力
回路１０３の利得は、ｎ−ｐ−ｎソース・バイアス・ト
ランジスタ２０７のベース電圧により順番に制御される
ソース・バイアス電流により決定される。このベース電
圧は固定されているので、図２の入力回路１０３の利得
は、一定値に事前に設定される。

【００３７】図２に示す増幅器２００の第１出力回路１
０４において、ｎ−ｐ−ｎトランジスタのベースはトラ
ンジスタ２３０のドレインへ接続して、トランジスタ２
５５のベースはトランジスタ２２５のドレインへ接続し
ている。これのベースは、差動出力信号を入力回路トラ
ンジスタ２２５と２３０から受信する。ｎ−ｐ−ｎトラ
ンジスタ２５２と２５０のエミッタは端子３１０で結合
され、トランジスタ２５７と節点３１０とＶｓｓとの間
に接続された抵抗器２６０とより構成されているバイア
ス源へ接続している。トランジスタ２５１のベースは、
図２の固定バイアス源１０８のトランジスタ２０５のベ
ースに接続されている。従って、トランジスタ２５１の
コレクターエミッタ間の経路を通る電流は、端子１４５
の固定電圧Ｖｄｄ／２により制御される。第１の出力回
路１０４の利得は、それによって、入力回路１０３の利
得であるように回路バイアスに関して固定される。

【００３８】ｎ−ｐ−ｎトランジスタ２５２と２５５の
負荷回路は、電流が等分に接続したトランジスタ２４４
と２４５より成っており、そのソースは、端子１６０と
、端子１４５とｎ−ｐ−ｎトランジスタ２５２のコレク
タとの間に接続された負荷抵抗器１１２とから一定ＤＣ
電圧Ｖｄｄを受信する。トランジスタは、また、トラン
ジスタ２４５のドレインと抵抗器１１２とに接続したコ
レクタを有する。トランジスタ２５５は、トランジスタ
２４４と２４５のゲートと、端子３０８を経てトランジ
スタ２４４のドレインとへ接続したコレクタを有する。トランジスタ２５２と２５５のベースへ接続した入力回
路１０３の、ダイオード接続のｎ−ｐ−ｎトランジスタ
２３２と２３４は、トランジスタ２５１と２７７の飽和
を防止するのを助ける。

【００３９】動作状態において、図２の第１出力回路１
０４のトランジスタ２５２と２５５は、各ベースへ印加
された差動電圧を、負荷抵抗器１１２を流れ、端子１１
６にそこで端末となっている出力電圧ＶＯＵＴ１を発生
する。トランジスタ２５２と２５５のベースの電圧が平
衡している場合（すなわち、同一）、負荷トランジスタ
２４５を流れるドレイン電流は、ｎ−ｐ−ｎトランジス
タ２５２のコレクタ電流と同じである。結果として、電
流は抵抗体１１２を流れず、端子１１６における電圧Ｖ
ＯＵＴ１は、端子１４５における電圧、すなわち、Ｖｄ
ｄ／２と同じである。

【００４０】ｎ−ｐ−ｎトランジスタ２５２と２５５と
のベース間に生成する差動電圧によって、抵抗器１１２
を流れる最終的電流が発生する。次に、零でない出力電
圧ＶＯＵＴ１が、端子１４５のＡＣ接地に関連して、端
子１１６に生成する。

【００４１】フィードバック要素１５０は利得を固定し
て、図２の演算増幅器の利得安定性を確実にする。しか
し、他の用途では、フィードバック要素は使用されず、
安定性は、外部のフィードバック要素により確実になる
。

【００４２】図２の増幅器の第２の出力回路１０６にお
いて、トランジスタ２７２のベースは、トランジスタ２
３０のドレインへ接続しており、トランジスタ２７５の
ベースは、トランジスタ２２５のドレインへ接続してい
る。このようにして、入力回路トランジスタ２２５と２
３０からの差動出力信号は、第２の出力回路１０６へ送
られる。ｎ−ｐ−ｎトランジスタ２７２と２７５のエミ
ッタは、結合して、端子３１６に設定されたバイアス源
へ接続されている。このバイアス源は、ｎ−ｐ−ｎトラ
ンジスタ２７７の直列に接続したコレクタとエミッタと
の経路と、端子３１６とＶｓｓ（ＤＣ接地）との間に接
続された抵抗器２８０とより構成している。ｎ−ｐ−ｎ
トランジスタ２７７のベースは、図２の可変バイアス回
路１１０のトランジスタ２８５のベースへ接続している
。従って、ｎ−ｐ−ｎトランジスタ２７７のコレクタ−
エミッタ路を流れる電流は、端子１２０の可変電圧ＶＣ
により制御される。第２出力回路の利得は、これによっ
て、制御電圧ＶＣに応答して調節される。

【００４３】トランジスタ２７２と２７５の負荷回路は
、ドレインが一定ＤＣ電圧Ｖｄｄを受信し、電流が等分
に接続したトランジスタ２６５と２６９と、電圧Ｖｄｄ
／２搬送端子１４５とトランジスタ２７２のコレクタと
の間に接続した負荷抵抗１１４とより成っている。トラ
ンジスタ２７２は、トランジスタ２６５のドレインと抵
抗器１１４とに接続されたコレクタを有しており、トラ
ンジスタ２７５は、トランジスタ２６９のドレインとゲ
ートと、トランジスタ２６５のゲートとに接続されたコ
レクタを有している。

【００４４】図２の増幅器の第２の出力回路の動作は、
第１出力回路１０４について説明した動作と類似してい
る。図２の第２の出力回路部分のトランジスタ２７２と
２７５は、各ベースの間に印加された差動電圧を、抵抗
体１１４を流れて端子１１８に出力信号ＶＯＵＴ２を形
成する出力電流に変換する。トランジスタ２７２と２７
５のベース電圧が平衡している場合、負荷トランジスタ
２６５のドレイン電流は、トランジスタ２７２のコレク
タ電流に等しい。その結果、電流は抵抗器１１４を流れ
ず、端子１１８の電圧ＶＯＵＴ２は、端子１４５の電圧
、つまりＶｄｄ／２に等しい。トランジスタ２７２と２
７５の間に生成する差動電圧によって、最終的電流が抵
抗器１１４に流れる。次に、零でない出力電圧ＶＯＵＴ
２が端子１１８に生成する。

【００４５】図２の回路の調節可能な（可変）電圧ＶＣ
は、調節可能なバイアス源１１０により受電され、外部
動作変数に応答して際限なく調節可能である。調節可能
な電圧ＶＣにより、第２の出力回路１０６のトランジス
タ２７７のベースに印加された電圧は、第２の出力回路
１０６の利得が制御電圧ＶＣの値にもとずいて変化する
ように、変化する。トランジスタ２７７により発生した
エミッタ・バイアス電流は、最小値零から、図２の増幅
器の第１の出力回路１０４のバイアス・トランジスタ２
５１のコレクタ電流に等しい最大値まで変化する。その
結果、エミッタ接続のトランジスタ２７２と２７５がｎ
−ｐ−ｎバイアストランジスタ２７７により制御される
第２出力回路１０６の利得は、零と、バイアス・トラン
ジスタ２５１により制御される第１の出力回路１０４の
事前設定された利得との間に調節可能である。

【００４６】図示の実施例において、Ｖｄｄ＝＋８Ｖ，
Ｖｄｄ／２＝ＯＶ、抵抗器１１２，１１４，１５０，２
０４，２０９，２６０，２８０，２８１，２８９，２９
０は、それぞれ、５０Ｋ，５０Ｋ，１００Ｋ，３６Ｋ，
１．８Ｋ，４５０，４５０，１．８Ｋ，１．８Ｋオーム
である。

【図面の簡単な説明】

【図１】多重出力演算増幅器の実施例の構成図である。

【図２】図１の演算増幅器の説明回路図である。

【符号の説明】

１０３　　差動入力回路１０４　　第１の出力回路１０６　　第２の出力回路１０８　　固定バイアス源１１０　　可変バイアス源

Claims

【特許請求の範囲】

【請求項１】　　一つ以上の信号を受信する入力（１０
１，１０２）と、前記入力へ接続され、差動信号を生成
する一つ以上の入力信号に応答する差動部（２２５〜２
３４）と一つ以上の受信された信号の大きさを制御する
第１のバイアス手段（２０７，２２０，２２２，２９０
）とより成る入力回路（１０３）と、それぞれが入力回
路（１０３）に接続され、出力信号を生成する差動信号
に応答する出力手段と出力信号の大きさを制御する第２
のバイアス手段（２５１，２６０，２７７，２８０）と
より成る二つ以上の出力回路（１０４，１０６）と、前
記バイアス手段を一定値に設定するように入力回路の第
１のバイアス手段と最初の出力回路の第２のバイアス手
段とへ接続された固定バイアス源（１０８）と、調節可
能な制御信号を発生する制御手段（ＶＣ，１２０）と、
制御手段とほかの一つ以上の出力回路（１０６）の第２
のバイアス手段との間に接続され、そしてほかの一つ以
上の出力回路の第２バイアス手段を制御信号により決定
された値に設定する制御信号（ＶＣ）に応答する少なく
とも一つの調節可能なバイアス源（１１０）とより構成
されていることを特徴とする増幅器。
【請求項２】　　差動部（２２５〜２３４）が差動増幅
器（２２５〜２３４）を含むことを特徴とする請求項１
に記載の増幅器。
【請求項３】　　増幅器の利得を安定するように、第１
出力回路の出力手段と、第１出力回路の出力信号の少な
くとも一つの部分を入力へフィードバックする該入力と
の間に接続されたフィードバック手段（１５０）とより
構成されていることを特徴とする請求項１または請求項
２に記載の増幅器。
【請求項４】　　前記フィードバック手段（１５０）が
抵抗であることを特徴とする請求項３に記載の増幅器。
【請求項５】　　フィードバック手段が抵抗（１５０）
であることを特徴とする請求項４に記載の増幅器。
【請求項６】　　出力回路または各ほかの出力回路（１
０６）の出力信号の大きさが、第１出力回路の出力信号
から独立していることを特徴とする前記の請求項のいず
れかに記載の増幅器。
【請求項７】　　各出力回路の出力に接続された第１負
荷抵抗体（１１２，１１４）より成ることを特徴とする
すべての前記の請求項のいずれかに記載の増幅器。
【請求項８】　　入力手段（１０１，１０３）が二つの
信号を受信するように設置され、差動部（２２５〜２３
４）が、二つの信号の分離しているひとつの信号へ接続
するように適合されたゲートをそれぞれ有する第１と第
２の差動的に接続した電界効果形トランジスタ（２２５
，２３０）より成っていることを特徴とするすべての前
記の請求項のいずれたに記載の増幅器。
【請求項９】　　二つの出力回路（１０４，１０６）を
含み、第１の出力回路（１０４）は、第１と第２の電界
効果形トランジスタの各出力に接続されたベースをそれ
ぞれを有する第１の対のエミッタ結合のバイポーラトラ
ンジスタ（２５２，２５５）を含み、他方の出力回路（
１０６）は、第１と第２の電界効果形トランジスタの各
出力へ接続されたベースをそれぞれ有するエミッタ接続
の第２の対のバイポーラトランジスタ（２７２，２７５
）を含んでいることを特徴とする請求項８に記載の増幅
器。
【請求項１０】　　第１の出力回路（１０４）がバイポ
ーラトランジスタ（２５１）と第１の抵抗器（２６０）
とを含む第１の実質的な定電流源（２５１，２６０）を
含み、前記トランジスタは第１の対のトランジスタ（２
５２，２５５）のエミッタに接続されたコレクタ、第１
抵抗器（２６０）に結合されたエミッタ、及び固定バイ
アス源（１０８）へ接続されたベースとを有し、第２出
力回路（１０６）はバイポーラトランジスタ（２７７）
と第２抵抗器（２８０）を含む第２の実質的な定電流源
（２７７，２８０）を含み、前記バイポーラトランジス
タは、第２の対のトランジスタ（２７２，２７５）のエ
ミッタに結合されたコレクタ、第２抵抗器（２８０）へ
接続されたエミッタ、及び可変バイアス源（１１０）へ
結合されたベースとを有することを特徴とする請求項９
に記載の増幅器。
【請求項１１】　　固定バイアス源（１０８）が第１と
第２の固定バイアス源の抵抗器（２０４，２０９）と固
定バイアス源のバイポーラトランジスタ（２０５）とを
含み、前記の第１の固定バイアス源の抵抗器（２０４）
は、固定バイアス源のトランジスタ（２０５）と第１の
出力回路（１０４）のバイポーラトランジスタ（２５１
）のベース端子とへ接続され、可変バイアス源（１１０
）は第１と第２の固定バイアス源の抵抗器（２８１，２
８９）と可変バイアス源のバイポーラトランジスタ（２
８５）とを含み、前記の第１の可変バイアス源の抵抗体
（２８１）は可変バイアス源のトランジスタ（２８５）
のベース端子と他方の出力回路（１０６）のバイポーラ
トランジスタ（２７７）のベース端子とへ接続されてい
ることを特徴とする請求項１０に記載の増幅器。
【請求項１２】　　電界効果形トランジスタがＰチャネ
ル電界効果形トランジスタであり、バイポーラトランジ
スタがｎ−ｐ−ｎトランジスタであることを特徴とする
請求項１１に記載の増幅器。
【請求項１３】　　Ｐチャネル電界効果形トランジスタ
が金属酸化物半導体Ｐチャネル電界効果形トランジスタ
であることを特徴とする請求項１２に記載の増幅器。