JPH07142941A - 増幅器出力段 - Google Patents
増幅器出力段Info
- Publication number
- JPH07142941A JPH07142941A JP6135651A JP13565194A JPH07142941A JP H07142941 A JPH07142941 A JP H07142941A JP 6135651 A JP6135651 A JP 6135651A JP 13565194 A JP13565194 A JP 13565194A JP H07142941 A JPH07142941 A JP H07142941A
- Authority
- JP
- Japan
- Prior art keywords
- connection point
- amplifier
- output stage
- output
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/26—Push-pull amplifiers; Phase-splitters therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3066—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the collectors of complementary power transistors being connected to the output
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 低い供給電圧で作動でき、しかも出力側抵抗
の周波数依存性が小さく、帯域幅が広い増幅器出力段を
提供する。 【構成】 入力電圧に対する出力電流の特性が非対称で
ある２つの相補形トランスコンダクタンス増幅器と、電
流増幅器と、帰還回路網とを設ける。相補増幅器は、出
力電流の流れ方向が互いに反対である場合にそれぞれの
入力側に印加される電圧に対するそれぞれの出力電流の
関係が非対称特性を有する。
の周波数依存性が小さく、帯域幅が広い増幅器出力段を
提供する。 【構成】 入力電圧に対する出力電流の特性が非対称で
ある２つの相補形トランスコンダクタンス増幅器と、電
流増幅器と、帰還回路網とを設ける。相補増幅器は、出
力電流の流れ方向が互いに反対である場合にそれぞれの
入力側に印加される電圧に対するそれぞれの出力電流の
関係が非対称特性を有する。
Description
【０００１】
【産業上の利用分野】本発明は増幅器出力段に関する。
【０００２】特に本発明は、小さい供給電圧により作動
でき、１より大きい電圧増幅率を可能にする増幅器のた
めの低抵抗出力段に関する。
でき、１より大きい電圧増幅率を可能にする増幅器のた
めの低抵抗出力段に関する。
【０００３】
【従来の技術】大きい供給電圧で大容量及び高抵抗負荷
を駆動するためには、通常はＡＢ級プッシュプル段が使
用される。この形式のＡＢ級プッシュプル段は通常は、
５つのトランジスタＴ１〜Ｔ５及び電源Ｉ０を有する図
１の回路構成を有する。図１に示されている出力段は、
ベースーエミッタ間電圧及びコレクターエミッタ間飽和
電圧の和を正又は負の供給電圧ＶＤＤ，ＶＳＳから減算
した値にほぼ近い出力電圧レベルを最大値として有す
る。これにより、５Ｖを越える供給電圧のためにこの形
式のＡＢ級プッシュプル段を使用するという典型的な用
途が可能となる。約２Ｖ以下の供給電圧のためには、図
１の出力段は適しない。何故ならばこの場合、出力励振
電圧は、中間電位から計測して最大１００〜２００ｍＶ
までにすぎないからである。
を駆動するためには、通常はＡＢ級プッシュプル段が使
用される。この形式のＡＢ級プッシュプル段は通常は、
５つのトランジスタＴ１〜Ｔ５及び電源Ｉ０を有する図
１の回路構成を有する。図１に示されている出力段は、
ベースーエミッタ間電圧及びコレクターエミッタ間飽和
電圧の和を正又は負の供給電圧ＶＤＤ，ＶＳＳから減算
した値にほぼ近い出力電圧レベルを最大値として有す
る。これにより、５Ｖを越える供給電圧のためにこの形
式のＡＢ級プッシュプル段を使用するという典型的な用
途が可能となる。約２Ｖ以下の供給電圧のためには、図
１の出力段は適しない。何故ならばこの場合、出力励振
電圧は、中間電位から計測して最大１００〜２００ｍＶ
までにすぎないからである。
【０００４】従って、約２Ｖの供給電圧においては、図
２の回路原理が使用される。差動増幅器ＤＩＦＦは、エ
ミッタ接地形回路で作動される２つの出力側バイポーラ
トランジスタＴ６，Ｔ７のための励振駆動電圧を発生す
る。バイポーラトランジスタの出力側は、抵抗Ｒ２，Ｒ
１を介して作動増幅器ＤＩＦＦの反転入力側に帰還接続
されている。
２の回路原理が使用される。差動増幅器ＤＩＦＦは、エ
ミッタ接地形回路で作動される２つの出力側バイポーラ
トランジスタＴ６，Ｔ７のための励振駆動電圧を発生す
る。バイポーラトランジスタの出力側は、抵抗Ｒ２，Ｒ
１を介して作動増幅器ＤＩＦＦの反転入力側に帰還接続
されている。
【０００５】これに相当する回路構成は、増幅器出力側
にＭＯＳトランジスタを設けても実施できる。
にＭＯＳトランジスタを設けても実施できる。
【０００６】図２の出力段の出力電圧は、供給電圧レベ
ルＶＤＤ，ＶＳＳからエミッターコレクタ間飽和電圧を
減算した値に到達する。従ってこの出力電圧は、ベース
ーエミッタ間電圧だけ、図１の出力段の出力電圧に比し
て高い。
ルＶＤＤ，ＶＳＳからエミッターコレクタ間飽和電圧を
減算した値に到達する。従ってこの出力電圧は、ベース
ーエミッタ間電圧だけ、図１の出力段の出力電圧に比し
て高い。
【０００７】出力段トランジスタＴ６，Ｔ７のコレクタ
は、この段の出力側を形成しているので、出力側は高抵
抗である。すなわち、外部の原因により出力側の電圧が
変動しても出力段トランジスタＴ６，Ｔ７を流れる電流
は僅かしか変化しない。従って、外部の原因による出力
側電圧の変動は、出力段トランジスタＴ６，Ｔ７だけで
は補償できない。この点は、図１のＴ４及びＴ５がエミ
ッタ負帰還結合により補償を行うことができる点と異な
る。出力電圧を抵抗Ｒ２，Ｒ１を介して差動増幅器ＤＩ
ＦＦの反転入力側に帰還することによってのみ、出力側
トランジスタを流れる電流を変化できる。従って、出力
側の電圧を変化させて差動増幅器の反転入力側の電圧を
変化させると、出力側トランジスタの駆動電圧が変化
し、ひいては出力側を流れる電流が変化する。出力電圧
が望ましくなく変動したことに対して差動増幅器が応動
する程度は、分圧係数ＴＬに依存する。分圧係数ＴＬ
は、負帰還抵抗Ｒ１，Ｒ２の抵抗値により決まる。すな
わち、ＴＬ＝Ｒ１／（Ｒ１＋Ｒ２）である。さらに、応
動の程度は、差動増幅器の増幅率に依存する。増幅率が
大きい程、そして分圧係数ＴＬが大きい程、出力電圧の
変動に対する応動は大きく、出力段はより低抵抗であ
る。
は、この段の出力側を形成しているので、出力側は高抵
抗である。すなわち、外部の原因により出力側の電圧が
変動しても出力段トランジスタＴ６，Ｔ７を流れる電流
は僅かしか変化しない。従って、外部の原因による出力
側電圧の変動は、出力段トランジスタＴ６，Ｔ７だけで
は補償できない。この点は、図１のＴ４及びＴ５がエミ
ッタ負帰還結合により補償を行うことができる点と異な
る。出力電圧を抵抗Ｒ２，Ｒ１を介して差動増幅器ＤＩ
ＦＦの反転入力側に帰還することによってのみ、出力側
トランジスタを流れる電流を変化できる。従って、出力
側の電圧を変化させて差動増幅器の反転入力側の電圧を
変化させると、出力側トランジスタの駆動電圧が変化
し、ひいては出力側を流れる電流が変化する。出力電圧
が望ましくなく変動したことに対して差動増幅器が応動
する程度は、分圧係数ＴＬに依存する。分圧係数ＴＬ
は、負帰還抵抗Ｒ１，Ｒ２の抵抗値により決まる。すな
わち、ＴＬ＝Ｒ１／（Ｒ１＋Ｒ２）である。さらに、応
動の程度は、差動増幅器の増幅率に依存する。増幅率が
大きい程、そして分圧係数ＴＬが大きい程、出力電圧の
変動に対する応動は大きく、出力段はより低抵抗であ
る。
【０００８】差動増幅器ＤＩＦＦの増幅率の周波数依存
性（周波数の増加にともなう増幅率の低下）により、図
２の回路の出力抵抗は、周波数の増加とともに増加す
る。出力段トランジスタＴ６，Ｔ７を駆動する差動増幅
器ＤＩＦＦの位相シフトが、周波数の増加とともに増加
するので、この公知の出力段の帯域幅は制限されてい
る。
性（周波数の増加にともなう増幅率の低下）により、図
２の回路の出力抵抗は、周波数の増加とともに増加す
る。出力段トランジスタＴ６，Ｔ７を駆動する差動増幅
器ＤＩＦＦの位相シフトが、周波数の増加とともに増加
するので、この公知の出力段の帯域幅は制限されてい
る。
【０００９】
【発明が解決しようとする課題】従来の技術から出発し
て本発明の課題は、低い供給電圧で作動でき、しかも出
力抵抗の周波数依存性が小さく、帯域幅が広い増幅器出
力段を提供することにある。
て本発明の課題は、低い供給電圧で作動でき、しかも出
力抵抗の周波数依存性が小さく、帯域幅が広い増幅器出
力段を提供することにある。
【００１０】
【課題を解決するための手段】上記課題は本発明によ
り、請求項１の特徴部分に記載の特徴を有する増幅器出
力段により解決される。
り、請求項１の特徴部分に記載の特徴を有する増幅器出
力段により解決される。
【００１１】本発明の有利な実施例は、そのほかの請求
項に記載されている。
項に記載されている。
【００１２】
【実施例】次に本発明を実施例に基づき図を用いて詳細
に説明する。
に説明する。
【００１３】図３は、本発明の増幅器出力段の基本構成
を示す。図示の増幅器出力段Ｖは、２つの相補増幅器Ｔ
Ｖ１，ＴＶ２を有する。２つの相補増幅器ＴＶ１，ＴＶ
２は、それぞれ２つの入力側及び１つの出力側を有す
る。２つの相補増幅器ＴＶ１，ＴＶ２は、出力電流Ｉ
１，Ｉ２の流れ方向が互いに逆であり、それぞれの入力
電圧に対するそれぞれの出力電流Ｉ１，Ｉ２の特性曲線
は、それぞれ非対称である。すなわち、第１のトランス
コンダクタンス増幅器ＴＶ１の出力電流Ｉ１は、正の入
力電圧ｕ１の増加とともに増加し、入力電圧ｕ１の値が
０の場合には正値を有し、負の入力電圧が増加すると減
少する。しかし、図示されている有利な実施例では、本
回路の入力電圧動作領域内で、負の電圧ｕ１が最大の場
合でも、０とは異なる正の出力電流が発生する。第１の
トランスコンダクタンス増幅器ＴＶ１に対して相補的に
構成されている第２のトランスコンダクタンス増幅器Ｔ
Ｖ２において、入力電圧ｕ２に対する出力電流Ｉ２の特
性曲線は、次のような形を有する、すなわち第２のトラ
ンスコンダクタンス増幅器ＴＶ２の出力電流Ｉ２は、負
の入力電圧の増加とともに増加し、入力電圧値が０であ
る場合には負値を有し、正の入力電圧の増加とともに減
少する特性を有する。しかしこの場合にも、正の入力電
圧が最大の場合でも、０とは異なる出力電流Ｉ２が出力
側で発生する。
を示す。図示の増幅器出力段Ｖは、２つの相補増幅器Ｔ
Ｖ１，ＴＶ２を有する。２つの相補増幅器ＴＶ１，ＴＶ
２は、それぞれ２つの入力側及び１つの出力側を有す
る。２つの相補増幅器ＴＶ１，ＴＶ２は、出力電流Ｉ
１，Ｉ２の流れ方向が互いに逆であり、それぞれの入力
電圧に対するそれぞれの出力電流Ｉ１，Ｉ２の特性曲線
は、それぞれ非対称である。すなわち、第１のトランス
コンダクタンス増幅器ＴＶ１の出力電流Ｉ１は、正の入
力電圧ｕ１の増加とともに増加し、入力電圧ｕ１の値が
０の場合には正値を有し、負の入力電圧が増加すると減
少する。しかし、図示されている有利な実施例では、本
回路の入力電圧動作領域内で、負の電圧ｕ１が最大の場
合でも、０とは異なる正の出力電流が発生する。第１の
トランスコンダクタンス増幅器ＴＶ１に対して相補的に
構成されている第２のトランスコンダクタンス増幅器Ｔ
Ｖ２において、入力電圧ｕ２に対する出力電流Ｉ２の特
性曲線は、次のような形を有する、すなわち第２のトラ
ンスコンダクタンス増幅器ＴＶ２の出力電流Ｉ２は、負
の入力電圧の増加とともに増加し、入力電圧値が０であ
る場合には負値を有し、正の入力電圧の増加とともに減
少する特性を有する。しかしこの場合にも、正の入力電
圧が最大の場合でも、０とは異なる出力電流Ｉ２が出力
側で発生する。
【００１４】さらに、増幅器出力段Ｖ１は、２つの電流
増幅器ＳＶ１，ＳＶ２を有する。電流増幅器ＳＶ１，Ｓ
Ｖ２の入力側は、それぞれトランスコンダクタンス増幅
器ＴＶ１，ＴＶ２の出力側に接続されている。電流増幅
器ＳＶ１，ＳＶ２の出力側は、増幅器段Ｖの出力側接続
点ＫAに接続されている。帰還回路網Ｚ１，Ｚ２，ＣＣ
は、出力側接続点ＫAと基準電位点ＫBとの間に挿入接続
されている。基準電位点ＫBは、図示されている実施例
ではアース電位になっている。帰還回路網は帰還接続点
ＫRにつながり、帰還接続点ＫRはトランスコンダクタン
ス増幅器ＴＶ１，ＴＶ２のそれぞれ反転入力側につなが
っている。トランスコンダクタンス増幅器ＴＶ１，ＴＶ
２のそれぞれの正すなわち非反転入力側は、増幅器出力
段の入力接続点ＫEに接続されている。入力側接続点ＫE
には、アース電位に対して所定の入力電圧信号Ｕeが印
加される。
増幅器ＳＶ１，ＳＶ２を有する。電流増幅器ＳＶ１，Ｓ
Ｖ２の入力側は、それぞれトランスコンダクタンス増幅
器ＴＶ１，ＴＶ２の出力側に接続されている。電流増幅
器ＳＶ１，ＳＶ２の出力側は、増幅器段Ｖの出力側接続
点ＫAに接続されている。帰還回路網Ｚ１，Ｚ２，ＣＣ
は、出力側接続点ＫAと基準電位点ＫBとの間に挿入接続
されている。基準電位点ＫBは、図示されている実施例
ではアース電位になっている。帰還回路網は帰還接続点
ＫRにつながり、帰還接続点ＫRはトランスコンダクタン
ス増幅器ＴＶ１，ＴＶ２のそれぞれ反転入力側につなが
っている。トランスコンダクタンス増幅器ＴＶ１，ＴＶ
２のそれぞれの正すなわち非反転入力側は、増幅器出力
段の入力接続点ＫEに接続されている。入力側接続点ＫE
には、アース電位に対して所定の入力電圧信号Ｕeが印
加される。
【００１５】図３の実施例の基本構成を有する本発明の
増幅器出力段Ｖ１により、増幅器出力段の出力抵抗を小
さく保持でき、しかもその際、増幅器全体にわたっての
帰還回路を使用する必要がない。この点が、図２の回路
と異なる。すなわち図２の回路ではこの帰還回路を使用
しなければならない。図２の出力段と異なり、本発明の
増幅器出力段Ｖでは出力トランジスタの電圧制御は不要
である。従って本発明の増幅器出力段では広い帯域幅に
することができる。
増幅器出力段Ｖ１により、増幅器出力段の出力抵抗を小
さく保持でき、しかもその際、増幅器全体にわたっての
帰還回路を使用する必要がない。この点が、図２の回路
と異なる。すなわち図２の回路ではこの帰還回路を使用
しなければならない。図２の出力段と異なり、本発明の
増幅器出力段Ｖでは出力トランジスタの電圧制御は不要
である。従って本発明の増幅器出力段では広い帯域幅に
することができる。
【００１６】本発明の増幅器出力段で使用されるトラン
スコンダクタンス増幅器ＴＶ１，ＴＶ２は、簡単に構成
できる。何故ならば特別の直線性の要求を満足する必要
がないからである。
スコンダクタンス増幅器ＴＶ１，ＴＶ２は、簡単に構成
できる。何故ならば特別の直線性の要求を満足する必要
がないからである。
【００１７】本発明の増幅器出力段の別の実施例を以下
に説明する際、同一の回路素子には同一の参照番号を使
用する。これらの回路素子は、別の説明がないかぎり前
述のように互いに接続されている。
に説明する際、同一の回路素子には同一の参照番号を使
用する。これらの回路素子は、別の説明がないかぎり前
述のように互いに接続されている。
【００１８】図４に示されているように、トランスコン
ダクタンス増幅器ＴＶ１，ＴＶ２はそれぞれ、第１のト
ランジスタＱ１，Ｑ２と、第２のトランジスタＱ３，Ｑ
４と、第１の電流源Ｉ０，Ｉ１により形成される。どち
らのトランスコンダクタンス増幅器ＴＶ１，ＴＶ２でも
それぞれ第１のトランジスタＱ１，Ｑ２のベースが、入
力側接続点ＫEに接続され、コレクタが供給電位ＶＳ
Ｓ，ＶＤＤに接続され、エミッタが内部の回路接続点Ｋ
I，ＫI′に接続されている。第１の電流源Ｉ０，Ｉ１
は、、内部の接続点ＫI，ＫI′と、２つの供給電位ＶＤ
Ｄ，ＶＳＳのうちの１つとの間に挿入接続されている。
第２のトランジスタＱ３，Ｑ４のエミッタは、内部接続
点ＫI，ＫI′に接続され、ベースは、帰還接続点ＫRに
接続され、コレクタは、電流増幅器ＳＶ１，ＳＶ２の入
力側に接続されている。帰還回路網は、２つのオーム抵
抗ＲＣ１，ＲＣ２により実現されている。後に詳細に説
明するように、抵抗ＲＣ２に並列に補償コンデンサＣＣ
が接続され、この並列接続は、帰還接続点ＫRと出力側
接続点ＫAとの間に挿入接続されている。
ダクタンス増幅器ＴＶ１，ＴＶ２はそれぞれ、第１のト
ランジスタＱ１，Ｑ２と、第２のトランジスタＱ３，Ｑ
４と、第１の電流源Ｉ０，Ｉ１により形成される。どち
らのトランスコンダクタンス増幅器ＴＶ１，ＴＶ２でも
それぞれ第１のトランジスタＱ１，Ｑ２のベースが、入
力側接続点ＫEに接続され、コレクタが供給電位ＶＳ
Ｓ，ＶＤＤに接続され、エミッタが内部の回路接続点Ｋ
I，ＫI′に接続されている。第１の電流源Ｉ０，Ｉ１
は、、内部の接続点ＫI，ＫI′と、２つの供給電位ＶＤ
Ｄ，ＶＳＳのうちの１つとの間に挿入接続されている。
第２のトランジスタＱ３，Ｑ４のエミッタは、内部接続
点ＫI，ＫI′に接続され、ベースは、帰還接続点ＫRに
接続され、コレクタは、電流増幅器ＳＶ１，ＳＶ２の入
力側に接続されている。帰還回路網は、２つのオーム抵
抗ＲＣ１，ＲＣ２により実現されている。後に詳細に説
明するように、抵抗ＲＣ２に並列に補償コンデンサＣＣ
が接続され、この並列接続は、帰還接続点ＫRと出力側
接続点ＫAとの間に挿入接続されている。
【００１９】図４の本発明の増幅器出力段Ｖの動作を次
に説明する。
に説明する。
【００２０】入力電圧ｕeは、アース電位に等しい無信
号点から出発して増加する。これによりトランジスタＱ
３のベースーエミッタ間電圧が上昇し、ひいてはこのト
ランジスタＱ３を流れるコレクタ電流が増加する。この
増加するコレクタ電流は、電流増幅器ＳＶ１により増幅
されて出力側ＫAに到達する。これにより、出力側負荷
の電圧が上昇する。出力側負荷は例えば、負荷抵抗ＲL
と負荷コンデンサＣLとの並列接続により形成できる。
この電圧上昇は、分圧器ＲＣ１，ＲＣ２により低減され
てトランジスタＱ３のベースに供給される。これにより
トランジスタＱ３のベースーエミッタ間電圧は低減さ
れ、出力電圧が入力電圧のＴ倍に到達するとただちにト
ランジスタＱ３を流れる電流の上昇は制限される。ただ
し、Ｔ＝（ＲＣ１＋ＲＣ２）／ＲＣ１である。
号点から出発して増加する。これによりトランジスタＱ
３のベースーエミッタ間電圧が上昇し、ひいてはこのト
ランジスタＱ３を流れるコレクタ電流が増加する。この
増加するコレクタ電流は、電流増幅器ＳＶ１により増幅
されて出力側ＫAに到達する。これにより、出力側負荷
の電圧が上昇する。出力側負荷は例えば、負荷抵抗ＲL
と負荷コンデンサＣLとの並列接続により形成できる。
この電圧上昇は、分圧器ＲＣ１，ＲＣ２により低減され
てトランジスタＱ３のベースに供給される。これにより
トランジスタＱ３のベースーエミッタ間電圧は低減さ
れ、出力電圧が入力電圧のＴ倍に到達するとただちにト
ランジスタＱ３を流れる電流の上昇は制限される。ただ
し、Ｔ＝（ＲＣ１＋ＲＣ２）／ＲＣ１である。
【００２１】トランジスタＱ４でベースーエミッタ間電
圧は、入力電圧ｕeが上昇すると減少する。従って、こ
のトランジスタＱ４に所属する電流増幅器ＳＶ２には、
より小さい電流が供給される。これにより出力電圧も上
昇する。この出力電圧の上昇によりトランジスタＱ４の
ベースーエミッタ間電圧は再び上昇するので、トランジ
スタＱ４を流れる電流は、突然に遮断されるのではな
く、比較的遅い時点で比較的緩慢に遮断される。これ
は、式により簡単に示すことができる。
圧は、入力電圧ｕeが上昇すると減少する。従って、こ
のトランジスタＱ４に所属する電流増幅器ＳＶ２には、
より小さい電流が供給される。これにより出力電圧も上
昇する。この出力電圧の上昇によりトランジスタＱ４の
ベースーエミッタ間電圧は再び上昇するので、トランジ
スタＱ４を流れる電流は、突然に遮断されるのではな
く、比較的遅い時点で比較的緩慢に遮断される。これ
は、式により簡単に示すことができる。
【００２２】図示されているトランジスタＱ１，Ｑ２，
Ｑ３，Ｑ４のベースーエミッターダイオードは、閉ルー
プを形成しているので、そのベース電流ひいてはそのコ
レクタ電流において次式が成り立つ。ＩC，Ｑ１・ＩC，
Ｑ２＝ＩC，Ｑ３・ＩC，Ｑ４。積ＩC，Ｑ１・ＩC，Ｑ２
は、電流源Ｉ０，Ｉ１によりほぼ一定に保持される。従
って積ＩC，Ｑ３・ＩC，Ｑ４も１次近似で一定である。
従って、出力段のトランジスタＱ３，Ｑ４の遮断特性は
次のようである。すなわち、出力段の一方の半部で電流
が２倍に増加すると、他方の半部では１／２に減少す
る。従って、増幅器出力段の半部が完全に遮断されると
いう望ましくない事態が発生することはない。これによ
り、図３の増幅器ＴＶ１及びＴＶ２の説明で述べた要求
が満足される。従ってこの出力段は、双方の出力トラン
ジスタが零点通過時点で導通状態に保持されることによ
り入力信号の零点通過の際にテークオーバ歪が回避され
る公知のＡＢ級負帰還出力段と同様の特性を有する。
Ｑ３，Ｑ４のベースーエミッターダイオードは、閉ルー
プを形成しているので、そのベース電流ひいてはそのコ
レクタ電流において次式が成り立つ。ＩC，Ｑ１・ＩC，
Ｑ２＝ＩC，Ｑ３・ＩC，Ｑ４。積ＩC，Ｑ１・ＩC，Ｑ２
は、電流源Ｉ０，Ｉ１によりほぼ一定に保持される。従
って積ＩC，Ｑ３・ＩC，Ｑ４も１次近似で一定である。
従って、出力段のトランジスタＱ３，Ｑ４の遮断特性は
次のようである。すなわち、出力段の一方の半部で電流
が２倍に増加すると、他方の半部では１／２に減少す
る。従って、増幅器出力段の半部が完全に遮断されると
いう望ましくない事態が発生することはない。これによ
り、図３の増幅器ＴＶ１及びＴＶ２の説明で述べた要求
が満足される。従ってこの出力段は、双方の出力トラン
ジスタが零点通過時点で導通状態に保持されることによ
り入力信号の零点通過の際にテークオーバ歪が回避され
る公知のＡＢ級負帰還出力段と同様の特性を有する。
【００２３】次に本発明の増幅器出力段Ｖの出力側ＫA
の低抵抗性について説明する。何らかの原因により出力
電圧が上昇すると仮定する。これにより分圧器ＲＣ１，
ＲＣ２を介して帰還接続点ＫRの電圧が上昇する。これ
によりトランジスタＱ３のベースーエミッタ間電圧が低
下し、トランジスタＱ４のベースーエミッタ間電圧が上
昇する。これによりトランジスタＱ４を流れる電流が上
昇し、増幅されて出力側に供給される。これにより出力
電圧が低下する。
の低抵抗性について説明する。何らかの原因により出力
電圧が上昇すると仮定する。これにより分圧器ＲＣ１，
ＲＣ２を介して帰還接続点ＫRの電圧が上昇する。これ
によりトランジスタＱ３のベースーエミッタ間電圧が低
下し、トランジスタＱ４のベースーエミッタ間電圧が上
昇する。これによりトランジスタＱ４を流れる電流が上
昇し、増幅されて出力側に供給される。これにより出力
電圧が低下する。
【００２４】この出力段の補償は、分圧器抵抗ＲＣ１，
ＲＣ２及び補償コンデンサＣＣを介して行われる。高周
波の出力信号ではコンデンサＣＣは抵抗ＲＣ２を短絡す
る。従って高周波信号は、トランジスタＱ３，Ｑ４のベ
ースに損失・歪等なしにそのまま供給され、これにより
振動に抗する作用をする。
ＲＣ２及び補償コンデンサＣＣを介して行われる。高周
波の出力信号ではコンデンサＣＣは抵抗ＲＣ２を短絡す
る。従って高周波信号は、トランジスタＱ３，Ｑ４のベ
ースに損失・歪等なしにそのまま供給され、これにより
振動に抗する作用をする。
【００２５】本発明の増幅器出力段は、最低２Ｖすなわ
ちアース電位を基準として＋／−１Ｖの供給電圧まで動
作できる。このような供給電圧レベルでは、出力段を大
きい分圧係数Ｔにより作動すると好適である。分圧係数
Ｔに関して次式が成り立つ。Ｔ＝（ＲＣ１＋ＲＣ２）／
ＲＣ１。分圧係数Ｔは、出力段の１より大きい電圧増幅
率と同一である。このような供給電圧レベルでは約１０
の分圧係数が好適である。何故ならば出力段の入力側
は、０．２Ｖより大きい小さな電圧変移でも過励振さ
れ、従って出力側で大きい励振を得るためには大きい電
圧増幅率Ｔに設定しなければならないからである。
ちアース電位を基準として＋／−１Ｖの供給電圧まで動
作できる。このような供給電圧レベルでは、出力段を大
きい分圧係数Ｔにより作動すると好適である。分圧係数
Ｔに関して次式が成り立つ。Ｔ＝（ＲＣ１＋ＲＣ２）／
ＲＣ１。分圧係数Ｔは、出力段の１より大きい電圧増幅
率と同一である。このような供給電圧レベルでは約１０
の分圧係数が好適である。何故ならば出力段の入力側
は、０．２Ｖより大きい小さな電圧変移でも過励振さ
れ、従って出力側で大きい励振を得るためには大きい電
圧増幅率Ｔに設定しなければならないからである。
【００２６】図５に示されているように、図４の回路は
ＭＯＳ技術でも構成できる。この場合、第１のトランジ
スタＭ１，Ｍ２のゲートは、入力側接続点ＫEに接続さ
れ、ドレインに基準電位点に接続され、ソースは内部接
続点ＫI，ＫI′に接続されている。
ＭＯＳ技術でも構成できる。この場合、第１のトランジ
スタＭ１，Ｍ２のゲートは、入力側接続点ＫEに接続さ
れ、ドレインに基準電位点に接続され、ソースは内部接
続点ＫI，ＫI′に接続されている。
【００２７】この場合、第２のトランジスタＭ３，Ｍ４
のソースは、内部接続点ＫI，ＫI′に接続され、ゲート
は、帰還接続点ＫRに接続され、ドレインは、電流増幅
器ＳＶ１，ＳＶ２の入力側に接続されている。
のソースは、内部接続点ＫI，ＫI′に接続され、ゲート
は、帰還接続点ＫRに接続され、ドレインは、電流増幅
器ＳＶ１，ＳＶ２の入力側に接続されている。
【００２８】図５のＭＯＳ技術の増幅器段の機能は、図
４のバイポーラ技術の増幅器段の動作に比して劣るが、
しかし従来技術の類似の出力段の機能に比して優れてい
る。ＭＯＳートランジスタＭ１〜Ｍ４のトランスコンダ
クタンスは、バイポーラトランジスタのトランスコンダ
クタンスに比して小さい。従って、図５のＭＯＳトラン
ジスタの場合の入力側接続点ＫEと出力側接続点ＫAとの
間の差電圧は、図４のバイポーラトランジスタの場合に
比して大きい。何故ならばＭＯＳトランジスタＭ１〜Ｍ
４のゲートーソース区間は、バイポーラトランジスタの
ベースーエミッタ区間に比して大きく変動するからであ
る。これにより出力段の電圧増幅率は減少し、かつ値が
はっきりと定まらない。従って、図５のＭＯＳトランジ
スタの回路は、図４のバイポーラトランジスタの回路に
比してある程度大きい供給電圧の場合に適する。ＭＯＳ
トランジスタＭ１〜Ｍ５は、大きいＷ／１比ですなわち
いわゆる準閾値領域の近辺又は内で作動しなければなら
ない。従ってＭＯＳトランジスタは非常に大きくなけれ
ばならない。従ってＭＯＳトランジスタの回路は、バイ
ポーラトランジスタの回路と同様の大きい電流には適し
ない。すなわちＭＯＳトランジスタの回路は、バイポー
ラトランジスタの回路に比して小さい電流で作動しなけ
ればならない。
４のバイポーラ技術の増幅器段の動作に比して劣るが、
しかし従来技術の類似の出力段の機能に比して優れてい
る。ＭＯＳートランジスタＭ１〜Ｍ４のトランスコンダ
クタンスは、バイポーラトランジスタのトランスコンダ
クタンスに比して小さい。従って、図５のＭＯＳトラン
ジスタの場合の入力側接続点ＫEと出力側接続点ＫAとの
間の差電圧は、図４のバイポーラトランジスタの場合に
比して大きい。何故ならばＭＯＳトランジスタＭ１〜Ｍ
４のゲートーソース区間は、バイポーラトランジスタの
ベースーエミッタ区間に比して大きく変動するからであ
る。これにより出力段の電圧増幅率は減少し、かつ値が
はっきりと定まらない。従って、図５のＭＯＳトランジ
スタの回路は、図４のバイポーラトランジスタの回路に
比してある程度大きい供給電圧の場合に適する。ＭＯＳ
トランジスタＭ１〜Ｍ５は、大きいＷ／１比ですなわち
いわゆる準閾値領域の近辺又は内で作動しなければなら
ない。従ってＭＯＳトランジスタは非常に大きくなけれ
ばならない。従ってＭＯＳトランジスタの回路は、バイ
ポーラトランジスタの回路と同様の大きい電流には適し
ない。すなわちＭＯＳトランジスタの回路は、バイポー
ラトランジスタの回路に比して小さい電流で作動しなけ
ればならない。
【００２９】通常、本発明の増幅器出力段の構成は、低
抵抗出力段の構成コストを減少し、低抵抗出力段の帯域
幅を広げ、低抵抗出力段の出力抵抗が動作周波数領域内
で周波数に依存しないように作用する。本発明の増幅器
出力段は、高抵抗及び大容量の負荷を駆動するのに適す
る。すなわちこの場合、安定性に問題が発生しない。本
発明の増幅出力段の入力抵抗は、図２の回路の終段トラ
ンジスタの入力抵抗より大きいが、しかし図２の全段の
入力抵抗より小さい。本発明の増幅器出力段は、１より
大きい電圧増幅率で実施できる。電圧増幅率は、帰還抵
抗ＲＣ１，ＲＣ２を適切に選択して２〜１０の範囲内に
設定できる。
抵抗出力段の構成コストを減少し、低抵抗出力段の帯域
幅を広げ、低抵抗出力段の出力抵抗が動作周波数領域内
で周波数に依存しないように作用する。本発明の増幅器
出力段は、高抵抗及び大容量の負荷を駆動するのに適す
る。すなわちこの場合、安定性に問題が発生しない。本
発明の増幅出力段の入力抵抗は、図２の回路の終段トラ
ンジスタの入力抵抗より大きいが、しかし図２の全段の
入力抵抗より小さい。本発明の増幅器出力段は、１より
大きい電圧増幅率で実施できる。電圧増幅率は、帰還抵
抗ＲＣ１，ＲＣ２を適切に選択して２〜１０の範囲内に
設定できる。
【００３０】図６に示されている実施例は、図４の増幅
器出力段の構成とは３つの面で異なる。
器出力段の構成とは３つの面で異なる。
【００３１】第１の相違点は、電流増幅器ＳＶ１，ＳＶ
２は、カレントミラーとして接続されている第３〜第６
のトランジスタＱ５，Ｑ７，Ｑ９，Ｑ１１；Ｑ６，Ｑ
８，Ｑ１０，Ｑ１２により形成されていることにある。
２は、カレントミラーとして接続されている第３〜第６
のトランジスタＱ５，Ｑ７，Ｑ９，Ｑ１１；Ｑ６，Ｑ
８，Ｑ１０，Ｑ１２により形成されていることにある。
【００３２】図示の実施例では、カレントミラーＱ５，
Ｑ７，Ｑ９，Ｑ１１；Ｑ６，Ｑ８，Ｑ１０，Ｑ１２の増
幅率は、２００である。この場合、なんら制限なしに、
バイポーラトランジスタの代りにＭＯＳトランジスタを
使用できる。
Ｑ７，Ｑ９，Ｑ１１；Ｑ６，Ｑ８，Ｑ１０，Ｑ１２の増
幅率は、２００である。この場合、なんら制限なしに、
バイポーラトランジスタの代りにＭＯＳトランジスタを
使用できる。
【００３３】図４の実施例とはさらに次の点で異なる。
すなわち、電流増幅器の中にさらに２つの回路素子が集
積されている。すなわち、第２の電流源Ｉ２，Ｉ３と、
エミッタホロワ回路Ｑ１３，Ｒ１；Ｑ１４，Ｒ２とであ
る。
すなわち、電流増幅器の中にさらに２つの回路素子が集
積されている。すなわち、第２の電流源Ｉ２，Ｉ３と、
エミッタホロワ回路Ｑ１３，Ｒ１；Ｑ１４，Ｒ２とであ
る。
【００３４】ほぼ同一の大きさの電流を供給する第２の
電流源Ｉ２，Ｉ３により過剰電流は、第２のトランジス
タＱ３，Ｑ４を介して流出する。この措置により、出力
段の無信号時電流が減少する。この措置が無い場合、こ
の無信号時電流は、電流増幅率ＳＶ１及びＳＶ２が大き
い場合には大きすぎる。この第２の電流源Ｉ２，Ｉ３を
設けることにより、出力側の励振が大きい場合に対象軸
線に対して出力段の一方の半部を完全にオフにすること
が可能である。これは好適である。これは、トランジス
タＱ５又はトランジスタＱ６がオフになることを意味す
る。
電流源Ｉ２，Ｉ３により過剰電流は、第２のトランジス
タＱ３，Ｑ４を介して流出する。この措置により、出力
段の無信号時電流が減少する。この措置が無い場合、こ
の無信号時電流は、電流増幅率ＳＶ１及びＳＶ２が大き
い場合には大きすぎる。この第２の電流源Ｉ２，Ｉ３を
設けることにより、出力側の励振が大きい場合に対象軸
線に対して出力段の一方の半部を完全にオフにすること
が可能である。これは好適である。これは、トランジス
タＱ５又はトランジスタＱ６がオフになることを意味す
る。
【００３５】再びオンにする場合、まず初めにこれらの
トランジスタのベース電圧は、約０．６〜０．８Ｖに上
昇しなければならない。これは、比較的長時間かかる。
トランジスタのベース電圧は、約０．６〜０．８Ｖに上
昇しなければならない。これは、比較的長時間かかる。
【００３６】このためにエミッタホロワ回路Ｑ１３，Ｒ
１；Ｑ１４，Ｒ２が設けられている。すなわち、エミッ
タホロワ回路Ｑ１３，Ｒ１；Ｑ１４，Ｒ２は、トランジ
スタＱ５及びＱ６のベースーエミッタ間電圧の絶対値を
下方でバイアス電圧ＢＩＡＳ１，ＢＩＡＳ２の値に依存
して０．５〜０．６に制限する。段半部の完全なオフ
は、これにより回避される。バイポーラトランジスタの
トランスコンダクタンスはＭＯＳトランジスタに比して
大きいが、しかしバイポーラトランジスタＱ１３，Ｑ１
４も、ＭＯＳトランジスタにより置換できる。何故なら
ばバイポーラトランジスタＱ１３，Ｑ１４による回路の
場合、これらのバイポーラトランジスタのトランスコン
ダクタンスをエミッタ抵抗により減少することが必要で
あるからである。
１；Ｑ１４，Ｒ２が設けられている。すなわち、エミッ
タホロワ回路Ｑ１３，Ｒ１；Ｑ１４，Ｒ２は、トランジ
スタＱ５及びＱ６のベースーエミッタ間電圧の絶対値を
下方でバイアス電圧ＢＩＡＳ１，ＢＩＡＳ２の値に依存
して０．５〜０．６に制限する。段半部の完全なオフ
は、これにより回避される。バイポーラトランジスタの
トランスコンダクタンスはＭＯＳトランジスタに比して
大きいが、しかしバイポーラトランジスタＱ１３，Ｑ１
４も、ＭＯＳトランジスタにより置換できる。何故なら
ばバイポーラトランジスタＱ１３，Ｑ１４による回路の
場合、これらのバイポーラトランジスタのトランスコン
ダクタンスをエミッタ抵抗により減少することが必要で
あるからである。
【００３７】図７に示されている本発明の増幅器出力段
の別の実施例が、図６の実施例と異なる点は、図７の実
施例では無信号時電流全量を減少するために対数形カレ
ントミラーＱ５，Ｑ７，Ｒ０，Ｒ１；Ｑ９，Ｑ１１，Ｒ
４，Ｒ５；Ｑ６，Ｑ８，Ｒ２，Ｒ３；Ｑ１０，Ｑ１２，
Ｒ６，Ｒ７を設ける点である。図６の回路に比して図７
の回路の場合、バイポーラトランジスタのエミッタはそ
れぞれ、抵抗を介して基準電位ＶＤＤ，ＶＳＳに接続さ
れている。対称に配置されている抵抗Ｒ０，Ｒ２；Ｒ
１，Ｒ３；Ｒ４，Ｒ６；Ｒ５，Ｒ７はそれぞれ、ほぼ同
一の値を有する。Ｒ０の抵抗値がＲ１の抵抗値より大き
く、Ｒ４の抵抗値がＲ５の抵抗値より大きい場合、電流
増幅率は、出力電流が小さい場合には小さく、出力電流
が大きい場合には大きい。従って図７でのトランジスタ
Ｑ３及びＱ４による無信号時電流の増幅は、図６の場合
に比して大幅に小さい。これにより無信号時電流をさら
に減少できる。電流が小さい場合、トランジスタのエミ
ッタ面積の比がミラー比を決める。電流が大きい場合、
抵抗がミラー比を決める。
の別の実施例が、図６の実施例と異なる点は、図７の実
施例では無信号時電流全量を減少するために対数形カレ
ントミラーＱ５，Ｑ７，Ｒ０，Ｒ１；Ｑ９，Ｑ１１，Ｒ
４，Ｒ５；Ｑ６，Ｑ８，Ｒ２，Ｒ３；Ｑ１０，Ｑ１２，
Ｒ６，Ｒ７を設ける点である。図６の回路に比して図７
の回路の場合、バイポーラトランジスタのエミッタはそ
れぞれ、抵抗を介して基準電位ＶＤＤ，ＶＳＳに接続さ
れている。対称に配置されている抵抗Ｒ０，Ｒ２；Ｒ
１，Ｒ３；Ｒ４，Ｒ６；Ｒ５，Ｒ７はそれぞれ、ほぼ同
一の値を有する。Ｒ０の抵抗値がＲ１の抵抗値より大き
く、Ｒ４の抵抗値がＲ５の抵抗値より大きい場合、電流
増幅率は、出力電流が小さい場合には小さく、出力電流
が大きい場合には大きい。従って図７でのトランジスタ
Ｑ３及びＱ４による無信号時電流の増幅は、図６の場合
に比して大幅に小さい。これにより無信号時電流をさら
に減少できる。電流が小さい場合、トランジスタのエミ
ッタ面積の比がミラー比を決める。電流が大きい場合、
抵抗がミラー比を決める。
【００３８】図８は、別の出力段部分区間を示す。この
出力段部分区間は、例えば図６の増幅器出力段の実施例
で電流Ｉ２，Ｉ３を発生するために用いられる。この出
力段部分区間は、図６の回路が入力側接続点ＫEとトラ
ンジスタＱ７，Ｑ８のコレクタとの間に有するすべての
回路素子を有する。ただし電流源Ｉ２，Ｉ３は例外とし
て有しない。図８のこの出力段部分区間は、図６の出力
段と結合される。同一の回路素子は、同一の参照番号で
示すが、しかし図８の出力段部分区間の場合には”′”
を付与する。回路素子を結合して構成し、設計的な手段
を用いることにより、トランジスタＱ１，Ｑ１′，Ｑ
２，Ｑ２′，Ｑ３，Ｑ３′，Ｑ４，Ｑ４′と電流源Ｉ
０，Ｉ０′及びＩ１，Ｉ１′とを熱的に密に結合する
と、無信号時電流のドリフトを大部分補償できる。
出力段部分区間は、例えば図６の増幅器出力段の実施例
で電流Ｉ２，Ｉ３を発生するために用いられる。この出
力段部分区間は、図６の回路が入力側接続点ＫEとトラ
ンジスタＱ７，Ｑ８のコレクタとの間に有するすべての
回路素子を有する。ただし電流源Ｉ２，Ｉ３は例外とし
て有しない。図８のこの出力段部分区間は、図６の出力
段と結合される。同一の回路素子は、同一の参照番号で
示すが、しかし図８の出力段部分区間の場合には”′”
を付与する。回路素子を結合して構成し、設計的な手段
を用いることにより、トランジスタＱ１，Ｑ１′，Ｑ
２，Ｑ２′，Ｑ３，Ｑ３′，Ｑ４，Ｑ４′と電流源Ｉ
０，Ｉ０′及びＩ１，Ｉ１′とを熱的に密に結合する
と、無信号時電流のドリフトを大部分補償できる。
【００３９】しかし、図８の無信号時電流補償回路では
電流Ｉ２，Ｉ３を発生するために、図６の増幅器出力段
Ｖでは入力側接続点ＫE及び帰還接続点ＫRに相当する図
８の接続点が基準電位又はアース電位にされることに注
意されたい。
電流Ｉ２，Ｉ３を発生するために、図６の増幅器出力段
Ｖでは入力側接続点ＫE及び帰還接続点ＫRに相当する図
８の接続点が基準電位又はアース電位にされることに注
意されたい。
【図１】ＡＢ級プッシュプル出力段の回路図である。
【図２】低い供給電圧レベルのための公知の出力段の回
路図である。
路図である。
【図３】本発明の増幅器出力段の第１の実施例の回路図
である。
である。
【図４】本発明の増幅器出力段の第１の実施例の回路図
である。
である。
【図５】本発明の増幅器出力段の第１の実施例の回路図
である。
である。
【図６】本発明の増幅器出力段の第１の実施例の回路図
である。
である。
【図７】本発明の増幅器出力段の第１の実施例の回路図
である。
である。
【図８】本発明の増幅器出力段の図６及び図７の実施例
のための電流供給回路の実施例の回路図である。
のための電流供給回路の実施例の回路図である。
ＢＩＡＳ１，２ バイアス電圧 Ｃ1 負荷コンデンサ ＣＣ 帰還回路網 Ｉ０〜３ 出力電流 ＫI，ＫI′ 回路接続点 ＫA 出力側接続点 ＫB 基準電位 ＫE 入力側接続点 ＫR 帰還接続点 Ｍ１〜４ ＭＯＳトランジスタ Ｑ１〜１４ トランジスタ Ｒ１〜７ 抵抗 ＲＣ１，２ 分圧器 ＲL 負荷抵抗 ＳＶ１，２ 電流増幅器 ＴＶ１，２ トランスコンダクタンス増幅器 ｕ１，２ 入力電圧 ｕe 入力電圧信号 Ｖ 増幅器出力段 ＶＤＤ 供給電位 ＶＳＳ 供給電位 Ｚ１，２ 帰還回路網
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マルティン マッシュマン ドイツ連邦共和国 ドゥイスブルク ドゥ イセルンシュトラーセ 95 (72)発明者 ヴェルナー シャルダイン ドイツ連邦共和国 オーバーハウゼン ロ ーラントシュトラーセ 153 (72)発明者 ベドリッヒ ホスティッカ ドイツ連邦共和国 ドゥイスブルク ツィ ーグラーシュトラーセ 27
Claims (10)
- 【請求項１】 非対称特性を有する２つの相補形増幅器
と、 前記増幅器の出力側に接続した入力側を有し、増幅器出
力段（Ｖ）の出力側接続点（ＫA）に接続された出力側
を有する２つの電流増幅器（ＳＶ１，ＳＶ２）と、 前記出力側接続点（ＫA）と基準電位接続点（ＫB）との
間に挿入接続された、帰還接続点（ＫR）を決める帰還
回路網（ＲＣ１，ＲＣ２，ＣＣ）とを具備し、 前記増幅器のそれぞれ１つの入力側が前記増幅器出力段
（Ｖ）の入力側接続点（ＫE）に接続され、前記増幅器
のそれぞれ他方の入力側が前記帰還接続点（ＫR）に接
続された増幅器出力段において、 ２つの前記相補形増幅器が、それぞれ２つの入力側と１
つの出力側とを有する相補形増幅器（ＴＶ１，ＴＶ２）
であり、前記相補形増幅器（ＴＶ１，ＴＶ２）は、出力
電流の流れ方向が互いに反対であり、この流れ方向の場
合、それぞれの入力側に印加される電圧に対するそれぞ
れの出力電流の関係が非対称特性を有し、 一方のトランスコンダクタンス増幅器（ＴＶ１）の出力
電流が正値のみを有し、正の入力電圧の増加とともに増
加し、入力電圧０の場合に正値を有し、負の入力電圧の
増加と共に減少し、 他方のトランスコンダクタンス増幅器（ＴＶ２）の出力
電流が負値のみを有し、負の入力電圧の増加とともに増
加し、入力電圧０の場合に負値を有し、正の入力電圧の
増加とともに減少することを特徴とする増幅器出力段。 - 【請求項２】 それぞれのトランスコンダクタンス増幅
器（ＴＶ１，ＴＶ２）が、 入力側接続点（ＫE）に接続されたベースを有し、供給
電位接続点（ＫB）に接続されたコレクタを有し、内部
の接続点（ＫI，ＫI′）に接続されたエミッタを有する
第１のトランジスタ（Ｑ１，Ｑ２）を具備し、 前記内部接続点（ＫI，ＫI′）に接続された第１の電源
（Ｉ０，Ｉ１）をさらに具備し、 前記内部接続点（ＫI，ＫI′）に接続されたエミッタを
有し、帰還接続点（ＫR）に接続されたベースを有し、
電流増幅器（ＳＶ１，ＳＶ２）の入力側に接続されたコ
レクタを有する第２のトランジスタ（Ｑ３，Ｑ４）をさ
らに具備することを特徴とする請求項１に記載の増幅器
出力段。 - 【請求項３】 それぞれのトランスコンダクタンス増幅
器（ＴＶ１，ＴＶ２）が、 入力側接続点（ＫE）に接続されたゲートを有し、供給
電位接続点（ＫB）に接続されたドレインを有し、内部
接続点（ＫI，ＫI′）に接続されたソースを有する第１
のトランジスタ（Ｍ１，Ｍ２）を具備し、 前記内部接続点（ＫI，ＫI′）に接続された第１の電流
源（Ｉ０，Ｉ１）をさらに具備し、 前記内部接続点（ＫI，ＫI′）に接続されたソースを有
し、帰還接続点（ＫR）に接続されたゲートを有し、電
流増幅器（ＳＶ１，ＳＶ２）の入力側に接続されたドレ
インを有する第２のトランジスタ（Ｍ３，Ｍ４）を具備
することを特徴とする請求項１に記載の増幅器出力段。 - 【請求項４】 帰還回路網を、帰還接続点（ＫR）を形
成する分圧接続点を有する抵抗分圧器により形成したこ
とを特徴とする請求項１から請求項３のうちのいずれか
１つの請求項に記載の増幅器出力段。 - 【請求項５】 帰還接続点（ＫR）と出力側接続点
（ＫA）との間で、分圧器（ＲＣ１，ＲＣ２）の抵抗の
うちの１つの抵抗（ＲＣ２）に並列に補償コンデンサ
（ＣＣ）を接続されたことを特徴とする請求項４に記載
の増幅器出力段。 - 【請求項６】 分圧器が、５より大きい分圧係数（Ｔ）
に固定されていることを特徴とする請求項５又は請求項
６に記載の増幅器出力段。 - 【請求項７】 電流増幅器（ＳＶ１，ＳＶ２）が、少な
くとも１つのカレントミラー回路（Ｑ５，Ｑ７，Ｑ９，
Ｑ１１；Ｑ６，Ｑ８，Ｑ１０，Ｑ１２）を有することを
特徴とする請求項１から請求項６のうちのいずれか１つ
の請求項に記載の増幅器出力段。 - 【請求項８】 エミッタホロワ回路(Ｑ１３，Ｒ１；Ｑ
１４，Ｒ２)が、カレントミラー回路（Ｑ５，Ｑ７，Ｑ
９，Ｑ１１；Ｑ６，Ｑ８，Ｑ１０，Ｑ１２）の入力側の
トランジスタ（Ｑ５，Ｑ６）のベースーエミッタ間電圧
が下方で制限されるように前記カレントミラー（Ｑ５，
Ｑ７，Ｑ９，Ｑ１１；Ｑ６，Ｑ８，Ｑ１０，Ｑ１２）に
接続されたことを特徴とする請求項９に記載の増幅器出
力段。 - 【請求項９】 第２の電流源（Ｉ２，Ｉ３）をトランス
コンダクタンス増幅器（ＴＶ１，ＴＶ２）の出力側に接
続されたことを特徴とする請求項７又は請求項８に記載
の増幅器出力段。 - 【請求項１０】 第２の電流源を、トランスコンダクタ
ンス増幅器（ＴＶ１，ＴＶ２）及びエミッタホロワ回路
（Ｑ１３，Ｒ８；Ｑ１４，Ｒ９）及びカレントミラー
（Ｑ５，Ｑ７；Ｑ６，Ｑ８）の構造に相当する構造を有
する回路装置（Ｑ１′，Ｉ０′，Ｑ１３′，Ｒ８′，Ｑ
５′，Ｑ７′；Ｑ２′，Ｉ１′，Ｑ４′，Ｒ９′，Ｑ１
４′，Ｑ１０′，Ｑ８′）により形成し、入力側接続点
（ＫB）及び帰還接続点（ＫR）に対応する前記回路装置
（Ｑ１′，Ｉ０′，Ｑ１３′，Ｒ８′，Ｑ５′，Ｑ
７′；Ｑ２′，Ｉ１′，Ｑ４′，Ｒ９′，Ｑ１４′，Ｑ
１０′，Ｑ８′）の接続点を基準電位にしたことを特徴
とする請求項９に記載の増幅器出力段。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4320061A DE4320061C1 (de) | 1993-06-17 | 1993-06-17 | Verstärkerausgangsstufe |
| DE4320061.3 | 1993-06-17 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07142941A true JPH07142941A (ja) | 1995-06-02 |
Family
ID=6490533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6135651A Withdrawn JPH07142941A (ja) | 1993-06-17 | 1994-06-17 | 増幅器出力段 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5465074A (ja) |
| EP (1) | EP0632580B1 (ja) |
| JP (1) | JPH07142941A (ja) |
| DE (1) | DE4320061C1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005348581A (ja) * | 2004-06-07 | 2005-12-15 | Sony Corp | 負荷駆動回路 |
| JP2007334276A (ja) * | 2006-06-16 | 2007-12-27 | Chunghwa Picture Tubes Ltd | グレイスケール電圧源のための出力バッファー |
| JP2013519327A (ja) * | 2010-02-09 | 2013-05-23 | トーシバ・リサーチ・ヨーロッパ・リミテッド | 高パワー広帯域増幅器及び方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2312090A (en) * | 1996-04-10 | 1997-10-15 | Rank Taylor Hobson Ltd | Photosensitive device |
| US5856759A (en) * | 1997-10-06 | 1999-01-05 | Ford Motor Company | Audio output amplifier with parallel class AB stages |
| FR2818465B1 (fr) | 2000-12-14 | 2003-03-07 | St Microelectronics Sa | Amplificateur compact a gain ajustable |
| US20050024143A1 (en) * | 2003-07-28 | 2005-02-03 | Electronic Topologies Incorporated | Analog electronic device |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3895306A (en) * | 1973-05-29 | 1975-07-15 | Trw Inc | Self-balancing push-pull amplifier |
| US3987368A (en) * | 1974-08-30 | 1976-10-19 | Rca Corporation | Equalization of base current flow in two interconnected transistor amplifiers |
| US4112386A (en) * | 1977-02-14 | 1978-09-05 | Jerrold Electronics Corp. | Modular radio frequency amplifier having a gain variable by external passive component selection |
| DE2738817A1 (de) * | 1977-08-29 | 1979-03-08 | Manfred Wilke | Niederfrequenz-gegentakt-komplementaer- endstufe |
| US4636744A (en) * | 1985-10-01 | 1987-01-13 | Harris Corporation | Front end of an operational amplifier |
| JPH0693581B2 (ja) * | 1985-12-23 | 1994-11-16 | 日本電気株式会社 | 出力回路 |
| US4959623A (en) * | 1989-07-19 | 1990-09-25 | At&T Bell Laboratories | Low impedance buffer circuit |
| US5162753A (en) * | 1991-11-27 | 1992-11-10 | At&T Bell Laboratories | Amplifier arrangement for use as a line driver |
| US5317254A (en) * | 1992-09-17 | 1994-05-31 | Micro Control Company | Bipolar power supply |
| US5351012A (en) * | 1993-04-02 | 1994-09-27 | Elantec, Inc. | Low input resistance current-mode feedback operational amplifier input stage |
-
1993
- 1993-06-17 DE DE4320061A patent/DE4320061C1/de not_active Expired - Fee Related
-
1994
- 1994-06-10 EP EP94108946A patent/EP0632580B1/de not_active Expired - Lifetime
- 1994-06-17 JP JP6135651A patent/JPH07142941A/ja not_active Withdrawn
- 1994-06-17 US US08/261,441 patent/US5465074A/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005348581A (ja) * | 2004-06-07 | 2005-12-15 | Sony Corp | 負荷駆動回路 |
| JP4654609B2 (ja) * | 2004-06-07 | 2011-03-23 | ソニー株式会社 | 負荷駆動回路 |
| JP2007334276A (ja) * | 2006-06-16 | 2007-12-27 | Chunghwa Picture Tubes Ltd | グレイスケール電圧源のための出力バッファー |
| JP2013519327A (ja) * | 2010-02-09 | 2013-05-23 | トーシバ・リサーチ・ヨーロッパ・リミテッド | 高パワー広帯域増幅器及び方法 |
| US8907728B2 (en) | 2010-02-09 | 2014-12-09 | Kabushiki Kaisha Toshiba | High power wideband amplifier and method |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0632580A2 (de) | 1995-01-04 |
| US5465074A (en) | 1995-11-07 |
| DE4320061C1 (de) | 1994-11-10 |
| EP0632580A3 (de) | 1996-04-24 |
| EP0632580B1 (de) | 2000-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4904952A (en) | Differential amplifier incorporating negative resistance | |
| US5933056A (en) | Single pole current mode common-mode feedback circuit | |
| JP3383042B2 (ja) | 差動入力回路 | |
| JP2008543178A (ja) | 高速整定、低ノイズ、低オフセットの演算増幅器および方法 | |
| US4045747A (en) | Complementary field effect transistor amplifier | |
| US6362682B2 (en) | Common-mode feedback circuit and method | |
| JPH0322723B2 (ja) | ||
| US6710654B2 (en) | Bipolar class AB folded cascode operational amplifier for high-speed applications | |
| JPH07142941A (ja) | 増幅器出力段 | |
| US6249153B1 (en) | High slew rate input differential pair with common mode input to ground | |
| EP0475507B1 (en) | Amplifier arrangement | |
| US4757275A (en) | Wideband closed loop amplifier | |
| US5140181A (en) | Reference voltage source circuit for a Darlington circuit | |
| US11742812B2 (en) | Output pole-compensated operational amplifier | |
| US6078220A (en) | Complementary class AB current amplifier | |
| US3480872A (en) | Direct-coupled differential input amplifier | |
| US6300836B1 (en) | High gain, wide band amplifier | |
| US5444361A (en) | Wideband linear and logarithmic signal conversion circuits | |
| US4064463A (en) | Amplifier circuit | |
| JPH04223603A (ja) | 演算増幅器 | |
| US5170134A (en) | Fast buffer | |
| JP4867066B2 (ja) | 増幅回路 | |
| JPH0555836A (ja) | 増幅器 | |
| JP2732742B2 (ja) | 位相反転電流掛算・割算回路 | |
| US4084129A (en) | Voltage controlled variable gain circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010904 |