JP2013519327A - 高パワー広帯域増幅器及び方法 - Google Patents

高パワー広帯域増幅器及び方法 Download PDF

Info

Publication number
JP2013519327A
JP2013519327A JP2012552457A JP2012552457A JP2013519327A JP 2013519327 A JP2013519327 A JP 2013519327A JP 2012552457 A JP2012552457 A JP 2012552457A JP 2012552457 A JP2012552457 A JP 2012552457A JP 2013519327 A JP2013519327 A JP 2013519327A
Authority
JP
Japan
Prior art keywords
amplifier
signal
voltage
transistor
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012552457A
Other languages
English (en)
Other versions
JP5487328B2 (ja
Inventor
ワトキンス、ギャビン
Original Assignee
トーシバ・リサーチ・ヨーロッパ・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by トーシバ・リサーチ・ヨーロッパ・リミテッド filed Critical トーシバ・リサーチ・ヨーロッパ・リミテッド
Publication of JP2013519327A publication Critical patent/JP2013519327A/ja
Application granted granted Critical
Publication of JP5487328B2 publication Critical patent/JP5487328B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3066Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the collectors of complementary power transistors being connected to the output
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42Modifications of amplifiers to extend the bandwidth
    • H03F1/48Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

【解決手段】実施形態によれば、高い供給電圧源と、低い供給電圧源と、2つの並列信号パスとを具備する増幅器を提供する。それぞれの信号パスは、前記高い供給電圧源及び前記低い供給電圧源に接続され、第1増幅器と第2増幅器とを具備する。前記2つの信号パスは共通の入力ノード及び共通の出力ノードでのみ互いに接続され、その結果前記それぞれの第1増幅器は互いに独立に動作する。前記第1増幅器は、入力電圧信号の少なくとも一部を信号電流へ変換する。複数の前記信号パスは、使用中の前記信号電流がそれぞれの前記第2増幅手段を駆動して増幅された出力電流を前記共通の出力ノードへ提供する。
【選択図】図7

Description

本明細書で説明される実施形態は、電流モードで動作する高パワー広帯域増幅器に一般的には関連し、電流モードでの高パワー広帯域増幅器におけるカレントミラーの使用に関連する。
この出願は、2010年2月9日にファイルされた英国特許出願1002109.5番からの優先権の利益に基づきかつ請求する。全体の内容は参照することによってここに組み込まれる。
低出力インピーダンスエミッタホロワー段を用いる従来の高パワー広帯域増幅器は、図1に示される。この設計に似ているいくつかの市販のレールトゥレール(rail-to-rail)デバイスは、図2に示されるような共通エミッタ出力段に基づく。従来の共通エミッタフォロアアーキテクチャは、出力デバイスを通した異なる信号遅延、及び内部自己整流によってもたらされた高周波ランナウェイ(high frequency-runaway)に見舞われる。さらに、低出力インピーダンスを持ったデバイスでは、熱暴走(thermal runaway)が起こる可能性がある。
図3は、高帯域を達成することができるB級のコンベイヤーに基づく増幅器を示す。この図において示される増幅器は、オペアンプ(opamp、演算増幅器)IC3を用いて、入力信号を予め増幅し、npnトランジスタQ12及びpnpトランジスタQ13を接続するノードへ信号を入力する。各々のトランジスタQ12及びQ13は、ダイオード接続であり、その結果、入力信号の正の電流エクスカーション(current excursion)によって電流がQ12を介して抵抗R20を流れ、入力信号の負の電流エクスカーションによって電流がQ13とR21を介して流れる。入力信号の電圧エクスカーションが正である場合には、この生成された電流はそれぞれ、トランジスタQ12及びQ14、トランジスタQ13及びQ15によって形成されるカレントミラーによってミラーされ、トランジスタQ16及びQ14及び抵抗R22を介した正の供給レールから、グラウンドまで流れ、入力信号の電圧エクスカーションが負である場合には、抵抗R22及びトランジスタQ15及びQ17を介して流れる。これらの電流はそれぞれ、トランジスタQ16及びQ18、トランジスタQ17及びQ19によって形成されるカレントミラーによって再びミラーされ、出力電流IOUTを提供する。図3に示されるB級の電流コンベイヤーアーキテクチャーと、図4に示されるB級の第2発生電流(generation current)コンベイヤーアーキテクチャーとの両方とも、出力装置のスイッチング回数によって帯域幅が制限される。
本発明の実施形態は、ほんの一例として、かつ添付図面を参照して記述される:
図1は、増幅器のための従来のエミッタホロワー出力段を示す; 図2は、増幅器のための既知のレールトゥレール共通エミッタ出力段を示す; 図3は、既知のB級の第1発生電流コンベヤーを示す; 図4は、既知のB級の第2発生電流コンベヤーを示す; 図5は、実施形態に従う増幅器を示す; 図6は、図5に示された増幅器の信号パスの詳細を示す; 図7は、実施形態にしたがって、バイアスをかけるツェナーダイオード、及びプッシュプル式のカレントミラーを持った増幅器を示す; 図8は、15Ωの負荷に接続された時、図7に示される増幅器の小さな信号応答を示す; 図9は、15Ωの負荷に接続された時、図7に示される増幅器の大規模な信号の応答を示す。
実施形態によれば、高い供給電圧源と、低い供給電圧源と、を具備する増幅器と、2つのパラレル信号パスとが提供される。信号パスはそれぞれ、高い及び低い供給電圧源に接続され、第1増幅器と第2増幅器を具備する。2つの信号パスは、共通の入力ノード及び共通の出力ノードでのみ互いに接続される。その結果、それぞれの第1増幅器は互いに無関係に動作する。第1増幅器は少なくとも入力電圧信号の一部を信号電流に変換するために用意される。それぞれの第2増幅手段を駆動して、使用中の信号電流が共通の出力ノードに増幅された出力電流を提供するように、複数の信号パスが用意される。2つの信号パスはプッシュプル式の設定で動作してもよい。それらが互いから独立したように、両方の信号パスは、高い及び低い供給電圧源によって供給された電圧範囲全体にアクセスすることができる。本発明の一態様によれば、高い供給電圧源及び低い供給電圧源を具備する増幅器、及び2つのパラレル信号パスが提供される。信号パスはそれぞれ高い及び低い供給電圧源に接続され、第1増幅器と第2増幅器を具備する。2つの信号パスは、共通の入力ノード及び共通の出力ノードでのみ互いに接続される。その結果、それぞれの第1増幅器は互いに無関係に動作する。複数の第1増幅器は少なくとも入力電圧信号の一部を信号電流へ変換するために設定される。使用中の信号電流によってそれぞれの第2増幅手段が駆動され、増幅された出力電流を共通出力ノードに提供するように、複数の信号パスが設定される。本発明の増幅器は、高ゲインで出力電流を提供する手段を提供する。それは、出力電圧を生成する、負荷へのこの出力電流の応用である。2つの信号パスはプッシュプル式の設定で動作してもよい。それらが互いに独立しているので、両方の信号パスは、高い及び低い供給電圧源によって供給された電圧範囲全体にアクセスすることができる。これは、各信号パスにおいて高電流利得で第1増幅器を操作することを可能にし、これらの第1増幅器のダイナミックレンジを増加させる。第2増幅器が電流源として動作するので、出力電流は第2増幅器によって定義され、この結果2つの信号パスの間での任意のタイミングずれ、または複数の信号パスで使用される複数のコンポーネントの性質での変化は、超過出力電流の引き出し、及び結果として起こる熱または周波数のランナウェイを引き起
こすことはない。このように本発明は、高周波数でかつ高ゲインを有する複数のインピーダンス負荷の駆動を許容するレールトゥレールに基づく増幅器を提供する。
第2増幅器は、共通の出力ノードに接続されたコレクタを有するトランジスタを具備する共通なエミッタ増幅器でもよい。その結果、複数の第2増幅器を通って流れる複数の電流は、増幅器によって提供される出力電流に対応する。抵抗器は、第2増幅器の線形性を増加させるために、第2増幅器のエミッタと供給レールとの間で接続されてもよい。
第2増幅器のトランジスタは、カレントミラーの一部でもよい。カレントミラーは、信号電流が使用中のそれを通って流れるように、第1増幅器に接続したダイオード接続トランジスタをさらに具備してもよい。カレントミラーはこのように、第1トランジスタを通って流れる電流をミラーして、このようにして第2トランジスタを駆動する。ダイオード接続トランジスタのベースまたはゲートは、第2トランジスタのベースまたはゲートに特に接続されてもよい。当業者は、ダイオード接続トランジスタでは、ベースまたはゲートはトランジスタのコレクトまたはドレインへ短絡回路で接続されることをたやすく理解するだろう。ダイオード接続トランジスタのエミッタは、抵抗を介して電圧供給レールに接続してもよい。
電流コンベイヤーアーキテクチャーの有用な要約は、A. S. Sedra, G. W. Roberts, F. Gohh, "The current conveyor: history, progress and new results", lEE Proceedings, Vol. 2, Pt.G., No. 2, April 1990.で見つかるかもしれない。
増幅器は、増幅器にバイアスをかけてAB級にするバイアス手段をさらに具備していてもよい。バイアス手段は、信号パスごとに、使用の際に、第1増幅器の入力での、ツェナーダイオードのツェナー電圧と入力電圧との和電圧を提供するように、共通の入力モードと第1増幅器との間で接続されるツェナーダイオードを具備してもよい。入力信号の正の電圧エクスカーションを増幅する働きをする信号パスをバイアスするために使用されるツェナーダイオードのカソードは、信号入力ノードに接続されてもよい。また、このツェナーダイオードのアノードは、この信号パスでのトランジスタのベースまたはゲートに接続してもよい。入力信号の負の電圧エクスカーションを増幅する働きをする信号パスは、入力信号の正の電圧エクスカーションを増幅する働きをする信号パスの複数のトランジスタのポラリティとは反対のポラリティを有する複数のトランジスタを具備してもよい。入力信号の負の電圧エクスカーションを増幅する働きをする信号パスをバイアスするために使用されるツェナーダイオードのアノードは、信号入力ノードに接続してもよく、このツェナーダイオードのカソードはこの信号パスにあるトランジスタのベースまたはゲートに接続してもよい。
キャパシターはそれぞれ、複数のツェナーダイオードに並列に提供されてもよい。
抵抗器もまた、第1増幅器のエミッタと電圧供給レールとの間で接続されてもよい。さらに、キャパシター、あるいは直列接続したRCネットワークは、この抵抗と並列に提供されてもよい。キャパシターだけよりも直列接続したRCネットワークが使用されてもよい。
第1増幅器は、エミッタ及びベースを持ったバイポーラトランジスタ、またはソース及びゲートを持った電界効果トランジスタを具備してもよい。エミッタ及びソースは電圧供給レールに接続されてもよい。信号パスはそれぞれ、トランジスタの逆バイアスによってダイオードが導通するように、トランジスタのベース/ゲートと電圧供給レールとの間で接続されるダイオードをさらに具備してもよい。
増幅器は、テレコミュニケーションシステムまたはセルラ基地局の無線周波数送信機における包絡線変調器(envelope modulator)の一部を形成してもよい。
別の実施形態によれば、前述の増幅器のうちの1つを具備する包絡線変調無線周波数送信機(envelope modifying radiofrequency transmitter)が提供される。
別の実施形態によれば、増幅器で周波数ランナウェイを減少させる方法を提供し、方法は、2つの独立した信号パスのそれぞれで、入力電圧信号を電流信号へ変換するために、それぞれの第1増幅器を使用すること、それぞれの電流信号を有する信号パスそれぞれで第2増幅器を駆動することを具備する。信号パスのうちの1つは、信号の正の電圧エクスカーションを変換してかつ増幅するためであり、他の信号パスは信号の負の電圧エクスカーションを変換しかつ増幅するためである。
第2増幅器が電流源として働くように、出力電流は第2増幅器によって定義される。この結果、2つの信号パスの間での任意のタイミングずれ、または信号パスで使用される複数のコンポーネントの性質での変化は、超過出力電流、及び結果として起こる熱または周波数のランナウェイを引き出す原因にはならない。この実施の形態は、高周波でかつ高ゲインを有するインピーダンス負荷の駆動を許容するレールトゥレールに基づく増幅器を提供する。
第2増幅器は、共通の出力ノードに接続されたコレクタを有するトランジスタを具備する共通のエミッタ増幅器でもよい。この結果、第2増幅器を介して流れる電流は、増幅器によって提供される出力電流に対応する。抵抗は、第2増幅器の線形性を増加させるために、第2増幅器のエミッタと供給レールとの間で接続されてもよい。
第2増幅器のトランジスタは、カレントミラーの一部でもよい。カレントミラーは、信号電流が使用の際にそれを通って流れるように、第1増幅器に接続するダイオード接続トランジスタをさらに具備してもよい。カレントミラーはこのように、第1トランジスタを通って流れる電流をミラーし、第2トランジスタをこのように駆動する。ダイオード接続トランジスタのベースまたはゲートは、第2トランジスタのベースまたはゲートに特に接続してもよい。当業者は、ダイオード接続トランジスタでは、ベースまたはゲートは、短絡回路でトランジスタのコレクタまたはドレインへ接続されることは、直ちに理解するだろう。ダイオード接続トランジスタのエミッタは、抵抗を介して電圧供給レールに接続されてもよい。
電流コンベヤーアーキテクチャの有用な要約は、A. S. Sedra, G. W. Roberts, F. Gohh, "The current conveyor: history, progress and new results", lEE Proceedings, Vol. 2, Pt.G., No. 2, April 1990.で見出されるかもしれない。
増幅器は、増幅器にバイアスをかけてAB級にするバイアス手段をさらに具備してもよい。バイアス手段は、信号パスごとに、使用の際に第1増幅器の入力において、入力電圧とツェナーダイオードのツェナー電圧との和電圧を提供するために、共通入力ノードと第1増幅器との間で接続されるツェナーダイオードを具備してもよい。入力信号の正の電圧エクスカーションを増幅する働きをする信号パスをバイアスするために使用されるツェナーダイオードのカソードは、信号入力ノードに接続されてもよい。また、このツェナーダイオードのアノードは、この信号パスにおいてトランジスタのベースまたはゲートに接続されてもよい。入力信号の負の電圧エクスカーションを増幅する働きをする信号パスは、入力信号の正の電圧エクスカーションを増幅する働きをする信号パスの複数のトランジスタのポラリティとは反対のポラリティを有する複数のトランジスタを具備してもよい。入力信号の負の電圧エクスカーションを増幅する働きをする信号パスをバイアスするために使用されるツェナーダイオードのアノードは、信号入力ノードに接続されてもよい。また、このツェナーダイオードのカソードは、この信号パスでのトランジスタのベースまたはゲートに接続されてもよい。
キャパシターはそれぞれ、複数のツェナーダイオードと並列して提供されてもよい。
抵抗は、第1増幅器の線形性を増加させるために、第1増幅器のエミッタと電圧供給レールとの間で接続されてもよい。加えて、キャパシター、または直列接続されたRCネットワークは、この抵抗に並列に提供されてもよい。キャパシターだけよりも直列接続されたRCネットワークが使用されてもよい。
第1増幅器は、エミッタ及びベースを持ったバイポーラトランジスタ、またはソース及びゲートを持った電界効果トランジスタを具備してもよい。エミッタ/ソースは、電圧供給レールに接続されてもよい。信号パスそれぞれは、トランジスタのベース/ゲートと電圧供給レールとの間で接続されるダイオードをさらに具備してもよい。この結果、トランジスタの逆バイアスによってダイオードが導通する。
増幅器は、テレコミュニケーションシステムの無線周波数送信機、あるいはセルラの基地局での包絡線変調器の一部を形成してもよい。
別の実施形態によれば、前述の増幅器のうちの1つを具備する包絡線変調無線周波数送信機が提供される。
別の実施形態によれば、増幅器において周波数ランナウェイを減少させる方法を提供し、方法は、2つの独立した信号パスのそれぞれで、入力電圧信号を電流信号へ変換するために、それぞれの第1増幅器を使用すること、それぞれの電流信号を有する信号パスそれぞれで第2増幅器を駆動することを具備する。信号パスのうちの1つは、信号の正の電圧エクスカーションを変換しかつ増幅するためであり、他の信号パスは信号の負の電圧エクスカーションを変換し増幅するためのである。
広帯域の高パワー広帯域増幅器の出力段の一実施形態は、図5に示される。図5の実施形態による増幅器は、入力信号を受信し、それを増幅する前置増幅器10を具備してもよい。前置増幅器10は、バイアス配置20にあらかじめ増幅された信号を出力する。しかしながら、前置増幅器の使用は本発明の実行にとって必須ではない。また、入力信号は代わりにバイアス配置20へ直接入力されてもよい。バイアス配置20は、より詳細に下に記述される方法で信号にバイアスを提供する。その結果、増幅器はABモードで操作され、第1信号パス30及び第2信号パス40へバイアスされた信号を出力する。図5から理解することができるように、第1及び第2の信号パス30及び40は、互いに(バイアスされた入力信号がバイアス配置20から受信される)共通の入力ノード及び(第1及び第2の信号パス30及び40によって生成される複数の信号が付加される)共通の出力ノードで接続されているだけである。増幅器がB級で操作される場合にはバイアス配置20は実施の形態から省略されてもよいことは理解される。
第1及び第2の信号パス30及び40は、バイアス配置20から受け取った入力電圧信号を複数の出力電流へ、図6に関してより詳細に説明するように、変換する複数の電流源を形成する。図5での参照番号60は、ノード50で提供される合計された出力電流が印加される負荷を示す。第1及び第2の信号パス30及び40は、プッシュプル式の配置で動作する。第1信号パス30は、バイアス配置20で受け取った入力信号の電圧エクスカーションが正である場合に、動作する。また、第2信号パス40は、バイアス配置20で受け取った入力信号の電圧エクスカーションが負である場合に、動作する。増幅器が意図されるように動作する場合には、2つの出力電流のうちの2つはゼロであるが、他の出力電流は入力信号の増幅された正または負の電圧エクスカーションを反映する。しかしながら、プッシュプル式の配置は、2つの並列信号パスのタイミングでの差に見舞われる可能性がある。既知のプッシュプル式の配置では、これは引き込まれた超過電流を導く。本実施の形態は、電流源として信号パス30及び40を動作させ、この結果、不明確な/過度の電流を引き込むことを防ぐことによって、この問題を避ける。
図6は、信号パス30/40のコンポーネントの実例を提供する。信号パスはそれぞれ、第1増幅器100及び第2増幅器110を具備する。第1増幅器110は、信号パスの入力で受け取った入力電圧を、第2増幅器110をその後駆動する信号電流へ変換する。第1増幅器はもちろんさらに入力信号を増幅する。第1及び第2の信号パス30及び40が共通の入出力ノード以外の任意の接続を共有しないので、第1及び第2の信号パス30及び40での第1増幅器100の各々は、別の信号パスでの対応する第1増幅器100から独立して動作することができる。
従って、第1増幅器はそれぞれ、増幅器内で提供される上限及び下限の電圧の範囲を十分に活用することができ、その結果、利得を最大化し、第1増幅器のダイナミックレンジを最大化する可能性を提供する。
上記の背景セクションで議論されるように、従来の共通エミッタフォロアアーキテクチャは、複数の出力デバイスを介した異なる信号遅延、及び内部自己整流によって引き起こされる高周波数ランナウェイに見舞われる。低出力インピーダンスを有する装置では、熱暴走が起こりうることがさらに知られている。発明者らは、共通エミッタまたはカレントミラー出力段が出力装置をより良く制御することを見出した。
図7は、第1及び第2信号パス30及び40を備えかつバイアス配置20がダッシュ線とドット線を使用して輪郭が描かれ、図5の配置を実施する1つの方法のより詳細な実例を提供する。2つの反転前置増幅器段は、オペアンプIC1及びIC2によって提供される。この増幅器は、高利得を有する出力電流を提供する手段を提供する。出力電圧を生成することは、この出力電流の負荷への適用である。
バイアス配置20は、2つの並列のネットワーク(それぞれ、キャパシターC1/C2に並列にツェナーダイオードD2/D3を具備している)を具備する。バイアス配置20は、クラスABで動作するために、配置にバイアスをかけて、それによって、クラスBで動作する従来の増幅器において経験される可能性があるスイッチング遅延を避ける。キャパシターC1/C2は、ツェナーダイオードD2/D3が示す可能性のある任意のローパス特性に関係なく、入力信号の複数のACコンポーネントが第1増幅器へ送信されることが可能なことを許容する。これらの両方の並列のネットワークは、直列に接続され、この共有されるノードで、入力ノードN1に接続される。抵抗器R7及びR8は、DC電流がツェナーダイオードD2及びD3を通じて流れることができることを保証し、かつ結果としてツェナーダイオードが連続して逆バイアスがかけられることを保証するために、2つの並列なネットワークと直列にさらに提供される。ツェナーダイオードD2は、ノードN2での電圧がVIN−VZenerであることを保証する。ここで、VINはノードN1での電圧であり、VZenerはツェナーダイオードD2及びD3のツェナー電圧である。ツェナーダイオードD2は、ノードN2での電圧がVIN−VZenerであることを保証する。ここで、VINはノードN1での電圧であり、VZenerはツェナーダイオードD2及びD3のツェナー電圧である。図7の配置では、VZenerは12Vである。ツェナーダイオードD3は、ノードN3での電圧がVIN+VZenerであることを保証する。ツェナーダイオードは、入力信号VINの複数のAC成分を減衰する可能性のある誘導特性を示すことができる。キャパシターC1及びC2は、入力信号の複数のACコンポーネントをノードN2及びN3へ導くことを許容する。
ツェナーダイオードD2及びD3は、増幅器にバイアスをかけABモードにする。このバイアスをかけることは、いくつかの既知の増幅器における場合のように、出力段でよりはむしろ、2つの信号パス30及び40によって提供される増幅段に先だって実行される。これは、出力段で現れる高パワー出力信号を使用するよりはむしろ、バイアスをかけることが低パワー入力信号上で行われるように有利である。図7の実施形態のバイアス段での加熱効果はこのように、既知のバイアス配置での加熱効果よりも少ない。図7の実施形態はこのように、出力段でバイアスを印加する複数の増幅器よりもより良い熱的安定性を示す。AB級で図7に示された増幅器段を操作することはさらに、複数の出力装置の切替回数によって制限される帯域幅である図3及び4に示された増幅器の制限をなくす。
信号パス30は、入力信号の正の電圧エクスカーションの働きをし、pnpトランジスタQ3及びQ5、npnトランジスタQ41、キャパシターC4、及び抵抗器R13からR16を具備する。正の電圧エクスカーションの間、ノードN3でのバイアスされたポテンシャルによって、トランジスタQ4がノードポテンシャルによって導通するようになる。トランジスタQ3がダイオード接続されているので、電流は抵抗R13、トランジスタQ3及びQ4を介して、Q4のエミッタに接続した並列のRRCネットワークを介して流れる。このネットワークは、抵抗R17の直列ネットワークと、抵抗R15に並列なキャパシターC4とを具備している。
トランジスタQ3及びQ5は、ダイオード接続されたトランジスタQ3を通って流れる電流をミラーするカレントミラーを形成する。トランジスタQ3を通って流れる電流はこのように、カレントミラーを駆動し、結果としてトランジスタQ5も駆動する。出力トランジスタQ5の性能特性は、周囲温度及び(または)入力信号に依存する可能性がある。抵抗器R16はトランジスタQ5の性能特性の変動の影響を減少させるために提供される。
信号パス40は、入力信号の負の電圧エクスカーションの働きをし、信号パス30において用いられる対応する複数のトランジスタの極性の反対する極性を持っている複数のトランジスタを具備する。信号パス40は特に、pnpトランジスタQ1と、npnトランジスタQ3及びQ6と、キャパシターC3と、抵抗R10からR12及びR17とを具備する。当業者が容易に評価するように、信号パス40での複数のコンポーネントは、信号パス30でのコンポーネントと同様に動作し、信号パス40の動作の詳細な理解はこのように、信号パス30の動作に関連する上記の記述から得られる。
トランジスタQ1及びQ4はそれぞれ、ツェナーダイオードD2及びD3によって提供される入力電圧を変換して、それぞれコレクタエミッタ電流にすることは、上記から理解できるだろう。これらの電流はその後、トランジスタQ2及びQ6、及びトランジスタQ3及びQ5それぞれによって形成されるカレントミラーによってミラーされる。従って、トランジスタQ1、Q2、及びQ6の組合せは、トランジスタQ4、Q3、及びQ5の組合せと同様に、電流コンベイヤーと見なされることが可能である。
上述したように、2つの信号パス30及び40は、プッシュプル式の配置で動作する。その結果、信号パス30または40のうちの1つの出力トランジスタQ5またはQ6が、出力電流を提供する場合、出力トランジスタQ5及びQ6のうちの他の1つは出力電流を提供しない。Q5とQ6によって提供される出力電流は、異なる時間にこのように提供される。従って、トランジスタQ5によって提供される出力電流は、信号パス30がアクティブなときに負荷RLoadに印加される出力電流を形成する。一方、トランジスタQ6によって提供される出力電流は、信号パス49がアクティブなときに負荷RLoadに印加される出力電流を形成する。
第1増幅器Q1及びQ4によってそれぞれ達成された利得は、抵抗器R13/R12の適切な選択、及び抵抗器R14/R11及びR15/R10、及びキャパシターC4/C3によって形成された並列のネットワークのインピーダンスの適切な選択によって調整することができる。キャパシターC3及びC4は、抵抗R10/R15が増幅器の振動を避けるために提供されて、第1増幅器Q1及びQ4の高周波数利得を増加させるために、提供される。増幅器の周波数帯域はこのように、キャパシターC3及びC4の選択によって直接的に影響される。複数のトランジスタのエミッタに直列に抵抗を提供することは、トランジスタの動作の線形性を増加することを助ける。
ダイオードD1及びD4はそれぞれ、トランジスタQ1及びQ4のベース−エミッタ接続に並列して提供される。この結果、それぞれのトランジスタのベースは、ベースのポラリティとは反対のポラリティを有するダイオードの部分に接続される。ダイオードD1及びD4の第2端子はそれぞれ、正及び負の供給レールに接続される。したがって、トランジスタQ1及びQ6のベース−エミッタ接続が逆バイアスになった場合には、ダイオードD1及びD4は導通する。
図7の配置でのバイポーラトランジスタの使用は、本発明にとって必須ではないことが理解される。代わりに、電界効果トランジスタが使用されてもよく、例えば結果として図7に示されるnpnトランジスタはNMOS FETと取り替えることができ、pnpトランジスタはPMOS FETと取り替えることができることが認識される。
図3に示される従来のカレントミラー段は、全てのトランジスタが熱的に一致する場合には、B級で動作する。従来のエミッタフォロアー出力段の問題に似た熱暴走問題は、しかしながら、図3の配置でやり抜くことができる。図7に示された回路のトランジスタQ1及びQ4のエミッタを(抵抗R11からR14を介して)供給レールに接続することによって、トランジスタの線形性が改善され、これによってDC及びACの利得が、抵抗の値を適切に選択することによって調整されることが可能になる。
高パワー広帯域の線形増幅器を要求する他の応用に適用可能な単純な回路レイアウトを使用する際に、上に記述された増幅器は、熱暴走及び高周波数ランナウェイの問題を克服する。増幅器での出力装置の入れ換えによって、DVB及び基地局の応用に使用されることが可能になる。好ましい実施形態の増幅器の設計を単純化することは、さらにそれを低コストにする。製造中の較正の必要はさらに回避される。
図8は、動作周波数に対する図7に示される2つのカレントミラーによって形成された出力段によって達成された利得と同様に全体の増幅器利得をプロットする図7を参照して上述の増幅器の小さな信号応答を示す。この図から見ることができるように、増幅器は、図7に示される増幅器の広い帯域幅を示して、広い周波数帯にかけて水平な利得及び位相特性を持っている。
図9は、図7の増幅器が望ましい高出力パワー特性を有していることを示していて、動作周波数に対して信号歪みを誘導することなく増幅器によって達成することができる最大のピークトゥピーク出力電圧をプロットしている。この図では、図7の増幅器の効率も示されている。図7に示される増幅器が、良い出力パワーレベル及び高い周波数帯域を提供しつつ、B級で動作する増幅器に相当する効率レベルを保つことを許容することは、図8及び9から理解されるだろう。
回路の初期段でのツェナーダイオードの使用は、増幅器にバイアスをかけてAB級動作する。これによって、B級動作の効率利益を依然として達成しつつ、線形出力段が線形モードで動作することを許容する。
いくらかの実施形態は記述されているが、実施形態はほんの一例として提示されていて、発明の範囲を制限することを意図していない。実際、本明細書で説明される新規の方法及びシステムは、様々な他の形式で具体化されてもよい;さらには、本明細書で説明された方法及びシステムの形式において様々な省略、置換及び変更は、本発明の精神から逸脱することなくなされてもよい。添付のクレーム及びそれらの均等なものは、発明の範囲及び精神内にあるような形式または変更をカバーすることが意図される。

Claims (7)

  1. 第1電源電圧を供給する第1電圧源と、
    第2電源電圧を供給する第2電圧源と、
    2つの並列な信号パスと、を具備し、
    前記第1電源電圧は前記第2電源電圧よりも高く、
    信号パスそれぞれは、前記第1電圧源及び前記第2電圧源に接続されて、かつ第1増幅段及び第2増幅段を具備し、
    前記2つの信号パスは、共通の入力ノード及び共通の出力ノードでのみ互いに接続されていて、
    それぞれの信号パスは、個別に前記第1電圧源及び前記第2電圧源に接続されて、前記第1増幅段は少なくとも入力電圧信号の一部を信号電流へ変換し、前記信号パスは、使用中の前記信号電流がそれぞれの第2増幅段を駆動し、前記共通の出力ノードへ増幅された出力電流を提供するように、配置される増幅器。
  2. それぞれの前記第2増幅段は、トランジスタを具備する共通のエミッタ増幅器段であり、前記トランジスタはカレントミラーの一部であり、前記カレントミラーは、前記信号電流が使用中のトランジスタを介して流れるように、第1増幅器段に接続されるダイオード接続トランジスタをさらに具備する請求項1に記載の増幅器。
  3. 増幅器にバイアスをかけてABモードにするバイアス手段をさらに具備する請求項1または請求項2に記載の増幅器。
  4. 前記バイアス手段は、前記入力電圧と、前記第1増幅器段の入力での前記ツェナーダイオードの前記ツェナー電圧との和電圧を使用中に提供するために、それぞれの信号パスごとに前記共通の入力ノードと前記第1増幅器段との間に接続されるツェナーダイオードを具備する請求項3の増幅器。
  5. 前記第1増幅器段は、エミッタまたはソースと、ベースまたはゲートとを有するトランジスタを具備し、前記エミッタ電圧供給レールに接続され、それぞれの信号パスは、前記トランジスタの逆バイアスによって前記ダイオードが導通するように、前記トランジスタの前記ベースまたはゲートと、前記電圧供給レールとの間に接続されるダイオードをさらに具備する任意の前出する請求項の増幅器。
  6. 任意の前出する請求項の増幅器を具備する包絡線変調無線周波数送信機またはセルラ基地局。
  7. 増幅器での周波数ランナウェイを減少させる方法において、
    前記増幅器の2つの独立した信号パスのそれぞれで、少なくとも入力電圧信号の一部を電流信号へ変換するために、それぞれの第1増幅器段を使用することと、
    前記電流信号で第2増幅器段を駆動すること、を具備し、
    1つの信号パスは、前記入力電圧信号の正の電圧エクスカーションを変換し増幅するためであり、他の信号パスは、前記入力電圧信号の負の電圧エクスカーションを変換し増幅するためである方法。
JP2012552457A 2010-02-09 2011-02-09 高パワー広帯域増幅器及び方法 Active JP5487328B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1002109.5 2010-02-09
GB201002109A GB2477572B (en) 2010-02-09 2010-02-09 High power wideband amplifier and method
PCT/GB2011/000172 WO2011098759A1 (en) 2010-02-09 2011-02-09 High power wideband amplifier and method

Publications (2)

Publication Number Publication Date
JP2013519327A true JP2013519327A (ja) 2013-05-23
JP5487328B2 JP5487328B2 (ja) 2014-05-07

Family

ID=42082713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012552457A Active JP5487328B2 (ja) 2010-02-09 2011-02-09 高パワー広帯域増幅器及び方法

Country Status (4)

Country Link
US (1) US8907728B2 (ja)
JP (1) JP5487328B2 (ja)
GB (1) GB2477572B (ja)
WO (1) WO2011098759A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019197944A (ja) * 2018-05-07 2019-11-14 オンキヨー株式会社 増幅装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10097137B2 (en) 2014-08-29 2018-10-09 Kabushiki Kaisha Toshiba Timing alignment sensitivity for envelope tracking
US9973180B2 (en) 2015-12-30 2018-05-15 Industrial Technology Research Institute Output stage circuit
EP3599719B1 (en) 2018-07-25 2023-11-01 Rohde & Schwarz GmbH & Co. KG A broadband high power amplifier
CN109104162B (zh) * 2018-08-08 2022-02-18 义乌工商职业技术学院 一种计算机信号补偿电路
KR20200092558A (ko) 2019-01-25 2020-08-04 삼성전자주식회사 신호를 증폭하기 위한 전자 회로를 포함하는 장치
US11515815B2 (en) * 2020-06-26 2022-11-29 Kabushiki Kaisha Toshiba Active gate driver

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56109010A (en) * 1979-12-28 1981-08-29 Rca Corp Class ab quasi pushhpull amplifier
JPS5871218U (ja) * 1981-11-09 1983-05-14 三洋電機株式会社 プツシユプル増幅回路
JPH0621725A (ja) * 1992-07-03 1994-01-28 Rohm Co Ltd 増幅回路
JPH069224U (ja) * 1992-07-07 1994-02-04 明 永井 増幅器
JPH07142941A (ja) * 1993-06-17 1995-06-02 Fraunhofer Ges 増幅器出力段
JPH1188075A (ja) * 1997-09-03 1999-03-30 Nec Corp Cmosオペアンプ
JP2001160721A (ja) * 1999-12-01 2001-06-12 Yamaha Corp 電力増幅回路
JP2001308695A (ja) * 2000-04-20 2001-11-02 Nec Yamagata Ltd 出力バッファ回路
JP2002311923A (ja) * 2001-02-09 2002-10-25 Seiko Epson Corp 電流増幅回路および液晶表示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL124045C (ja) 1961-10-17 1900-01-01
DE1562099A1 (de) * 1968-01-30 1970-02-19 Standard Elek K Lorenz Ag Transistorverstaerker mit Gegentaktendstufe in Emitterschaltung,deren Transistoren vom Versorgungsgleichstrom in Reihe durchflossen werden,vorzugsweise Traegerfrequenzverstaerker
GB1329090A (en) 1969-11-04 1973-09-05 Plessey Co Ltd Electrical amplifier arrangements
US4085382A (en) * 1976-11-22 1978-04-18 Linear Technology Inc. Class B amplifier
JPS5753112A (en) * 1980-09-16 1982-03-30 Toshiba Corp Sepp power amplifier
GB8311072D0 (en) * 1983-04-22 1983-05-25 Sinclair Res Ltd Amplifiers
US4502020A (en) * 1983-10-26 1985-02-26 Comlinear Corporation Settling time reduction in wide-band direct-coupled transistor amplifiers
DE3638708A1 (de) * 1986-11-13 1988-05-26 Siemens Ag Halbleiterverstaerkerschaltung
US4833423A (en) 1987-07-20 1989-05-23 Apex Microtechnology Corporation Apparatus and method for a wide-band direct-coupled transistor amplifier
JP2793891B2 (ja) * 1990-07-16 1998-09-03 三菱電機株式会社 Ab級プッシュプルドライブ回路
US5907262A (en) * 1996-11-18 1999-05-25 Maxim Integrated Products, Inc. Folded-cascode amplifier stage
EP1091485A1 (en) * 1999-10-08 2001-04-11 STMicroelectronics S.r.l. Input stage for buffer with negative feedback
US6624671B2 (en) * 2000-05-04 2003-09-23 Exar Corporation Wide-band replica output current sensing circuit
US6380801B1 (en) 2000-06-08 2002-04-30 Analog Devices, Inc. Operational amplifier
US6529078B1 (en) 2001-08-22 2003-03-04 Analog Devices, Inc. Low-distortion transimpedance amplifier structures and methods
JP4325360B2 (ja) * 2003-02-12 2009-09-02 株式会社デンソー 演算増幅回路
US6867653B2 (en) 2003-07-28 2005-03-15 Texas Instruments Incorporated Apparatus and method for converting a fully-differential class-AB input signal to a rail-to-rail single ended output signal

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56109010A (en) * 1979-12-28 1981-08-29 Rca Corp Class ab quasi pushhpull amplifier
JPS5871218U (ja) * 1981-11-09 1983-05-14 三洋電機株式会社 プツシユプル増幅回路
JPH0621725A (ja) * 1992-07-03 1994-01-28 Rohm Co Ltd 増幅回路
JPH069224U (ja) * 1992-07-07 1994-02-04 明 永井 増幅器
JPH07142941A (ja) * 1993-06-17 1995-06-02 Fraunhofer Ges 増幅器出力段
JPH1188075A (ja) * 1997-09-03 1999-03-30 Nec Corp Cmosオペアンプ
JP2001160721A (ja) * 1999-12-01 2001-06-12 Yamaha Corp 電力増幅回路
JP2001308695A (ja) * 2000-04-20 2001-11-02 Nec Yamagata Ltd 出力バッファ回路
JP2002311923A (ja) * 2001-02-09 2002-10-25 Seiko Epson Corp 電流増幅回路および液晶表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019197944A (ja) * 2018-05-07 2019-11-14 オンキヨー株式会社 増幅装置
JP7206472B2 (ja) 2018-05-07 2023-01-18 オンキヨー株式会社 増幅装置

Also Published As

Publication number Publication date
GB2477572B (en) 2012-01-04
GB2477572A (en) 2011-08-10
JP5487328B2 (ja) 2014-05-07
US8907728B2 (en) 2014-12-09
GB201002109D0 (en) 2010-03-24
WO2011098759A1 (en) 2011-08-18
US20130021103A1 (en) 2013-01-24

Similar Documents

Publication Publication Date Title
JP5487328B2 (ja) 高パワー広帯域増幅器及び方法
US10491168B2 (en) Power amplification circuit
KR102268387B1 (ko) 적응형 다중밴드 바이어스 제어 회로 및 파워 증폭 장치
JP3881448B2 (ja) 電力増幅回路
US7948317B2 (en) Power amplifier integrated circuit with compensation mechanism for temperature and output power
GB2484475A (en) A power supply modulator for an RF amplifier, using a current-output class G amplifier
JP2020072468A (ja) 電力増幅モジュール
JP2011097638A (ja) 可変利得増幅器
US7057462B2 (en) Temperature compensated on-chip bias circuit for linear RF HBT power amplifiers
JP2000505972A (ja) 高入力インピーダンスと高電力効率を有する線形高周波増幅器
US6529065B2 (en) Circuit configuration for controlling the operating point of a power amplifier
JP2005101734A (ja) 高出力増幅回路
US7705671B1 (en) Audio amplifier having an input stage with a supply-independent reference voltage
US9246448B2 (en) Amplification circuit
EP2375565A1 (en) Bias circuit design for bipolar power amplifier linearity improvement
JP2021106376A (ja) 電力増幅回路
Constantin et al. Automatic hardware reconfiguration for current reduction at low power in RFIC PAs
JP2012138677A (ja) 高周波電力増幅器
US11469727B2 (en) Pre-driver stage with adjustable biasing
JP3916463B2 (ja) 電力増幅器および電力増幅器を動作させる方法
US20220149790A1 (en) Variable gain amplifier circuit and semiconductor integrated circuit
JP2012216896A (ja) 電力増幅器および通信装置
JP4027349B2 (ja) 電力増幅器
TWM541154U (zh) 線性放大電路、封包追蹤裝置及封包追蹤功率放大器
JP4820544B2 (ja) リニア動作の電力増幅回路および電力増幅器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130924

AA92 Notification of invalidation

Free format text: JAPANESE INTERMEDIATE CODE: A971092

Effective date: 20131008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131022

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131220

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131226

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140224

R151 Written notification of patent or utility model registration

Ref document number: 5487328

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151